KR20160045628A - 반도체용 접착제 - Google Patents

반도체용 접착제 Download PDF

Info

Publication number
KR20160045628A
KR20160045628A KR1020157032819A KR20157032819A KR20160045628A KR 20160045628 A KR20160045628 A KR 20160045628A KR 1020157032819 A KR1020157032819 A KR 1020157032819A KR 20157032819 A KR20157032819 A KR 20157032819A KR 20160045628 A KR20160045628 A KR 20160045628A
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductor
semiconductor chip
resin
voids
Prior art date
Application number
KR1020157032819A
Other languages
English (en)
Inventor
마이 나가타
고헤이 다케다
히사토시 오카야마
무네히로 하타이
Original Assignee
세키스이가가쿠 고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키스이가가쿠 고교가부시키가이샤 filed Critical 세키스이가가쿠 고교가부시키가이샤
Publication of KR20160045628A publication Critical patent/KR20160045628A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은, 보이드를 억제할 수 있는 반도체용 접착제를 제공하는 것을 목적으로 한다. 본 발명은, 땜납으로 이루어지는 선단부를 갖는 돌기 전극이 페리페럴부 및 그 페리페럴부보다 내측의 반도체 칩 면내에 형성된 반도체 칩을, 반도체용 접착제를 통하여 기판 상에 위치를 맞추는 공정 1 과, 상기 반도체 칩을 땜납 용융점 이상의 온도로 가열하여, 상기 반도체 칩의 돌기 전극과 상기 기판의 전극부를 용융 접합시키면서, 상기 반도체용 접착제를 가접착시키는 공정 2 와, 상기 반도체용 접착제를 가압 분위기 하에서 가열하여 보이드를 제거하는 공정 3 을 갖는 반도체 장치의 제조 방법에 사용되는 반도체용 접착제로서, 상기 반도체용 접착제는, 80 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 1000 Pa·s 이하이고, 오자와법에 의해 구한 260 ℃ 에서 반응률 40 ％ 에 도달하는 소요 시간이 8 초 이상인 반도체용 접착제이다.

Description

반도체용 접착제{SEMICONDUCTOR ADHESIVE}
본 발명은 보이드를 억제할 수 있는 반도체용 접착제에 관한 것이다.
반도체 장치의 소형화 및 고밀도화에 수반하여, 반도체 칩을 기판에 실장하는 방법으로서, 표면에 다수의 돌기 전극이 형성된 반도체 칩을 사용한 플립 칩 실장이 주목받아, 급속히 확산되어 오고 있다.
플립 칩 실장에 있어서는, 접합 부분의 접속 신뢰성을 확보하기 위한 방법으로서, 반도체 칩의 돌기 전극과 기판의 전극부를 접합한 후에, 반도체 칩과 기판과의 간극에 액상 밀봉 접착제 (언더 필) 를 주입하고, 경화시키는 것이 일반적인 방법으로서 채용되고 있다. 그러나, 언더 필을 사용한 플립 칩 실장은, 언더 필 충전에 시간이 걸리는 것과 같은 문제나, 전극간의 거리 및 반도체 칩과 기판의 거리를 좁히는 데에 한계가 있다는 문제를 떠안고 있다.
그래서, 최근, 기판 상에 페이스트상 접착제를 도포한 후, 반도체 칩을 탑재하는 방법, 반도체 웨이퍼 또는 반도체 칩 위에 필름상 또는 페이스트상 접착제를 공급한 후, 접착제가 형성된 반도체 칩을 기판 상에 탑재하는 방법 등의 이른바 선 (先) 도포형의 플립 칩 실장이 제안되어 있다. 특히 접착제가 형성된 반도체 칩을 기판 상에 탑재하는 경우에는, 반도체 웨이퍼 상에 접착제를 일괄 공급하고, 다이싱에 의해 접착제가 형성된 반도체 칩을 일괄로 다량으로 생산할 수 있는 점에서, 대폭적인 프로세스 단축이 기대된다.
그러나, 선도포형의 플립 칩 실장에서는, 반도체 칩의 돌기 전극과 기판의 전극부를 접촉시킬 때에, 반도체 칩 또는 기판과 접착제 사이에 공기를 혼입하여 보이드를 발생시키거나, 반도체 칩을 기판 상에 탑재할 때의 열 압착 공정에 있어서, 접착제로부터의 휘발 성분에 의해 보이드가 발생하거나 하는 경우가 있다. 이와 같은 보이드는, 전극간의 단락을 초래하거나, 접착제 중에 크랙을 발생시키는 요인이 되거나 한다.
그래서, 보이드를 억제하기 위해서, 접착제의 열 경화 반응을 가압 분위기 하에서 실시함으로써 보이드를 수축시키는 방법, 반도체 칩과 기판을 접착제를 사용하여 가 (假) 접합한 후, 가접합체를 가압 분위기 하에서 가열함으로써 보이드를 작게 하는 방법 등이 제안되어 있다 (예를 들어, 특허문헌 1 ∼ 2). 그러나, 이들 방법에서도, 특히 접착제가 형성된 반도체 칩을 기판 상에 탑재하는 경우에는 기판의 요철에 의해 공기를 혼입하기 쉬운 점에서, 종래의 접착제에서는 보이드를 충분히 억제하는 데에는 이르지 않았다.
일본 공개특허공보 2004-311709호 일본 공개특허공보 2009-004462호
그런데, 시장에서 사용되고 있는 반도체 칩 중에는 페리페럴부뿐만 아니라 페리페럴부보다 내측의 반도체 칩 면내에도 돌기 전극을 가지고 있는 반도체 칩이 있다. 그러나, 이와 같은 페리페럴부와 페리페럴부보다 내측의 반도체 칩 면내의 양방에 돌기 전극을 갖는 반도체 칩을 사용한 경우, 페리페럴부보다 내측의 반도체 칩 면내의 돌기 전극이 수지 유동 및 가압 효과에 악영향을 미치기 때문에, 가접합체를 가압 분위기 하에서 가열하였다고 해도 종래의 접착제에서는 보이드를 충분히 억제하기에는 이르지 않았다.
그래서, 본 발명은 페리페럴부뿐만 아니라, 페리페럴부보다 내측의 반도체 칩 면내에 발생하는 보이드를 억제할 수 있는 반도체용 접착제를 제공하는 것을 목적으로 한다.
본 발명은 땜납으로 이루어지는 선단부를 갖는 돌기 전극이 페리페럴부 및 그 페리페럴부보다 내측의 반도체 칩 면내에 형성된 반도체 칩을, 반도체용 접착제를 통하여 기판 상에 위치를 맞추는 공정 1 과, 상기 반도체 칩을 땜납 용융점 이상의 온도로 가열하여, 상기 반도체 칩의 돌기 전극과 상기 기판의 전극부를 용융 접합시키면서, 상기 반도체용 접착제를 가접착시키는 공정 2 와, 상기 반도체용 접착제를 가압 분위기 하에서 가열하여 보이드를 제거하는 공정 3 을 갖는 반도체 장치의 제조 방법에 사용되는 반도체용 접착제로서, 상기 반도체용 접착제는, 80 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 1000 Pa·s 이하이고, 오자와법에 의해 구한 260 ℃ 에서 반응률 40 ％ 에 도달하는 소요 시간이 8 초 이상인 반도체용 접착제이다.
이하, 본 발명을 상세히 서술한다.
본 발명자는 반도체 칩을 땜납 용융점 이상의 온도로 가열하여, 반도체 칩의 돌기 전극과 기판의 전극부를 접합시키고, 그 후, 반도체용 접착제를 가압 분위기 하에서 가열하여 보이드를 제거하는 방법에 사용되는 반도체용 접착제를 검토하였다. 그 결과, 본 발명자는, 가압 분위기 하에서 가열하였다고 해도, 돌기 전극을 접합할 때에 반도체용 접착제의 경화가 지나치게 진행되어 있는 경우에는, 보이드를 충분히 제거하지 못하고, 반도체용 접착제로서, 돌기 전극을 접합시킬 때의 열이력을 거쳐도 경화가 최대한 억제되는 접착제, 즉, 경화 속도 (반응 속도) 가 비교적 느리고, 또한 최저 용융 점도가 낮은 접착제를 사용할 필요가 있는 것을 알아내었다.
또한, 돌기 전극을 접합할 때의 조건을 조정함으로써 반도체용 접착제의 경화를 억제하는 것도 생각할 수 있는데, 돌기 전극을 접합하기 위해서는 땜납 용융점 이상의 온도 (240 ∼ 300 ℃ 정도) 에서 유지할 필요가 있기 때문에, 조건의 조정만으로 반도체용 접착제의 경화를 억제하는 데에는 한계가 있다.
여기서, 열 분석, 반응 속도 해석 등의 분야에서는, 시료의 시차 주사 열량 측정 (DSC 측정, Differential scanning calorimetry) 에 의해 얻어진 데이터로부터 일정 온도에 있어서의 소정의 반응률에 도달하는 시간을 구하는 「오자와법」이라고 불리는 해석 방법이 알려져 있다.
본 발명자는 반도체 장치의 제조 방법에 사용되는 반도체용 접착제에 대하여, 오자와법을 적용함으로써 검토를 실시하였다. 그 결과, 본 발명자는, 최저 용융 점도와 오자와법에 의해 구한 260 ℃ 에서 반응률 40 ％ 에 도달하는 소요 시간이 소정 범위를 만족시키는 반도체용 접착제는, 페리페럴부에 돌기 전극을 갖는 반도체 칩을 사용한 경우뿐만 아니라, 페리페럴부와 페리페럴부보다 내측의 면내에도 돌기 전극을 갖는 반도체 칩을 사용한 경우에도 보이드를 충분히 제거하기에 이르렀다.
본 발명의 반도체용 접착제는 땜납으로 이루어지는 선단부를 갖는 돌기 전극이 페리페럴부 및 그 페리페럴부보다 내측의 반도체 칩 면내에 형성된 반도체 칩을, 반도체용 접착제를 통하여 기판 상에 위치를 맞추는 공정 1 과, 상기 반도체 칩을 땜납 용융점 이상의 온도로 가열하여, 상기 반도체 칩의 돌기 전극과 상기 기판의 전극부를 용융 접합시키면서, 상기 반도체용 접착제를 가접착시키는 공정 2 와, 상기 반도체용 접착제를 가압 분위기 하에서 가열하여 보이드를 제거하는 공정 3 을 갖는 반도체 장치의 제조 방법에 사용되는 것이다.
본 발명의 반도체용 접착제가 사용되는 반도체 장치의 제조 방법에서는, 먼저, 땜납으로 이루어지는 선단부를 갖는 돌기 전극이 페리페럴부 및 그 페리페럴부보다 내측의 반도체 칩 면내에 형성된 반도체 칩을, 반도체용 접착제를 통하여 기판 상에 위치를 맞추는 공정 1 을 실시한다.
상기 위치를 맞추는 공정 1 에서는, 일반적으로, 플립 칩 본더 등의 실장용 장치를 사용하여, 반도체 칩의 돌기 전극, 기판의 전극부, 그리고, 반도체 칩 및 기판 상에 형성된 얼라이먼트 마크의 위치를 카메라에 인식시킴으로써, X, Y 방향 및 회전 방향 (θ 방향) 으로 자동적으로 위치 맞춤을 실시한다.
상기 반도체 칩으로서, 예를 들어, 실리콘, 갈륨비소 등의 반도체로 이루어지고, 땜납으로 이루어지는 선단부를 갖는 돌기 전극이 페리페럴부에 추가로, 페리페럴부보다 내측의 면내에도 존재하는 반도체 칩을 들 수 있다. 또한, 땜납으로 이루어지는 선단부를 갖는 돌기 전극은, 선단부가 땜납으로 이루어져 있으면, 돌기 전극의 일부가 땜납으로 이루어져 있어도 되고, 돌기 전극 전체가 땜납으로 이루어져 있어도 된다.
상기 반도체용 접착제를 공급하는 방법은 특별히 한정되지 않고, 예를 들어, 필름상의 접착제를 기판상 또는 반도체 칩 위에 첩부하는 방법, 페이스트상의 접착제를 시린지에 충전시키고, 시린지 선단에 정밀 노즐을 장착하여, 디스펜서 장치를 사용하여 기판 상에 토출시키는 방법 등을 들 수 있다.
또, 미리 웨이퍼에 필름상의 접착제를 상압 라미네이트, 진공 라미네이트 등에 의해 첩부하거나, 페이스트상의 접착제를 스핀 코트법 등에 의해 도포 또는 인쇄하여 도막을 형성하거나 한 후, 블레이드 다이싱, 레이저 다이싱 등에 의해 반도체 칩으로 개편화하는 방법을 이용할 수도 있다. 상압 라미네이트에서는 공기가 혼입되는 경우가 있지만, 보이드를 제거하는 공정 3 과 동일한 가압 오븐 (예를 들어, PCO-083TA (NTT 어드밴스 테크놀러지사 제조)) 등을 사용하여 접착제를 가압 분위기 하에서 가열하여, 보이드를 제거해도 된다.
본 발명의 반도체용 접착제가 사용되는 반도체 장치의 제조 방법에서는, 이어서, 상기 반도체 칩을 땜납 용융점 이상의 온도로 가열하여, 상기 반도체 칩의 돌기 전극과 상기 기판의 전극부를 용융 접합시키면서, 상기 반도체용 접착제를 가접착시키는 공정 2 를 실시한다.
상기 반도체용 접착제를 가접착시키는 공정 2 도 또한, 일반적으로, 플립 칩 본더 등의 실장용 장치를 사용하여 실시된다.
땜납 용융점은, 통상적으로 215 ∼ 235 ℃ 정도이다. 상기 땜납 용융점 이상의 온도의 바람직한 하한은 240 ℃, 바람직한 상한은 300 ℃ 이다. 온도가 240 ℃ 미만이면, 돌기 전극이 충분히 용융되지 않아, 전극 접합이 형성되지 않는 경우가 있다. 온도가 300 ℃ 를 초과하면, 반도체용 접착제로부터 휘발 성분이 발생하여 보이드를 증가시키는 경우가 있다. 또, 반도체용 접착제의 경화가 진행되어 버려, 보이드를 제거하는 공정 3 에 있어서 반도체용 접착제의 유동성이 저하되어, 보이드를 충분히 제거할 수 없는 경우가 있다.
상기 반도체 칩을 땜납 용융점 이상의 온도로 가열하는 시간 (유지 시간) 은, 바람직한 하한이 0.1 초, 바람직한 상한이 3 초이다. 유지 시간이 0.1 초 미만이면, 돌기 전극이 충분히 용융되지 않아, 전극 접합이 형성되지 않는 경우가 있다. 유지 시간이 3 초를 초과하면, 반도체용 접착제로부터 휘발 성분이 발생하여 보이드를 증가시키는 경우가 있다. 또, 반도체용 접착제의 경화가 진행되어 버려, 보이드를 제거하는 공정 3 에 있어서 반도체용 접착제의 유동성이 저하되어, 보이드를 충분히 제거할 수 없는 경우가 있다.
상기 반도체용 접착제를 가접착시키는 공정 2 에서는, 상기 반도체 칩에 대해 압력을 가하는 것이 바람직하다. 압력은, 전극 접합이 형성되는 압력이면 특별히 한정되지 않지만, 0.3 ∼ 3 ㎫ 가 바람직하다.
본 발명의 반도체용 접착제가 사용되는 반도체 장치의 제조 방법에서는, 이어서, 상기 반도체용 접착제를 가압 분위기 하에서 가열하여 보이드를 제거하는 공정 3 을 실시한다.
가압 분위기 하란, 상압 (대기압) 보다 높은 압력 분위기 하를 의미한다. 상기 보이드를 제거하는 공정 3 에서는, 보이드를 단순히 성장시키지 않는 것뿐만 아니라, 적극적으로 제거할 수 있는 것이라고 생각되는 점에서, 본 발명의 반도체용 접착제가 사용되는 반도체 장치의 제조 방법에서는, 만일 반도체용 접착제에 공기가 혼입된 경우에도 보이드를 제거할 수 있다.
상기 반도체용 접착제를 가압 분위기 하에서 가열하는 방법으로서, 예를 들어, 가압 오븐 (예를 들어, PCO-083TA (NTT 어드밴스 테크놀러지사 제조)) 을 사용하는 방법 등을 들 수 있다.
상기 가압 오븐의 압력의 바람직한 하한은 0.1 ㎫, 바람직한 상한은 10 ㎫ 이다. 압력이 0.1 ㎫ 미만이면, 보이드를 충분히 제거할 수 없는 경우가 있다. 압력이 10 ㎫ 를 초과하면, 반도체용 접착제 자체의 변형이 생겨, 반도체 장치의 신뢰성에 악영향을 미치는 경우가 있다. 압력의 보다 바람직한 하한은 0.3 ㎫, 보다 바람직한 상한은 1 ㎫ 이다.
상기 반도체용 접착제를 가압 분위기 하에서 가열할 때의 가열 온도의 바람직한 하한은 60 ℃, 바람직한 상한은 150 ℃ 이다. 단, 상기 반도체용 접착제를 가압 분위기 하에서 가열할 때에는, 일정 온도 및 일정 압력으로 유지해도 되고, 승온 및/또는 승압하면서 단계적으로 온도 및/또는 압력을 변화시켜도 된다.
또, 보이드를 보다 확실하게 제거하기 위해서는, 상기 반도체용 접착제를 가압 분위기 하에서 가열할 때의 가열 시간은, 10 분 이상인 것이 바람직하다.
본 발명의 반도체용 접착제가 사용되는 반도체 장치의 제조 방법에서는, 보이드를 제거하는 공정 3 을 실시한 후, 반도체용 접착제를 완전하게 경화시키는 공정 4 를 실시해도 된다.
상기 반도체용 접착제를 완전하게 경화시키는 방법으로서, 예를 들어, 보이드를 제거하는 공정 3 을 실시한 후, 가압 분위기 하에서 그대로 온도를 높여 반도체용 접착제를 완전하게 경화시키는 방법, 상압 하에서 반도체용 접착제를 가열하여 완전하게 경화시키는 방법 등을 들 수 있다. 상기 반도체용 접착제를 완전하게 경화시킬 때의 가열 온도는 특별히 한정되지 않지만, 150 ∼ 200 ℃ 정도가 바람직하다.
본 발명의 반도체용 접착제는, 80 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 1000 Pa·s 이하, 오자와법에 의해 구한 260 ℃ 에서 반응률 40 ％ 에 도달하는 소요 시간이 8 초 이상이다.
최저 용융 점도와 오자와법에 의해 구한 260 ℃ 에서 반응률 40 ％ 에 도달하는 소요 시간이, 상기 범위를 만족시키는 반도체용 접착제는, 경화 속도 (반응 속도) 가 비교적 느려 반응 속도의 온도 의존성이 작기 때문에, 반도체용 접착제를 가접착시키는 공정 2 에 있어서 돌기 전극을 접합시킬 때의 열이력을 거쳐도 경화가 최대한 억제되고, 또한 경화의 불균일이 적은 반도체용 접착제라고 할 수 있다. 이와 같은 반도체용 접착제는, 페리페럴부에 돌기 전극을 갖는 반도체 칩을 사용한 경우뿐만 아니라, 페리페럴부와 페리페럴부보다 내측의 면내에도 돌기 전극을 갖는 반도체 칩을 사용한 경우에도 보이드를 충분히 제거할 수 있다.
또한, 최저 용융 점도는 레오미터 측정에 의해 구해지는 것으로, 레오미터 측정은, 회전식 레오미터 장치 (예를 들어, VAR-100 (레오로지카사 제조)) 를 사용하여 실시할 수 있고, 용융 점도란, 승온 속도 5 ℃/분, 주파수 1 Hz, 변형 1 ％ 로 측정한 값을 의미한다.
또, 오자와법은 반응 속도 해석 소프트 (예를 들어, SII·나노테크놀로지사 제조) 를 사용하여 실시할 수 있고, 하기에 나타내는 해석 방법을 의미한다.
먼저, 시료에 대해 승온 속도가 상이한 시차 주사 열량 측정을 3 회 이상 실시하고, 온도 (T) 의 역수 (逆數) 와, 승온 속도 (B) 의 로그 (log B) 를 플롯한다. 얻어진 직선의 기울기로부터, 하기 식 (1) 에 기초하여, 활성화 에너지 (ΔE) 를 산출한다. 이어서, 활성화 에너지 (ΔE) 로부터, 하기 식 (2) 의 정온 (定溫) 열화식에 기초하여, 260 ℃ 에서 4 초 및 260 ℃ 에서 6 초 유지한 경우의 반응률을 산출한다. 산출한 4 초 유지한 경우의 반응률과 6 초 유지한 경우의 반응률에 기초하여, 260 ℃ 에서 반응률 40 ％ 에 도달하는 소요 시간을 산출한다. 시차 주사 열량 측정은, DSC 장치 (예를 들어, DSC6220 (SII·나노테크놀로지사 제조)) 를 사용하여 실시할 수 있다 (오자와 타케오, 열 측정 1, 2 (1974), 및, T.Ozawa, Bull.Chem.Soc.Japan 38, 1881 (1965) 참조).
[수학식 1]
Figure pct00001
식 (2) 중, τ 은 정온 열화 시간을 나타낸다.
본 발명의 반도체용 접착제는, 80 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 1000 Pa·s 이하이다. 최저 용융 점도가 1000 Pa·s 를 초과하면, 보이드를 제거하는 공정 3 에 있어서 반도체용 접착제의 유동성이 저하되어, 경화 속도가 상기 범위 내여도 보이드를 충분히 제거할 수 없다. 보다 바람직한 상한은 400 Pa·s 이하이다.
본 발명의 반도체용 접착제의 80 ∼ 200 ℃ 에 있어서의 최저 용융 점도의 하한은 특별히 한정되지 않지만, 바람직한 하한은 10 Pa·s 이다. 최저 용융 점도가 10 Pa·s 미만이면, 필렛이 지나치게 많이 비어져 나와, 다른 디바이스를 오염시켜 버리는 경우가 있다.
본 발명의 반도체용 접착제는, 오자와법에 의해 구한 260 ℃ 에서 반응률 40 ％ 에 도달하는 소요 시간이 8 초 이상이다. 반응률 40 ％ 에 도달하는 시간이 8 초 미만이 되면, 최저 용융 점도가 상기 범위 내여도, 반도체용 접착제의 경화를 억제할 수 없고, 보이드를 제거하는 공정 3 에 있어서 보이드를 충분히 제거할 수 없다. 또, 반응률 40 ％ 에 도달하는 시간이 8 초 미만이 되면, 페리페럴부보다 내측의 면내의 돌기 전극이 수지 유동에 악영향을 미쳐, 보이드를 제거하는 공정 3 에 있어서 특징적인 보이드가 남아 버릴 가능성이 있다.
본 발명의 반도체용 접착제는, 필름상이어도 되고 페이스트상이어도 되며, 적어도 열 경화성 수지와 열 경화제를 함유하는 것이 바람직하다. 본 발명의 반도체용 접착제는, 추가로, 경화 촉진제를 함유하는 것이 바람직하다.
반응 속도는 반응계의 농도에도 의존하는 점에서, 예를 들어, 각 성분의 함유량, 특히 경화 촉진제의 첨가량을 조정함으로써, 반도체용 접착제의 반응률 40 ％ 에 도달하는 시간을 상기 범위로 조정할 수 있다. 구체적으로는, 경화 촉진제의 첨가량이 많을수록 반응 속도가 높아지고, 적을수록 반응 속도가 떨어지는 경향이 있다. 단, 적절한 경화 촉진제의 첨가량은 개개의 반응계에 따라 상이한 점에서, 반도체용 접착제의 반응률 40 ％ 에 도달하는 시간을 상기 범위로 조정하기 위해서, 각 성분의 함유량을 적절히 조정할 필요가 있다.
또, 반도체용 접착제의 최저 용융 점도는, 예를 들어, 열 경화성 수지, 열 경화제, 무기 필러 등의 함유량을 조정함으로써, 상기 범위로 조정할 수 있다. 본 발명의 반도체용 접착제는, 최저 용융 점도를 상기 범위로 조정하기 쉬운 점에서, 에폭시 수지, 측사슬에 에폭시기를 갖는 아크릴 수지, 열 경화제 및 무기 필러를 함유하는 것이 바람직하다.
상기 열 경화성 수지는 특별히 한정되지 않고, 예를 들어, 부가 중합, 중축합, 중부가, 부가 축합, 개환 중합 등의 반응에 의해 경화되는 화합물을 들 수 있다. 상기 열 경화성 수지로서, 구체적으로는 예를 들어, 우레아 수지, 멜라민 수지, 페놀 수지, 레조르시놀 수지, 에폭시 수지, 아크릴 수지, 폴리에스테르 수지, 폴리아미드 수지, 폴리벤즈이미다졸 수지, 디알릴프탈레이트 수지, 자일렌 수지, 알킬-벤젠 수지, 에폭시아크릴레이트 수지, 규소 수지, 우레탄 수지 등을 들 수 있다. 그 중에서도, 반도체용 접착제의 반응률 40 ％ 에 도달하는 시간을 상기 범위로 조정하기 쉬운 점, 또 경화물의 물성 등의 점에서, 에폭시 수지가 바람직하다.
상기 에폭시 수지는, 관능기 농도가 낮은, 즉, 에폭시 당량이 많은 것이 바람직하다. 에폭시 당량이 많은 에폭시 수지는, 열 경화제와의 반응 확률이 낮고 반응성이 낮기 때문에, 이와 같은 에폭시 수지를 사용함으로써, 반도체용 접착제의 반응률 40 ％ 에 도달하는 시간을 상기 범위로 조정하기 쉬워진다. 상기 에폭시 수지는, 에폭시 당량이 200 이상인 것이 보다 바람직하고, 250 이상인 것이 더욱 바람직하다.
상기 에폭시 수지는 특별히 한정되지 않고, 예를 들어, 비스페놀 A 형, 비스페놀 F 형, 비스페놀 AD 형, 비스페놀 S 형 등의 비스페놀형 에폭시 수지, 페놀노볼락형, 크레졸노볼락형 등의 노볼락형 에폭시 수지, 레조르시놀형 에폭시 수지, 트리스페놀메탄트리글리시딜에테르 등의 방향족 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 시클로펜타디엔형 또는 디시클로펜타디엔형 에폭시 수지, 폴리에테르 변성 에폭시 수지, NBR 변성 에폭시 수지, CTBN 변성 에폭시 수지, 및 이들의 수소 첨가화물 등을 들 수 있다. 그 중에서도, 벌크 구조를 갖는 시클로펜타디엔형 또는 디시클로펜타디엔형 에폭시 수지가 바람직하다. 시클로펜타디엔형 또는 디시클로펜타디엔형 에폭시 수지는, 입체 장해가 커 반응성이 낮기 때문에, 이와 같은 에폭시 수지를 사용함으로써, 반도체용 접착제의 반응률 40 ％ 에 도달하는 시간을 상기 범위로 조정하기 쉬워진다. 이들 에폭시 수지는, 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
상기 에폭시 수지는, 상온에서 액상인 에폭시 수지여도 되고, 상온에서 고체인 에폭시 수지여도 되며, 이들을 적절히 조합하여 사용해도 된다.
상기 상온에서 액상인 에폭시 수지 중, 시판품으로서, 예를 들어, EPICLON 840, 840-S, 850, 850-S, EXA-850CRP (이상, DIC 사 제조) 등의 비스페놀 A 형 에폭시 수지, EPICLON 830, 830-S, EXA-830CRP (이상, DIC 사 제조) 등의 비스페놀 F 형 에폭시 수지, EPICLON HP-4032, HP-4032D (이상, DIC 사 제조) 등의 나프탈렌형 에폭시 수지, EPICLON EXA-7015 (DIC 사 제조), EX-252 (나가세켐텍스사 제조) 등의 수소 첨가 비스페놀 A 형 에폭시 수지, EX-201 (나가세켐텍스사 제조) 등의 레조르시놀형 에폭시 수지 등을 들 수 있다.
상기 상온에서 고체인 에폭시 수지 중, 시판품으로서, 예를 들어, EPICLON 860, 10550, 1055 (이상, DIC 사 제조) 등의 비스페놀 A 형 에폭시 수지, EPICLON EXA-1514 (DIC 사 제조) 등의 비스페놀 S 형 에폭시 수지, EPICLON HP-4700, HP-4710, HP-4770 (이상, DIC 사 제조) 등의 나프탈렌형 에폭시 수지, EPICLON HP-7200 시리즈 (DIC 사 제조) 등의 디시클로펜타디엔형 에폭시 수지, EPICLON HP-5000, EXA-9900 (이상, DIC 사 제조) 등의 크레졸노볼락형 에폭시 수지 등을 들 수 있다.
상기 열 경화제는 특별히 한정되지 않고, 종래 공지된 열 경화제를 상기 열 경화성 수지에 맞추어 적절히 선택할 수 있다. 상기 열 경화성 수지로서 에폭시 수지를 사용하는 경우, 상기 열 경화제로서, 예를 들어, 산무수물계 경화제, 페놀계 경화제, 아민계 경화제, 디시안디아미드 등의 잠재성 경화제, 카티온계 촉매형 경화제 등을 들 수 있다. 이들 열 경화제는, 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다. 그 중에서도, 경화물의 물성 등이 우수한 점에서, 산무수물계 경화제가 바람직하다.
상기 산무수물계 경화제 중, 시판품으로서, 예를 들어, YH-306, YH-307 (이상, 미츠비시 화학사 제조, 상온 (25 ℃) 에서 액상), YH-309 (미츠비시 화학사 제조, 산무수물계 경화제, 상온 (25 ℃) 에서 고체) 등을 들 수 있다.
상기 열 경화제의 함유량은 특별히 한정되지 않고, 상기 열 경화성 수지로서 에폭시 수지를 사용하고, 에폭시기와 등량 반응하는 열 경화제를 사용하는 경우, 상기 열 경화제의 함유량은, 반도체용 접착제 중에 함유되는 에폭시기의 총량에 대한 바람직한 하한이 60 당량, 바람직한 상한이 110 당량이다. 함유량이 60 당량 미만이면, 반도체용 접착제를 충분히 경화시키지 못하는 경우가 있다. 함유량이 110 당량을 초과해도, 특별히 반도체용 접착제의 경화성에는 기여하지 않고, 과잉의 열 경화제가 휘발함으로써 보이드의 원인이 되는 경우가 있다. 함유량의 보다 바람직한 하한은 70 당량, 보다 바람직한 상한은 100 당량이다.
상기 경화 촉진제는 특별히 한정되지 않고, 예를 들어, 이미다졸계 경화 촉진제, 3 급 아민계 경화 촉진제 등을 들 수 있다. 그 중에서도, 반도체용 접착제의 반응률 40 ％ 에 도달하는 시간을 상기 범위로 조정하기 쉬운 점, 또, 경화물의 물성 등의 조정을 하기 위한 반응계의 제어를 하기 쉬운 점에서, 이미다졸계 경화 촉진제가 바람직하다.
상기 이미다졸계 경화 촉진제는 특별히 한정되지 않고, 예를 들어, 후지큐어-7000 (T＆K TOKA 사 제조, 상온 (25 ℃) 에서 액상), 이미다졸의 1 위치를 시아노 에틸기로 보호한 1-시아노에틸-2-페닐이미다졸, 이소시아눌산으로 염기성을 보호한 이미다졸계 경화 촉진제 (상품명 「2MA-OK」, 시코쿠 화성 공업사 제조, 상온 (25 ℃) 에서 고체), 2MZ, 2MZ-P, 2PZ, 2PZ-PW, 2P4MZ, C11Z-CNS, 2PZ-CNS, 2PZCNS-PW, 2MZ-A, 2MZA-PW, C11Z-A, 2E4MZ-A, 2MAOK-PW, 2PZ-OK, 2MZ-OK, 2PHZ, 2PHZ-PW, 2P4MHZ, 2P4MHZ-PW, 2E4MZ·BIS, VT, VT-OK, MAVT, MAVT-OK (이상, 시코쿠 화성 공업사 제조) 등을 들 수 있다. 이들 이미다졸계 경화 촉진제는, 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
상기 경화 촉진제의 함유량은 특별히 한정되지 않지만, 열 경화제 100 중량부에 대한 바람직한 하한이 1 중량부, 바람직한 상한이 50 중량부이고, 보다 바람직한 하한은 2 중량부, 보다 바람직한 상한은 30 중량부이다. 함유량이 2 중량부 미만이면, 반도체용 접착제의 열 경화를 위해서 고온에서 장시간의 가열을 필요로 하는 경우가 있다. 함유량이 50 중량부를 초과하면, 반도체용 접착제의 저장 안정성이 불충분해지거나, 과잉의 경화 촉진제가 휘발됨으로써 보이드의 원인이 되거나 하는 경우가 있다.
본 발명의 반도체용 접착제는, 필름상의 접착제인 경우에는, 추가로, 고분자량 화합물을 함유하는 것이 바람직하다. 상기 고분자량 화합물을 사용함으로써, 반도체용 접착제에 막제조성, 가요성 등을 부여하면서, 반도체용 접착제의 경화물에 강인성을 갖게 하여, 높은 접합 신뢰성을 확보할 수 있다.
상기 고분자량 화합물은 특별히 한정되지 않고, 예를 들어, 우레아 수지, 멜라민 수지, 페놀 수지, 레조르시놀 수지, 에폭시 수지, 아크릴 수지, 폴리에스테르 수지, 폴리아미드 수지, 폴리벤즈이미다졸 수지, 디알릴프탈레이트 수지, 자일렌 수지, 알킬-벤젠 수지, 에폭시아크릴레이트 수지, 규소 수지, 우레탄 수지 등의 공지된 고분자량 화합물을 들 수 있다. 그 중에서도, 에폭시기를 갖는 고분자량 화합물이 바람직하다.
상기 에폭시기를 갖는 고분자량 화합물을 첨가함으로써, 반도체용 접착제의 경화물은, 우수한 가요성을 발현한다. 즉, 반도체용 접착제의 경화물은, 상기 열 경화성 수지로서의 에폭시 수지에서 유래하는 우수한 기계적 강도, 내열성 및 내습성과, 상기 에폭시기를 갖는 고분자량 화합물에서 유래하는 우수한 가요성을 겸비하게 되므로, 내냉열 사이클성, 내땜납 리플로성, 치수 안정성 등이 우수한 것이 되어, 높은 접합 신뢰성 및 높은 도통 신뢰성을 발현하게 된다.
상기 에폭시기를 갖는 고분자량 화합물은, 말단 및/또는 측사슬 (팬던트 위치) 에 에폭시기를 갖는 고분자량 화합물이면 특별히 한정되지 않고, 예를 들어, 에폭시기 함유 아크릴 고무, 에폭시기 함유 부타디엔 고무, 비스페놀형 고분자량 에폭시 수지, 에폭시기 함유 페녹시 수지, 에폭시기 함유 아크릴 수지, 에폭시기 함유 우레탄 수지, 에폭시기 함유 폴리에스테르 수지 등을 들 수 있다. 그 중에서도, 에폭시기를 많이 함유하는 고분자 화합물을 얻을 수 있고, 경화물의 기계적 강도 및 내열성이 보다 우수한 것이 되는 점에서, 에폭시기 함유 아크릴 수지가 바람직하다. 이들 에폭시기를 갖는 고분자량 화합물은, 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
상기 고분자량 화합물로서, 상기 에폭시기를 갖는 고분자량 화합물, 특히, 에폭시기 함유 아크릴 수지를 사용하는 경우, 상기 에폭시기를 갖는 고분자량 화합물의 중량 평균 분자량의 바람직한 하한은 1 만, 바람직한 상한은 100 만이다. 중량 평균 분자량이 1 만 미만이면, 반도체용 접착제의 막제조성이 불충분해지거나, 반도체용 접착제의 경화물의 가요성이 충분히 향상되지 않거나 하는 경우가 있다. 중량 평균 분자량이 100 만을 초과하면, 위치를 맞추는 공정 1 에 있어서 반도체용 접착제를 일정한 두께로 공급하는 것이 곤란해지거나, 보이드를 제거하는 공정 3 에 있어서 반도체용 접착제의 용융 점도가 지나치게 높아져 유동성이 저하되어, 보이드를 충분히 제거할 수 없거나 하는 경우가 있다.
상기 고분자량 화합물로서, 상기 에폭시기를 갖는 고분자량 화합물, 특히, 에폭시기 함유 아크릴 수지를 사용하는 경우, 상기 에폭시기를 갖는 고분자량 화합물은, 관능기 농도가 낮은, 즉, 에폭시 당량이 많은 것이 바람직하다. 에폭시 당량이 많은 고분자량 화합물은, 반응성이 낮기 때문에, 이와 같은 고분자량 화합물을 사용함으로써, 반도체용 접착제의 반응률 40 ％ 에 도달하는 시간을 상기 범위로 조정하기 쉬워진다. 상기 에폭시기를 갖는 고분자량 화합물은, 에폭시 당량이 200 이상인 것이 보다 바람직하고, 250 이상인 것이 더욱 바람직하다.
본 발명의 반도체용 접착제에 있어서의 상기 고분자량 화합물의 함유량은 특별히 한정되지 않지만, 바람직한 하한은 3 중량％, 바람직한 상한은 30 중량％ 이다. 함유량이 3 중량％ 미만이면, 열 변형에 대한 충분한 신뢰성이 얻어지지 않는 경우가 있다. 함유량이 30 중량％ 를 초과하면, 반도체용 접착제의 내열성이 저하되는 경우가 있다.
본 발명의 반도체용 접착제는, 추가로, 무기 필러를 함유하는 것이 바람직하다.
상기 무기 필러는 특별히 한정되지 않고, 예를 들어, 실리카, 알루미나, 질화알루미늄, 질화붕소, 질화규소, 탄화규소, 산화마그네슘, 산화아연 등을 들 수 있다. 그 중에서도, 유동성이 우수한 점에서 구상 실리카가 바람직하고, 메틸실란 커플링제, 페닐실란 커플링제 등으로 표면 처리된 구상 실리카가 보다 바람직하다. 표면 처리된 구상 실리카를 사용함으로써, 반도체용 접착제의 증점을 억제할 수 있어, 보이드를 제거하는 공정 3 에 있어서 매우 효율적으로 보이드를 제거할 수 있다.
상기 무기 필러의 평균 입자경은 특별히 한정되지 않지만, 반도체용 접착제의 투명성, 유동성, 접합 신뢰성 등의 관점에서, 0.01 ∼ 1 ㎛ 정도가 바람직하다.
본 발명의 반도체용 접착제는, 필요에 따라, 추가로, 희석제, 틱소트로피 부여제, 용매, 무기 이온 교환체, 블리드 방지제, 이미다졸 실란 커플링제 등의 접착성 부여제, 밀착성 부여제, 고무 입자 등의 응력 완화제 등의 그 밖의 첨가제를 함유해도 된다.
본 발명의 반도체용 접착제를 제조하는 방법은 특별히 한정되지 않고, 페이스트상의 접착제인 경우, 예를 들어, 열 경화성 수지 및 열 경화제에, 필요에 따라 경화 촉진제, 고분자량 화합물, 무기 필러 및 그 밖의 첨가제를 소정량 배합하여 혼합하는 방법을 들 수 있다. 상기 혼합 방법은 특별히 한정되지 않고, 예를 들어, 호모디스퍼, 만능 믹서, 밴버리 믹서, 니더, 비즈 밀, 호모게나이저 등을 사용하는 방법을 들 수 있다. 또, 필름상의 접착제인 경우, 예를 들어, 동일한 재료를 용매에 소정량 첨가하여 접착제 용액을 조제하고, 접착제 용액을 이형 PET 필름 위에 도포하여, 접착제 용액을 건조시키는 방법을 들 수 있다. 필름상의 접착제인 경우, 본 발명의 반도체용 접착제의 두께는 특별히 한정되지 않지만, 10 ∼ 50 ㎛ 가 바람직하고, 10 ∼ 40 ㎛ 가 보다 바람직하다.
본 발명에 의하면, 페리페럴부에 돌기 전극을 갖는 반도체 칩뿐만 아니라, 페리페럴부와 페리페럴부보다 내측의 면내에 돌기 전극을 갖는 반도체 칩을 사용해도, 보이드를 충분히 억제할 수 있는 반도체용 접착제를 제공할 수 있다.
이하에 실시예를 들어 본 발명의 양태를 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에만 한정되지 않는다.
(실시예 1 ∼ 4 및 비교예 1 ∼ 7)
(1) 접착제의 제조
표 1 에 기재한 배합 조성에 따라 하기에 나타내는 재료를 용매 (메틸에틸케톤) 에 첨가하고, 호모디스퍼를 사용하여 교반 혼합하여 접착제 용액을 제조하였다. 얻어진 접착제 용액을, 어플리케이터를 사용하여 이형 PET 필름 위에 건조 후의 두께가 40 ㎛ 가 되도록 도포하고, 접착제 용액을 건조시켜, 필름상의 접착제를 제조하였다. 사용시까지, 이형 PET 필름 위에 형성된 접착제층의 표면에, 별도의 이형 PET 필름 (보호 필름) 을 첩부하여 보호하였다.
·HP-7200HH (디시클로펜타디엔형 에폭시 수지, 에폭시 당량 280, DIC 사 제조)
·EP-4088S (디시클로펜타디엔형 에폭시 수지, 에폭시 당량 170, 아데카사 제조)
·YH-309 (산무수물계 경화제, 미츠비시 화학사 제조)
·후지큐어-7000 (이미다졸계 경화 촉진제, T＆K TOKA 사 제조)
·2MZA-PW (이미다졸계 경화 촉진제, 시코쿠 화성 공업사 제조)
·G-2050M (글리시딜기 함유 아크릴 수지, 에폭시 당량 340, 니치유사 제조)
·G-0250SP (글리시딜기 함유 아크릴 수지, 에폭시 당량 310, 니치유사 제조)
·YA050C-SP5 (실리카 필러, 아드마텍스사 제조)
·KBE-402 (3-글리시독시프로필메틸디에톡시실란, 신에츠 화학 공업사 제조)
(2) 최저 용융 점도의 측정
얻어진 접착제에 대하여, 회전식 레오미터 장치 (VAR-100, 레오로지카사 제조) 를 사용하여 승온 속도 5 ℃/분, 주파수 1 Hz, 변형 1 ％ 로 「80 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도」를 측정하였다.
(3) 시차 주사 열량의 측정
얻어진 접착제에 대하여, 승온 속도 1, 2, 5, 10 ℃/min 의 4 조건에서 시차 주사 열량 측정을 실시하고, 온도 (T) 의 역수와 승온 속도 (B) 의 로그 (log B) 를 플롯하였다. 얻어진 직선의 기울기로부터, 상기 식 (1) 에 기초하여, 활성화 에너지 (ΔE) 를 산출하였다. 이어서, 활성화 에너지 (ΔE) 로부터, 상기 식 (2) 의 정온 열화식에 기초하여, 260 ℃ 에서 4 초 및 260 ℃ 에서 6 초 유지한 경우의 반응률을 산출하였다.
또한, 시차 주사 열량계 (DSC6220, 히타치 하이테크놀로지사 제조) 및 반응 속도 해석 소프트 (SII·나노테크놀로지사 제조) 를 사용하였다. 산출한 4 초 유지한 경우의 반응률과 6 초 유지한 경우의 반응률에 기초하여, 「260 ℃ 에서 반응률 40 ％ 에 도달하는 소요 시간」을 산출하였다.
(4) 반도체 장치의 제조
(4-1) 반도체 칩을 접착제를 통하여 기판 상에 위치를 맞추는 공정 1, 및 기판 및 반도체 칩에 접착제를 가접착시키는 공정 2
땜납으로 이루어지는 선단부를 갖는 돌기 전극이 페리페럴부와 페리페럴부보다 내측의 반도체 칩 면내에 형성된 반도체 칩과, Cu/Solder 전극을 갖는 기판을 준비하였다. 접착제의 편면의 보호 필름을 벗겨, 진공 라미네이터 (ATM-812M, 타카토리사 제조) 를 사용하여, 스테이지 온도 60 ℃, 진공도 100 Pa 로 반도체 칩 위에 첩부하였다.
이어서, 플립 칩 본더 (FC-3000S, 토레 엔지니어링사 제조) 를 사용하여, 반도체 칩을, 접착제를 통하여 기판 상에 위치를 맞추고 (공정 1), 본딩 스테이지 온도 100 ℃ 의 조건 하에서, 160 ℃ 접촉으로 290 ℃ 까지 승온시키고, 0.96 ㎫ 로 2.4 초간 하중을 가하여, 반도체 칩의 돌기 전극과 기판의 전극부를 용융 접합시키면서, 접착제를 가접착시켰다 (공정 2).
(4-2) 보이드를 제거하는 공정 3
얻어진 가접착체를, 가압 오븐 (VFS, APT 사 제조) 에 투입하고, 이하의 가압, 가열 조건에 의해 접착제를 가압 분위기 하에서 가열하여 보이드를 제거하면서 (공정 3), 접착제를 완전하게 경화시켜, 반도체 장치를 얻었다.
＜가압, 가열 조건＞
STEP 1：30 ℃ 부터 100 ℃ 까지 20 분 동안 일정 승온, 0.8 ㎫
STEP 2：100 ℃ 에서 60 분 유지, 0.8 ㎫
STEP 3：100 ℃ 부터 180 ℃ 까지 일정 승온, 0.8 ㎫
STEP 4：180 ℃ 에서 10 분 유지, 0.8 ㎫
STEP 5：180 ℃ 부터 30 ℃ 까지 20 분 동안 강온, 0.8 ㎫
＜평가＞
실시예 및 비교예에서 얻어진 반도체 장치에 대하여, 이하의 평가를 실시하였다. 결과를 표 1 에 나타내었다.
보이드의 유무
초음파 탐사 영상 장치 (C-SAM D9500, 니혼 반즈사 제조) 를 사용하여, 보이드를 제거하는 공정 3 의 전후에 있어서의 반도체 장치를 관찰하고, 보이드의 유무를 평가하였다. 반도체 칩의 접착 면적에 대한 보이드 발생 부분의 면적이 1 ％ 미만이었던 경우를 양질품 (○), 1 ％ 이상이었던 경우를 불량품 (×) 으로 하였다. 또한, 양질품인지 불량품인지의 판단은, n 수를 5 개로 하여 반도체 칩의 접착 면적에 대한 보이드 발생 부분의 면적이 가장 작았던 반도체 장치에 대해 실시하였다. 또, n 수를 5 개로 하여 양질품률 (x/5) 을 구하였다.
Figure pct00002
산업상 이용가능성
본 발명에 의하면, 페리페럴부뿐만 아니라, 페리페럴부와 페리페럴부보다 내측의 면내에 돌기 전극을 갖는 반도체 칩을 사용해도, 보이드를 충분히 억제할 수 있는 반도체용 접착제를 제공할 수 있다.

Claims (3)

  1. 땜납으로 이루어지는 선단부를 갖는 돌기 전극이 페리페럴부 및 그 페리페럴부보다 내측의 반도체 칩 면내에 형성된 반도체 칩을, 반도체용 접착제를 통하여 기판 상에 위치를 맞추는 공정 1 과,
    상기 반도체 칩을 땜납 용융점 이상의 온도로 가열하여, 상기 반도체 칩의 돌기 전극과 상기 기판의 전극부를 용융 접합시키면서, 상기 반도체용 접착제를 가(假) 접착시키는 공정 2 와,
    상기 반도체용 접착제를 가압 분위기 하에서 가열하여 보이드를 제거하는 공정 3 을 갖는 반도체 장치의 제조 방법에 사용되는 반도체용 접착제로서,
    상기 반도체용 접착제는, 80 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 1000 Pa·s 이하이고, 오자와법에 의해 구한 260 ℃ 에서 반응률 40 ％ 에 도달하는 소요 시간이 8 초 이상인 것을 특징으로 하는 반도체용 접착제.
  2. 제 1 항에 있어서,
    적어도 열 경화성 수지와 열 경화제를 함유하고, 상기 열 경화성 수지는, 에폭시 수지인 것을 특징으로 하는 반도체용 접착제.
  3. 제 1 항 또는 제 2 항에 있어서,
    추가로, 경화 촉진제를 함유하는 것을 특징으로 하는 반도체용 접착제.
KR1020157032819A 2013-08-22 2014-08-20 반도체용 접착제 KR20160045628A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-172187 2013-08-22
JP2013172187 2013-08-22
PCT/JP2014/071723 WO2015025867A1 (ja) 2013-08-22 2014-08-20 半導体用接着剤

Publications (1)

Publication Number Publication Date
KR20160045628A true KR20160045628A (ko) 2016-04-27

Family

ID=52483639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157032819A KR20160045628A (ko) 2013-08-22 2014-08-20 반도체용 접착제

Country Status (5)

Country Link
JP (1) JP5788107B2 (ko)
KR (1) KR20160045628A (ko)
CN (1) CN105308730A (ko)
TW (1) TWI629335B (ko)
WO (1) WO2015025867A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200021230A (ko) * 2018-08-20 2020-02-28 삼성전자주식회사 플립 칩 본딩 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102455429B1 (ko) * 2015-03-19 2022-10-14 나믹스 가부시끼가이샤 플립칩 실장체의 제조 방법, 플립칩 실장체, 및 선공급형 언더필용 수지 조성물
JP2017186483A (ja) * 2016-04-08 2017-10-12 積水化学工業株式会社 積層シート、接着層及び金属材付き半導体チップの製造方法、及び半導体装置の製造方法
KR102553619B1 (ko) * 2018-01-30 2023-07-10 가부시끼가이샤 레조낙 접착제 조성물, 필름형 접착제, 접착 시트 및 반도체 장치의 제조 방법
JP6691998B1 (ja) * 2019-12-24 2020-05-13 株式会社鈴木 半導体装置の製造方法及び半導体装置の製造装置
KR102485700B1 (ko) * 2020-12-23 2023-01-06 주식회사 두산 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311709A (ja) 2003-04-07 2004-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP2009004462A (ja) 2007-06-20 2009-01-08 Panasonic Corp 半導体装置の実装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120199988A1 (en) * 2009-10-19 2012-08-09 Sumitomo Bakelite Co., Ltd. Method of manufacturing electronic device, electronic device, and apparatus for manufacturing electronic device
JP5948723B2 (ja) * 2009-10-19 2016-07-06 住友ベークライト株式会社 電子装置の製造方法
JP5842322B2 (ja) * 2010-10-15 2016-01-13 住友ベークライト株式会社 樹脂組成物、及び電子装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311709A (ja) 2003-04-07 2004-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP2009004462A (ja) 2007-06-20 2009-01-08 Panasonic Corp 半導体装置の実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200021230A (ko) * 2018-08-20 2020-02-28 삼성전자주식회사 플립 칩 본딩 방법

Also Published As

Publication number Publication date
CN105308730A (zh) 2016-02-03
WO2015025867A1 (ja) 2015-02-26
TW201510170A (zh) 2015-03-16
JPWO2015025867A1 (ja) 2017-03-02
TWI629335B (zh) 2018-07-11
JP5788107B2 (ja) 2015-09-30

Similar Documents

Publication Publication Date Title
TWI594344B (zh) Semiconductor device manufacturing method and flip chip mounting adhesive
KR101856914B1 (ko) 필름상 접착제, 필름상 접착제를 사용한 반도체 패키지 및 그 제조 방법
TWI552237B (zh) A semiconductor wafer bonding method, a semiconductor wafer bonding method, a semiconductor device manufacturing method, and a semiconductor device
KR20160045628A (ko) 반도체용 접착제
JP4449325B2 (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
US8802776B2 (en) Epoxy resin composition, method for producing composite unit using the epoxy resin composition, and composite unit
EP3051580A1 (en) Underfill material and method for manufacturing semiconductor device using said underfill material
JP6009860B2 (ja) 半導体装置の製造方法
JP6438340B2 (ja) 半導体接合用接着フィルム及び半導体装置の製造方法
JP5771084B2 (ja) 半導体チップ実装体の製造方法及び封止樹脂
JP2013102092A (ja) 半導体装置の製造方法
JP5646021B2 (ja) 半導体パッケージ
JP5989397B2 (ja) 半導体装置の製造方法及び半導体接合用接着剤
JP5914226B2 (ja) 半導体装置の製造方法及びフリップチップ実装用接着剤
JP2012216831A (ja) 半導体チップ実装体の製造方法
JP2013214619A (ja) 半導体装置の製造方法
JP5592820B2 (ja) 半導体チップ実装体の製造方法、積層シート及び半導体チップ実装体
JP2015002338A (ja) 半導体装置の製造方法
JP2014103313A (ja) 半導体接合用フィルム状接着剤及び半導体装置の製造方法
JP2014116503A (ja) 半導体装置の製造方法
JP2014068004A (ja) 半導体装置の製造方法
JP2016096305A (ja) 半導体接合用接着剤及び半導体接合用接着フィルム

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination