JP5592820B2 - 半導体チップ実装体の製造方法、積層シート及び半導体チップ実装体 - Google Patents

半導体チップ実装体の製造方法、積層シート及び半導体チップ実装体 Download PDF

Info

Publication number
JP5592820B2
JP5592820B2 JP2011056833A JP2011056833A JP5592820B2 JP 5592820 B2 JP5592820 B2 JP 5592820B2 JP 2011056833 A JP2011056833 A JP 2011056833A JP 2011056833 A JP2011056833 A JP 2011056833A JP 5592820 B2 JP5592820 B2 JP 5592820B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
sealing resin
resin layer
thickness
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011056833A
Other languages
English (en)
Other versions
JP2012195372A (ja
Inventor
宗宏 畠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2011056833A priority Critical patent/JP5592820B2/ja
Publication of JP2012195372A publication Critical patent/JP2012195372A/ja
Application granted granted Critical
Publication of JP5592820B2 publication Critical patent/JP5592820B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、信頼性の高い半導体チップ実装体を製造することのできる半導体チップ実装体の製造方法に関する。また、本発明は、該半導体チップ実装体の製造方法に用いられる積層シート、及び、該半導体チップ実装体の製造方法により得られる半導体チップ実装体に関する。
近年、ますます進展する半導体装置の小型化、高集積化に対応するために、半田等からなる突起状電極(バンプ)を有する半導体チップを用いたフリップチップ実装が多用されている。更に、半導体チップ間の距離も突起状電極間の距離も狭くなっていることから、封止樹脂材料を電極接合後に注入するのではなく、基板又は半導体チップに封止樹脂層を予め設けておく方法が検討されている。
また、半導体チップの薄化に対応して、半導体装置の生産性の向上を目的として、半導体チップを切り出す前のウエハの電極面に封止樹脂層を設ける方法も検討されている。このような方法においては、ウエハの電極面に封止樹脂層を設け、ウエハの研削等の必要な工程を経た後に、個別の半導体チップを切り出し、これを基板又はその他の電子部品に接合する。
このようなフリップチップ実装に用いられる封止樹脂層用のシートとして、例えば、特許文献1には、突起電極付ウエハの裏面を研削する工程において、該ウエハの回路面に貼られる積層シートであって、回路面と接する層(A層)が特定の熱硬化性樹脂層であり、A層の上に直接積層された層(B層)が特定の熱可塑性樹脂層であり、かつ最外層(C層)が特定の熱可塑性樹脂層である積層シートが開示されている。特許文献1には、積層シートを突起電極が存在する回路面に貼り付けた場合、通常、突起電極はA層を貫通してB層に至る旨が記載されており、突起電極の高さをh、A層の厚さをAt、B層の厚さをBtとしたときに、At<hであり、且つ(At+Bt)>hであることが好ましい旨が記載されている。また、樹脂封止はA層により行われる旨が記載されている。
また、特許文献2には、バンプの平均高さ(H)と、粘接着剤層の厚み(T)との比(H/T)が1.0/0.3〜1.0/0.95の範囲にあり、基材の厚み(T)と、粘接着剤層の厚み(T)との比(T/T)が0.5以上である特定のフリップチップ実装用アンダーフィルテープが開示されている。特許文献2には、粘接着剤層の厚みに対して、バンプ高さが高すぎると、チップ表面とチップ搭載用基板との間隔があき、ボイド発生の原因となること、及び、粘接着剤層が厚すぎると、バンプが粘接着剤層を貫通しないため、導通不良の原因となることが記載されている。
しかしながら、従来の方法では、半導体チップを基板又はその他の電子部品に接合する際の押圧により、封止樹脂材料が半導体チップ上面に這い上がってしまい、歩留りの低下を招いたり、ボンディングツールを汚染してしまったりするという問題があった。特に、半導体チップの厚みが100μm以下と薄い場合には、押圧により封止樹脂材料が半導体チップ上面に這い上がりやすく、また、半導体チップが破損しやすいということも問題であった。
特許第4170839号公報 特開2006−261529号公報
本発明は、信頼性の高い半導体チップ実装体を製造することのできる製造方法を提供することを目的とする。また、本発明は、該半導体チップ実装体の製造方法に用いられる積層シート、及び、該半導体チップ実装体の製造方法により得られる半導体チップ実装体を提供することを目的とする。
本発明は、突起状電極を有する半導体チップを基板又はその他の電子部品に実装して得られる半導体チップ実装体の製造方法であって、突起状電極を有し、前記突起状電極を有する面に封止樹脂層が設けられた厚みが100μm以下の半導体チップを作製する工程(1)と、前記半導体チップの前記突起状電極と基板又はその他の電子部品の電極部とを接合するとともに、前記封止樹脂層を硬化させて前記半導体チップの周りにフィレットを形成する工程(2)とを有し、前記工程(1)では、前記突起状電極の高さに対して40〜80%の厚みとなるように前記封止樹脂層を設け、前記工程(2)では、前記半導体チップの対角線の延長線上にあるフィレットの長さが、前記半導体チップの対角線の長さに対して100%を超えて130%以下となるようにフィレットを形成する半導体チップ実装体の製造方法である。
以下、本発明を詳述する。
信頼性の高い半導体チップ実装体を歩留りよく製造するためには、封止樹脂材料の半導体チップ上面への這い上がりを抑制することが重要である。一方で、半導体チップの周りに封止樹脂材料からなるフィレットを作製し、接合信頼性を高めることも重要である。従来は半導体チップが比較的厚かったため、半導体チップを充分に押圧して、封止樹脂材料の半導体チップ上面への這い上がりを抑制しながら半導体チップの角部にもフィレットを作製することが可能であった。しかしながら、半導体チップの厚みが100μm以下と薄い場合には、押圧によりフィレットを角部にも作製しようとすると、封止樹脂材料が半導体チップ上面に這い上がったり、半導体チップが破損したりしやすくなる。
本発明者は、突起状電極を有する半導体チップを基板又はその他の電子部品に実装して得られる半導体チップ実装体の製造方法において、突起状電極の高さに対して特定の厚みとなるように封止樹脂層を設け、かつ、特定の長さとなるようにフィレットを形成することにより、半導体チップの厚みが100μm以下と薄くても信頼性の高い半導体チップ実装体を製造できることを見出し、本発明を完成させるに至った。
本発明の半導体チップ実装体の製造方法は、突起状電極を有する半導体チップを基板又はその他の電子部品に実装して得られる半導体チップ実装体の製造方法である。
本発明の半導体チップ実装体の製造方法では、まず、突起状電極を有し、上記突起状電極を有する面に封止樹脂層が設けられた厚みが100μm以下の半導体チップを作製する工程(1)を行う。上記工程(1)において作製される半導体チップは、突起状電極を有しており、厚みが100μm以下である。本明細書中、半導体チップの厚みとは、突起状電極を除いた厚みを意味する。
上記工程(1)では、上記突起状電極の高さに対して40〜80%の厚みとなるように上記封止樹脂層を設ける。上記範囲の厚みとなるように上記封止樹脂層を設けることで、上記半導体チップの厚みが100μm以下と薄くても、後述する工程では封止樹脂材料の半導体チップ上面への這い上がりを抑制しながら、フィレットを充分に形成することができる。これにより、信頼性の高い半導体チップ実装体を製造することができる。
上記封止樹脂層の厚みが上記突起状電極の高さに対して40%未満であると、上記半導体チップの角部にもフィレットを形成することが困難となりやすい。上記封止樹脂層の厚みが上記突起状電極の高さに対して80%を超えると、封止樹脂材料が上記半導体チップの上面に這い上がりやすくなる。上記封止樹脂層の厚みは、上記突起状電極の高さに対する好ましい下限が45%、好ましい上限が70%である。
上記突起状電極の高さは特に限定されないが、半導体チップの厚みが100μm以下である場合には、20〜100μm程度が一般的である。
上記工程(1)では、例えば、上記封止樹脂層を、突起状電極を有する厚みが100μm以下の半導体チップに対して設けてもよい。上記封止樹脂層を設ける方法は特に限定されず、上記封止樹脂層を有するシートを貼り合わせてもよく、ペーストを塗布することにより上記封止樹脂層を形成してもよい。なかでも、上記封止樹脂層の厚みを制御しやすいことから、上記封止樹脂層を有するシートを貼り合わせることが好ましい。
また、上記工程(1)では、突起状電極を有し、上記突起状電極を有する面に封止樹脂層が設けられた厚みが100μm以下のウエハを作製する工程(1A)と、上記ウエハを個別の半導体チップに分割する工程(1B)とを行ってもよい。上記工程(1A)では、上記突起状電極の高さに対して40〜80%の厚みとなるように上記封止樹脂層を設ける。
上記工程(1A)においても、上記封止樹脂層を設ける方法は特に限定されず、上記封止樹脂層を有するシートを貼り合わせてもよく、ペーストを塗布することにより上記封止樹脂層を形成してもよい。上記ペーストを塗布することにより上記封止樹脂層を形成する場合には、上記工程(1B)を行う前に乾燥、加熱等により上記封止樹脂層の粘着性を低下させることが好ましい。
上記ペーストを塗布する方法は特に限定されず、例えば、スピンコート法等が挙げられる。
上記封止樹脂層を有するシートを貼り合わせる場合、上記工程(1A)は、突起状電極を有するウエハの上記突起状電極を有する面に、上記突起状電極の高さに対して40〜80%の厚みを有する封止樹脂層と、基材層とを有する積層シートを貼り合わせる工程(1Aa)と、上記ウエハの裏面を研削して、厚みが100μm以下となるように上記ウエハを薄化する工程(1Ab)と、上記積層シートから上記基材層を剥離する工程(1Ac)とを行うことが好ましい。
上記突起状電極の高さに対して40〜80%の厚みを有する封止樹脂層と、基材層とを有する積層シートを貼り合わせる方法は特に限定されず、例えば、ラミネーターにより貼り合わせる方法等が挙げられる。上記ウエハの裏面を研削する方法は特に限定されず、従来公知のバックグラインダーを用いる方法等が挙げられる。
上記封止樹脂層は、120℃における溶融粘度が1×10Pa・s以下であることが好ましい。後述する工程において形成されるフィレットの長さを所望の範囲とするためには、上記封止樹脂層の流動性を制御することが重要である。上記封止樹脂層の120℃における溶融粘度が1×10Pa・sを超えると、上記半導体チップの角部にフィレットを形成することが困難となることがある。
上記封止樹脂層の120℃における溶融粘度の下限は特に限定されないが、1×10Pa・s以上であることが好ましい。上記封止樹脂層の120℃における溶融粘度が1×10Pa・s未満であると、封止樹脂材料が上記半導体チップの上面に這い上がり、歩留りの低下を招いたり、ボンディングツールを汚染してしまったりすることがある。
上記封止樹脂層は、後述する工程において形成されるフィレットの長さが所望の範囲となるよう、その組成が調整される。なかでも、硬化性及び硬化後の信頼性が向上し、より信頼性の高い半導体チップ実装体を製造できることから、上記封止樹脂層は、エポキシ化合物、エピスルフィド化合物及びビスマレイミド化合物のうちのいずれかと、硬化剤とを含有することが好ましい。本明細書中、エポキシ化合物、エピスルフィド化合物及びビスマレイミド化合物を、硬化性化合物ともいう。
上記エポキシ化合物は特に限定されず、例えば、ビスフェノールA型、ビスフェノールF型、ビスフェノールAD型、ビスフェノールS型等のビスフェノール型エポキシ化合物、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ化合物、レゾルシノール型エポキシ化合物、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ化合物、ナフタレン型エポキシ化合物、フルオレン型エポキシ化合物、ジシクロペンタジエン型エポキシ化合物、ポリエーテル変性エポキシ化合物、ベンゾフェノン型エポキシ化合物、アニリン型エポキシ化合物、NBR変性エポキシ化合物、CTBN変性エポキシ化合物、及び、これらの水添化物等が挙げられる。なかでも、速硬化性が得られやすいことから、ベンゾフェノン型エポキシ化合物が好ましい。これらのエポキシ化合物は、単独で用いられてもよく、2種以上が併用されてもよい。
上記ビスフェノールF型エポキシ化合物のうち、市販品として、例えば、EXA−830−LVP、EXA−830−CRP(以上、DIC社製)等が挙げられる。
上記レゾルシノール型エポキシ化合物のうち、市販品として、例えば、EX−201(ナガセケムテックス社製)等が挙げられる。
上記ポリエーテル変性エポキシ化合物のうち、市販品として、例えば、EX−931(ナガセケムテックス社製)、EXA−4850−150(DIC社製)、EP−4005(アデカ社製)等が挙げられる。
上記エピスルフィド化合物は、エピスルフィド基を有していれば特に限定されず、例えば、エポキシ化合物のエポキシ基の酸素原子を硫黄原子に置換した化合物が挙げられる。
上記エピスルフィド化合物として、具体的には例えば、ビスフェノール型エピスルフィド化合物(ビスフェノール型エポキシ化合物のエポキシ基の酸素原子を硫黄原子に置換した化合物)、水添ビスフェノール型エピスルフィド化合物、ジシクロペンタジエン型エピスルフィド化合物、ビフェニル型エピスルフィド化合物、フェノールノボラック型エピスルフィド化合物、フルオレン型エピスルフィド化合物、ポリエーテル変性エピスルフィド化合物、ブタジエン変性エピスルフィド化合物、トリアジンエピスルフィド化合物、ナフタレン型エピスルフィド化合物等が挙げられる。なかでも、ナフタレン型エピスルフィド化合物が好ましい。これらのエピスルフィド化合物は、単独で用いられてもよく、2種以上が併用されてもよい。
なお、酸素原子から硫黄原子への置換は、エポキシ基の少なくとも一部におけるものであってもよく、すべてのエポキシ基の酸素原子が硫黄原子に置換されていてもよい。
上記エピスルフィド化合物のうち、市販品として、例えば、YL−7007(水添ビスフェノールA型エピスルフィド化合物、ジャパンエポキシレジン社製)等が挙げられる。また、上記エピスルフィド化合物は、例えば、チオシアン酸カリウム、チオ尿素等の硫化剤を使用して、エポキシ化合物から容易に合成される。
上記封止樹脂層が上記エピスルフィド化合物を含有する場合、上記エピスルフィド化合物の配合量は特に限定されないが、封止樹脂材料100重量部に占める好ましい下限が3重量部、好ましい上限が12重量部であり、より好ましい下限が6重量部、より好ましい上限が9重量部である。
上記ビスマレイミド化合物は特に限定されず、例えば、ケイアイ化成社製、大和化成工業社製、チバ・スペシャルティ・ケミカルズ社製、ナショナル・スターチ・アンド・ケミカル社製等から市販されている熱開始型フリーラジカル硬化性ビスマレイミド化合物等が挙げられる。
上記封止樹脂層は、上記エポキシ化合物等の硬化性化合物と反応可能な官能基を有する高分子化合物(以下、単に、反応可能な官能基を有する高分子化合物ともいう)を含有することが好ましい。上記反応可能な官能基を有する高分子化合物を含有することにより、得られる封止樹脂層は、熱によるひずみが発生する際の接合信頼性が向上する。
上記反応可能な官能基を有する高分子化合物として、上記封止樹脂層が上記エポキシ化合物を含有する場合には、例えば、アミノ基、ウレタン基、イミド基、水酸基、カルボキシル基、エポキシ基等を有する高分子化合物等が挙げられる。なかでも、エポキシ基を有する高分子化合物が好ましい。上記エポキシ基を有する高分子化合物を含有することで、上記封止樹脂層の硬化物は、上記エポキシ化合物に由来する優れた機械的強度、耐熱性及び耐湿性と、上記エポキシ基を有する高分子化合物に由来する優れた可撓性とを兼備することができ、耐冷熱サイクル性、耐ハンダリフロー性及び寸法安定性等に優れ、高い接着信頼性及び高い導通信頼性を発現する。
上記エポキシ基を有する高分子化合物は特に限定されず、末端及び/又は側鎖(ペンダント位)にエポキシ基を有する高分子化合物であればよく、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ化合物、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。なかでも、エポキシ基を多く含有することができ、得られる封止樹脂層の硬化物の機械的強度及び耐熱性がより優れたものとなることから、エポキシ基含有アクリル樹脂が好ましい。これらのエポキシ基を有する高分子化合物は、単独で用いられてもよく、2種以上が併用されてもよい。
上記反応可能な官能基を有する高分子化合物として、上記エポキシ基を有する高分子化合物、特にエポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子化合物の重量平均分子量の好ましい下限は1万である。上記エポキシ基を有する高分子化合物の重量平均分子量が1万未満であると、得られる封止樹脂層の硬化物の可撓性が充分に向上しないことがある。
上記反応可能な官能基を有する高分子化合物として、上記エポキシ基を有する高分子化合物、特にエポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子化合物のエポキシ当量の好ましい下限は200、好ましい上限は1000である。上記エポキシ基を有する高分子化合物のエポキシ当量が200未満であると、得られる封止樹脂層の硬化物の可撓性が充分に向上しないことがある。上記エポキシ基を有する高分子化合物のエポキシ当量が1000を超えると、得られる封止樹脂層の硬化物の機械的強度及び耐熱性が低下することがある。
上記封止樹脂層が上記反応可能な官能基を有する高分子化合物を含有する場合、上記反応可能な官能基を有する高分子化合物の配合量は特に限定されないが、上記硬化性化合物100重量部に対する好ましい下限が1重量部、好ましい上限が30重量部である。上記反応可能な官能基を有する高分子化合物の配合量が1重量部未満であると、得られる封止樹脂層は、熱によるひずみが発生する際の接合信頼性が低下することがある。上記反応可能な官能基を有する高分子化合物の配合量が30重量部を超えると、得られる封止樹脂層の硬化物は、機械的強度、耐熱性及び耐湿性が低下することがある。
上記硬化剤は特に限定されず、従来公知の硬化剤を上記エポキシ化合物等の硬化性化合物に合わせて適宜選択することができる。上記封止樹脂層が上記エポキシ化合物を含有する場合、上記硬化剤として、例えば、トリアルキルテトラヒドロ無水フタル酸等の加熱硬化型酸無水物系硬化剤、フェノール系硬化剤、アミン系硬化剤、ジシアンジアミド等の潜在性硬化剤、カチオン系触媒型硬化剤等が挙げられる。これらの硬化剤は、単独で用いられてもよく、2種以上が併用されてもよい。
上記硬化剤の配合量は特に限定されないが、上記エポキシ化合物等の硬化性化合物の官能基と等量反応する硬化剤を用いる場合、上記エポキシ化合物等の硬化性化合物の官能基量に対して、60〜100当量であることが好ましい。また、触媒として機能する硬化剤を用いる場合、上記硬化剤の配合量は、上記エポキシ化合物等の硬化性化合物100重量部に対して好ましい下限が1重量部、好ましい上限が20重量部である。
上記硬化剤の配合量が少なすぎると、得られる半導体チップ実装体において上記半導体チップと基板とが反りによって剥離してしまうことがある。上記硬化剤の配合量が多すぎると、所望の形状のフィレットを形成することが困難となり、得られる半導体チップ実装体の接続信頼性が低下することがある。
上記封止樹脂層は、硬化速度又は硬化温度を調整する目的で、上記硬化剤に加えて硬化促進剤を含有することが好ましい。
上記硬化促進剤は特に限定されず、例えば、イミダゾール系硬化促進剤、3級アミン系硬化促進剤等が挙げられる。なかでも、硬化速度の制御をしやすいことから、イミダゾール系硬化促進剤が好ましい。これらの硬化促進剤は、単独で用いられてもよく、2種以上が併用されてもよい。
上記イミダゾール系硬化促進剤は特に限定されず、例えば、イミダゾールの1位をシアノエチル基で保護した1−シアノエチル−2−フェニルイミダゾール、イソシアヌル酸で塩基性を保護したイミダゾール系硬化促進剤(商品名「2MA−OK」、四国化成工業社製)等が挙げられる。これらのイミダゾール系硬化促進剤は、単独で用いられてもよく、2種以上が併用されてもよい。
上記硬化促進剤として、例えば、2MZ、2MZ−P、2PZ、2PZ−PW、2P4MZ、C11Z−CNS、2PZ−CNS、2PZCNS−PW、2MZ−A、2MZA−PW、C11Z−A、2E4MZ−A、2MA−OK、2MAOK−PW、2PZ−OK、2MZ−OK、2PHZ、2PHZ−PW、2P4MHZ、2P4MHZ−PW、2E4MZ・BIS、VT、VT−OK、MAVT、MAVT−OK(以上、四国化成工業社製)等が挙げられる。
上記硬化促進剤の配合量は特に限定されず、上記エポキシ化合物等の硬化性化合物100重量部に対して好ましい下限が1重量部、好ましい上限が10重量部である。
上記封止樹脂層が上記エポキシ化合物を含有し、かつ、上記硬化剤と上記硬化促進剤とをともに含有する場合、用いる硬化剤の配合量は、用いるエポキシ化合物中のエポキシ基に対して理論的に必要な当量以下とすることが好ましい。上記硬化剤の配合量が理論的に必要な当量を超えると、得られる封止樹脂層を硬化して得られる硬化物から、水分によって塩素イオンが溶出しやすくなることがある。即ち、硬化剤が過剰であると、例えば、得られる封止樹脂層の硬化物から熱水で溶出成分を抽出した際に、抽出水のpHが4〜5程度となるため、エポキシ化合物から塩素イオンが多量溶出することがある。従って、得られる封止樹脂層の硬化物1gを、100℃の純水10gで2時間浸した後の純水のpHが6〜8であることが好ましく、pHが6.5〜7.5であることがより好ましい。
本発明の半導体チップ実装体の製造方法では、次いで、上記半導体チップの上記突起状電極と基板又はその他の電子部品の電極部とを接合するとともに、上記封止樹脂層を硬化させて上記半導体チップの周りにフィレットを形成する工程(2)を行う。上記工程(2)において形成されるフィレットは、半導体チップの角部を含む半導体チップの全周に形成されることが好ましい。本明細書中、フィレットとは、封止樹脂材料の半導体チップからはみ出した部分を意味する。
上記工程(2)では、上記半導体チップの対角線の延長線上にあるフィレットの長さが、上記半導体チップの対角線の長さに対して100%を超えて130%以下となるようにフィレットを形成する。これにより、上記半導体チップの厚みが100μm以下と薄くても、信頼性の高い半導体チップ実装体を製造することができる。
上記フィレットの長さが上記半導体チップの対角線の長さに対して100%以下であると、得られる半導体チップ実装体の信頼性が低下する。上記フィレットの長さが上記半導体チップの対角線の長さに対して130%を超えると、封止樹脂材料が上記半導体チップの上面に這い上がりやすくなり、また、上記フィレットが大きすぎ、配線の間隔の狭い基板又はその他の電子部品を用いる場合に歩留りの低下を招いてしまう。上記フィレットの長さは、上記半導体チップの対角線の長さに対する好ましい下限が105%、好ましい上限が125%である。
図1に、本発明の半導体チップ実装体の製造方法により得られる、周りにフィレットが形成された半導体チップの一例を示す上面図を示す。図1においては、半導体チップ1の周りにフィレット2が形成されている。本明細書中、半導体チップの対角線の長さとは、例えば、図1においてはLである。また、半導体チップの対角線の延長線上にあるフィレットの長さとは、半導体チップの対角線の延長線上にあるフィレットの一方の端から他方の端までの長さを意味し、例えば、図1においてはlである。
上記フィレットは、上記半導体チップの厚みに対して50〜90%の高さまで這い上がっていることが好ましい。上記フィレットの高さが上記半導体チップの厚みに対して50%未満であると、得られる半導体チップ実装体の信頼性が低下することがある。上記フィレットの高さが上記半導体チップの厚みに対して90%を超えると、歩留りの低下を招いたり、ボンディングツールを汚染してしまったりすることがある。
本明細書中、フィレットの高さとは、半導体チップの厚みに対して最も高い部分のフィレットの高さを意味する。
本明細書中、半導体チップの対角線の延長線上にあるフィレットの長さ、及び、フィレットの高さは、マイクロスコープ又はレーザー顕微鏡により、半導体チップ実装体の上から、及び、横から観察することにより測定される。
上記工程(2)では、上記半導体チップの上記突起状電極と基板又はその他の電子部品の電極部とを接触させた後、上記突起状電極及び上記電極部のうちの少なくとも一方を構成する電極材料を溶融させることで、上記突起状電極と上記電極部とを接合するとともに上記封止樹脂層を硬化する。
上記突起状電極と上記電極部とを接触させる際の温度、荷重、時間等の条件は、本発明の効果を阻害しない範囲内であれば特に限定されず、例えば、120〜220℃、1〜30N、0.1〜60秒等が挙げられる。
上記荷重が低すぎると、上記突起状電極と上記電極部とが接触しないことがある。上記荷重が高すぎると、上記突起状電極がつぶれすぎて隣の突起状電極と接触し、ショートすることがある。なお、本発明の半導体チップ実装体の製造方法では、上記封止樹脂層の厚みが上述した範囲であることにより、上記突起状電極と上記電極部とを接触させる際に高い荷重をかける必要がなく、接続信頼性の高い半導体チップ実装体を生産性よく製造することができる。
上記突起状電極と上記電極部とを接触させる際には、例えば、フリップチップボンダー等を用いることができる。
上記突起状電極と上記電極部とを接合する際の温度、荷重、時間等の条件は、本発明の効果を阻害しない範囲内であれば特に限定されず、例えば、230〜300℃、1〜30N、0.1〜60秒等が挙げられる。なお、上記突起状電極及び上記電極部のうちの少なくとも一方を構成する電極材料が半田である場合には、半田溶融温度以上に加熱すればよい。
上記突起状電極と上記電極部とを接合する際には、フリップチップボンダーを用いてもよく、リフロー炉等の他の加熱手段を用いてもよい。
上記工程(2)を行うことにより、厚みが100μm以下の半導体チップの突起状電極と、基板又はその他の電子部品の電極部とが接合されて電極が形成されており、封止樹脂層により、上記電極間が充填されているとともに上記半導体チップの周りにフィレットが形成されている半導体チップ実装体が得られる。
本発明の半導体チップ実装体の製造方法により得られる半導体チップ実装体であって、厚みが100μm以下の半導体チップの突起状電極と、基板又はその他の電子部品の電極部とが接合されて電極が形成されており、封止樹脂層により、上記電極間が充填されているとともに上記半導体チップの周りにフィレットが形成されており、かつ、上記フィレットが上記半導体チップの厚みに対して50〜90%の高さまで這い上がっている半導体チップ実装体もまた、本発明の1つである。
また、本発明の半導体チップ実装体の製造方法において用いられ、封止樹脂層と、基材層とを有する積層シートもまた、本発明の1つである。
本発明によれば、信頼性の高い半導体チップ実装体を製造することのできる半導体チップ実装体の製造方法を提供することができる。また、本発明によれば、該半導体チップ実装体の製造方法に用いられる積層シート、及び、該半導体チップ実装体の製造方法により得られる半導体チップ実装体を提供することができる。
本発明の半導体チップ実装体の製造方法により得られる、周りにフィレットが形成された半導体チップの一例を示す上面図である。
以下に実施例を掲げて本発明を更に詳しく説明するが、本発明はこれら実施例のみに限定されない。
(実施例1〜2及び比較例1〜2)
(1)積層シートの製造
基材層としての厚さ25μmのポリエチレンテレフタレート(PET)からなるフィルム(商品名「テトロン」(登録商標)、帝人デュポン社製)の片側に、アクリル樹脂(モノマーとして2−エチルヘキシルアクリレート及び2−ヒドロキシエチルアクリレートを含むポリアルキルアクリレート)と、このアクリル樹脂100重量部に対して1.5重量部のコロネートL−45(日本ポリウレタン工業社製)とを酢酸エチルで希釈した塗液を、コンマコーターを用いて塗布し、80℃で10分間乾燥した後、40℃で3日間養生し、厚さ15μmの電極保護層を形成した。また、表1の組成に従って、下記に示す各材料を、ホモディスパーを用いて攪拌混合して封止樹脂組成物を調製した。離型PETフィルム上に、コンマコート法により、得られた封止樹脂組成物を乾燥後の封止樹脂層の厚みが表3に示す厚みとなるように塗工し、100℃で5分間乾燥させて封止樹脂層を形成した。次いで、得られた電極保護層と封止樹脂層とをラミネーターによって貼り合わせることにより、積層シートを得た。
(エポキシ化合物)
・HP−7200L(ジシクロペンタジエン型エポキシ樹脂、DIC社製)
・EXA−4710(ナフタレン型エポキシ樹脂、DIC社製)
(エポキシ基含有アクリル樹脂)
・G−2050−M(グリシジル基含有アクリル樹脂、重量平均分子量20万、日油社製)
・G−017581(グリシジル基含有アクリル樹脂、重量平均分子量1万、日油社製)
(硬化剤)
・YH−309(酸無水物系硬化剤、JER社製)
(硬化促進剤)
・フジキュア7000(常温で液状のイミダゾール化合物、富士化成工業社製)
(無機フィラー)
・SX009−MJF(フェニルトリメトキシシラン表面処理球状シリカ、平均粒子径0.05μm、アドマテックス社製)
・SE−1050−SPT(フェニルトリメトキシシラン表面処理球状シリカ、平均粒子径0.3μm、アドマテックス社製)
(その他)
・AC−4030(応力緩和ゴム系高分子、ガンツ化成社製)
(2)半導体チップ実装体の製造
直径20cm、厚み725μmであり、表面に高さ35μm、幅35μm角の正方形の銅ポストの上に高さ20μmの半田をつけたバンプが50μmピッチでペリフェラル状に多数形成されている、1チップの大きさが7.6mm角のウエハ(シリコンウエハ)を用意した。
ウエハのバンプを有する面に上記で得られた積層シートをラミネートし、通常のバックグラインダーにより、ウエハの厚み50μmまで薄化した。次いで、ウエハの裏面にダイシングリングの付いたダイシングテープを貼り合わせた後、積層シートから基材層と電極保護層とを剥離した。その後、ダイシングストリートに従って封止樹脂層ごとウエハをダイシングカットした。封止樹脂層付きチップをピックアップして、フリップチップボンダー(FC3000、東レエンジニアリング社製)を用いてチップに対応する15mm角の樹脂基板に接合するとともに、表3に示す高さ及び長さのフィレットを形成し、半導体チップ実装体を得た。接合条件は、150℃40N1秒、280℃40N3秒であった。
(実施例3〜4及び比較例3〜4)
直径20cm、厚み725μmであり、表面に高さ35μm、幅35μm角の正方形の銅ポストの上に高さ20μmの半田をつけたバンプが50μmピッチでペリフェラル状に多数形成されている、1チップの大きさが7.6mm角のウエハ(シリコンウエハ)を用意した。
表2の組成に従って、ホモディスパーを用いて下記に示す各材料を攪拌混合し、封止樹脂溶液を調製した。この封止樹脂溶液をスピンコーターによりウエハ上にコートし、80℃20分で乾燥し、封止樹脂層の厚みが表3の厚みとなるように調整して、封止樹脂層付きウエハを得た。
封止樹脂層付きウエハを、通常のバックグラインダーにより、ウエハの厚み50μmまで薄化した。次いで、ウエハの裏面にダイシングリングの付いたダイシングテープを貼り合わせた。その後、ダイシングストリートに従って封止樹脂層ごとウエハをダイシングカットした。封止樹脂層付きチップをピックアップして、フリップチップボンダー(FC3000、東レエンジニアリング社製)を用いてチップに対応する15mm角の樹脂基板に接合するとともに、表3に示す高さ及び長さのフィレットを形成し、半導体チップ実装体を得た。接合条件は、160℃20N3秒、280℃1N5秒であった。
(エポキシ化合物)
・1004AF(ビスフェノールA型エポキシ樹脂、ジャパンエポキシレジン社製)
・YX−4000(ビフェニル型エポキシ樹脂、ジャパンエポキシレジン社製)
(エポキシ基含有アクリル樹脂)
・G−0250SP(グリシジル基含有アクリル樹脂、重量平均分子量2万、日油社製)
(硬化剤)
・YH−306(トリアルキルテトラヒドロ無水フタル酸、JER社製)
(硬化促進剤)
・2MAOK(2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン イソシアヌル酸付加塩、四国化成工業社製)
(無機フィラー)
・SE−1050−SPT(表面フェニル処理無機フィラー(シリカ)、アドマテックス社製)
(その他)
・KBM−573(シランカップリング剤、信越化学社製)
・溶剤 メチルエチルケトン(MEK、和光純薬工業社製)
(評価)
(温度サイクル試験)
チップ及び基板として、デイジーチェーンにて抵抗値が測定できるものを使用した。実施例及び比較例で得られた半導体チップ実装体を、JEDEC レベル3のプリコンディションにて吸湿させ、その後、温度サイクル試験機に投入した。温度サイクルの条件は、−55℃から125℃、1000サイクルであった。抵抗値変化を測定して10%以内であった実装体を良品とし、10サンプルのうちの良品数を評価した。
Figure 0005592820
Figure 0005592820
Figure 0005592820
本発明によれば、信頼性の高い半導体チップ実装体を製造することのできる半導体チップ実装体の製造方法を提供することができる。また、本発明によれば、該半導体チップ実装体の製造方法に用いられる積層シート、及び、該半導体チップ実装体の製造方法により得られる半導体チップ実装体を提供することができる。
1 半導体チップ
2 フィレット

Claims (5)

  1. 突起状電極を有する半導体チップを基板又はその他の電子部品に実装して得られる半導体チップ実装体の製造方法であって、
    突起状電極を有し、前記突起状電極を有する面に封止樹脂層が設けられた厚みが100μm以下の半導体チップを作製する工程(1)と、
    前記半導体チップの前記突起状電極と基板又はその他の電子部品の電極部とを接合するとともに、前記封止樹脂層を硬化させて前記半導体チップの周りにフィレットを形成する工程(2)とを有し、
    前記工程(1)では、前記突起状電極の高さに対して40〜80%の厚みとなるように前記封止樹脂層を設け、
    前記工程(2)では、前記半導体チップの対角線の延長線上にあるフィレットの長さが、前記半導体チップの対角線の長さに対して100%を超えて130%以下となるようにフィレットを形成する
    ことを特徴とする半導体チップ実装体の製造方法。
  2. 突起状電極を有し、前記突起状電極を有する面に封止樹脂層が設けられた厚みが100μm以下の半導体チップを作製する工程(1)が、
    突起状電極を有し、前記突起状電極を有する面に封止樹脂層が設けられた厚みが100μm以下のウエハを作製する工程(1A)と、
    前記ウエハを個別の半導体チップに分割する工程(1B)とを有し、
    前記工程(1A)では、前記突起状電極の高さに対して40〜80%の厚みとなるように前記封止樹脂層を設ける
    ことを特徴とする請求項1記載の半導体チップ実装体の製造方法。
  3. 突起状電極を有し、前記突起状電極を有する面に封止樹脂層が設けられた厚みが100μm以下のウエハを作製する工程(1A)が、
    突起状電極を有するウエハの前記突起状電極を有する面に、前記突起状電極の高さに対して40〜80%の厚みを有する封止樹脂層と、基材層とを有する積層シートを貼り合わせる工程(1Aa)と、
    前記ウエハの裏面を研削して、厚みが100μm以下となるように前記ウエハを薄化する工程(1Ab)と、
    前記積層シートから前記基材層を剥離する工程(1Ac)とを有する
    ことを特徴とする請求項2記載の半導体チップ実装体の製造方法。
  4. 封止樹脂層の120℃における溶融粘度が1×10Pa・s以下であることを特徴とする請求項1、2又は3記載の半導体チップ実装体の製造方法
  5. 請求項1、2、3又は4記載の半導体チップ実装体の製造方法により得られる半導体チップ実装体であって、
    厚みが100μm以下の半導体チップの突起状電極と、基板又はその他の電子部品の電極部とが接合されて電極が形成されており、
    封止樹脂層により、前記電極間が充填されているとともに前記半導体チップの周りにフィレットが形成されており、かつ、
    前記フィレットが前記半導体チップの厚みに対して50〜90%の高さまで這い上がっている
    ことを特徴とする半導体チップ実装体。
JP2011056833A 2011-03-15 2011-03-15 半導体チップ実装体の製造方法、積層シート及び半導体チップ実装体 Expired - Fee Related JP5592820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011056833A JP5592820B2 (ja) 2011-03-15 2011-03-15 半導体チップ実装体の製造方法、積層シート及び半導体チップ実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011056833A JP5592820B2 (ja) 2011-03-15 2011-03-15 半導体チップ実装体の製造方法、積層シート及び半導体チップ実装体

Publications (2)

Publication Number Publication Date
JP2012195372A JP2012195372A (ja) 2012-10-11
JP5592820B2 true JP5592820B2 (ja) 2014-09-17

Family

ID=47087016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011056833A Expired - Fee Related JP5592820B2 (ja) 2011-03-15 2011-03-15 半導体チップ実装体の製造方法、積層シート及び半導体チップ実装体

Country Status (1)

Country Link
JP (1) JP5592820B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3432749B2 (ja) * 1998-07-23 2003-08-04 富士通株式会社 半導体装置及びその製造方法
JP3565092B2 (ja) * 1999-06-16 2004-09-15 三菱電機株式会社 半導体装置の製造方法
JP2002118147A (ja) * 2000-10-11 2002-04-19 Mitsui Chemicals Inc 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP3921459B2 (ja) * 2003-07-11 2007-05-30 ソニーケミカル&インフォメーションデバイス株式会社 電気部品の実装方法及び実装装置
US20050028361A1 (en) * 2003-08-07 2005-02-10 Indium Corporation Of America Integrated underfill process for bumped chip assembly
US20060134901A1 (en) * 2004-12-22 2006-06-22 National Starch And Chemical Investment Holding Corporation Hot-Melt Underfill Composition and Methos of Application
JP5004351B2 (ja) * 2007-11-30 2012-08-22 信越化学工業株式会社 半導体装置の製造方法
WO2011129272A1 (ja) * 2010-04-13 2011-10-20 積水化学工業株式会社 半導体チップ接合用接着材料、半導体チップ接合用接着フィルム、半導体装置の製造方法、及び、半導体装置

Also Published As

Publication number Publication date
JP2012195372A (ja) 2012-10-11

Similar Documents

Publication Publication Date Title
TWI552237B (zh) A semiconductor wafer bonding method, a semiconductor wafer bonding method, a semiconductor device manufacturing method, and a semiconductor device
KR102558125B1 (ko) 필름상 반도체 봉지재
JP5176000B1 (ja) 電子部品用接着剤及び半導体チップ実装体の製造方法
JP2011140617A (ja) アンダーフィル形成用接着剤組成物、アンダーフィル形成用接着剤シート及び半導体装置の製造方法
JPWO2010079831A1 (ja) 半導体パッケージの製造方法、半導体封止方法及び溶剤型半導体封止エポキシ樹脂組成物
TWI629335B (zh) Semiconductor adhesive
JP2005307037A (ja) フィルム状エポキシ樹脂組成物
JP6009860B2 (ja) 半導体装置の製造方法
JP6438340B2 (ja) 半導体接合用接着フィルム及び半導体装置の製造方法
KR101435758B1 (ko) 비전도성 접착필름용 조성물 및 이를 포함하는 비전도성 접착필름
KR101595696B1 (ko) 비전도성 접착필름용 조성물 및 이를 포함하는 비전도성 접착필름
JP2008004751A (ja) 半導体装置の製造方法
TW201945423A (zh) 底部填充材、及使用其之半導體裝置之製造方法
JP5771084B2 (ja) 半導体チップ実装体の製造方法及び封止樹脂
JP5646021B2 (ja) 半導体パッケージ
JP5592820B2 (ja) 半導体チップ実装体の製造方法、積層シート及び半導体チップ実装体
KR101435613B1 (ko) 광투과도가 향상된 비전도성 접착필름용 조성물 및 이를 포함하는 비전도성 접착필름
JP5894035B2 (ja) 半導体装置の製造方法
JP2012216831A (ja) 半導体チップ実装体の製造方法
JP5989397B2 (ja) 半導体装置の製造方法及び半導体接合用接着剤
JP5688278B2 (ja) 半導体実装体の製造方法
JP2007184484A (ja) 半導体装置の製造方法
JP5908237B2 (ja) 半導体チップ接合体の製造方法
JP2013214619A (ja) 半導体装置の製造方法
TW202028391A (zh) 半導體用膜狀接著劑、半導體裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140801

LAPS Cancellation because of no payment of annual fees