JP2007184484A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007184484A
JP2007184484A JP2006002631A JP2006002631A JP2007184484A JP 2007184484 A JP2007184484 A JP 2007184484A JP 2006002631 A JP2006002631 A JP 2006002631A JP 2006002631 A JP2006002631 A JP 2006002631A JP 2007184484 A JP2007184484 A JP 2007184484A
Authority
JP
Japan
Prior art keywords
adhesive sheet
semiconductor element
semiconductor
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006002631A
Other languages
English (en)
Inventor
Yoshiyuki Takebe
義之 竹部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2006002631A priority Critical patent/JP2007184484A/ja
Publication of JP2007184484A publication Critical patent/JP2007184484A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】半導体チップを支持部材上に接着して半導体装置を得るに際し、半導体素子や基板が湾曲し難く、半導体素子の損傷が生じ難い半導体装置の製造方法を提供する。
【解決手段】半導体素子2が支持部材4上に接着シート3からなる接着剤層により接着されている半導体装置1の製造方法であって、熱硬化性組成物からなる接着シート3を介して、支持部材4上に半導体素子2を配置する工程と、接着シート3のゲル分率が20〜70%となるように接着シート3を半硬化して、半導体素子2を支持部材4上に接着する工程と、接着シート3を半硬化する工程の後に、半導体素子2の電極を被接続部分に電気的に接続する工程と、半導体素子2の電極を接続する工程の後に、熱硬化性組成物からなる接着シート3を完全硬化する工程とを備える、半導体装置1の製造方法。
【選択図】図1

Description

本発明は、半導体素子を基板などの支持部材上に接着してなる半導体装置の製造方法に関し、より詳細には、例えばダイアタッチフィルムとして知られている接着シートを用いた半導体装置の製造方法に関する。
従来、半導体チップが基板に搭載されている半導体装置の製造に際しては、半導体ウェハーを個々の半導体チップにダイシングし、ダイシングされた半導体チップを基板上に搭載していた。この場合、表面に回路パターンが形成されている基板上にペースト状の接着剤を塗布し、半導体チップを載置し、硬化させることにより半導体チップを基板に固定していた。
上記ペースト状接着剤を用いた場合、表面に回路パターン及びワイヤボンディング用パッドが形成されている基板上に半導体チップを載置すると、半導体チップの側面から、基板上の回路パターン及びワイヤボンディング用パッドに接着剤が回り込むことがあった。また、基板上のワイヤボンディング用パッドが、押し広げられたペースト状接着剤により被覆されることがあった。
基板上のワイヤボンディング用パッドが接着剤で被覆されると、上記ワイヤボンディング用パッドにおいてワイヤーボンディングが行い得なくなる。また、半導体チップが接着剤により汚染されたりすることとなる。
一方、近年、半導体チップの厚みを薄くし、複数の半導体チップを積層してなる半導体装置も多く用いられてきている。このような半導体チップが積層された半導体装置でも、上記ペースト状接着剤を用いた場合、基板若しくは半導体チップのワイヤボンディング用パッドが接着剤で被覆されてワイヤーボンディングが行い得ないことがあった。
そこで、下記の特許文献1に記載のように、ペースト状の接着剤に代えて、いわゆるダイアタッチフィルムと称されている接着フィルムを用いる方法が提案されている。特許文献1では、接着フィルムとして、例えばエポキシ樹脂などを含む熱硬化性組成物からなるフィルムが用いられている。
このようなフィルムを用いて半導体チップを基板に接合するに際しては、図5(a)に示すように、熱硬化性組成物からなる接着フィルム52と半導体チップ53とを基板51上に積層した状態で、例えば加熱により接着フィルム52を硬化して接着が行われていた。
特開2003−82306号公報
上記熱硬化性組成物からなる接着フィルム52を加熱硬化した後に、半導体チップ53及び基板51は室温まで冷却されることになる。このとき、基板51や半導体チップ53はほとんど収縮しないのに対し、接着フィルム52は基板51や半導体チップ53よりも大きく収縮しがちであった。この収縮率の違いにより、特に接着フィルム52が大きく収縮することにより、図5(b)に示すように、基板51と半導体チップ53とが湾曲することがあった。
近年、半導体チップ53の厚みはより一層薄くされてきている。例えば厚み75μm程度の非常に薄い半導体チップ53が用いられた場合には、上記のような湾曲も大きくなり、場合によっては半導体チップ53が損傷することもあった。
このように半導体チップ53が湾曲すると、ワイヤーボンディング法により外部と電気的接続を果たす場合などにおいて、電気的接続が確実に行えず接続不良が生じたり、別の半導体素子との接続に際しボンディング用パッドに対するボンディングワイヤーの位置決めが困難となりがちであった。
また、基板51が湾曲していることにより、基板51にがたつきが生じ、上記電気的接続が困難なことがあった。さらに、半導体装置を生産する際には、キャリアやマガジンに載置もしくは収納して部品が搬送されるが、基板51が湾曲すると、キャリアやマガジンに適切に載置、収納できなくなることもあった。
本発明の目的は、上述した従来技術の欠点を解消し、半導体チップを支持部材上に接着して半導体装置を得るに際し、半導体素子や基板が湾曲し難く、半導体素子の損傷が生じ難い半導体装置の製造方法を提供することにある。
本発明は、半導体素子が支持部材上に接着シートからなる接着剤層により接着されている半導体装置の製造方法であって、熱硬化性組成物からなる接着シートを介して、支持部材上に半導体素子を配置する工程と、半導体素子を配置する工程の後に、接着シートのゲル分率が20〜70%となるように接着シートを半硬化して、半導体素子を支持部材上に接着する工程と、接着シートを半硬化する工程の後に、半導体素子の電極を被接続部分に電気的に接続する工程と、半導体素子の電極を接続する工程の後に、熱硬化性組成物からなる接着シートを完全硬化する工程とを備えることを特徴とする。
本発明に係る半導体装置の製造方法のある特定の局面では、接着シートを半硬化する工程において、接着シートのゲル分率が30〜50%となるように接着シートを半硬化している。
本発明に係る半導体装置の製造方法の他の特定の局面では、半導体素子の電極を接続する工程の後に、支持部材上に接着された半導体素子を樹脂モールドにより被覆する工程をさらに備えている。
本発明に係る半導体装置の製造方法のさらに他の特定の局面では、支持部材上に接着された半導体素子を樹脂モールドにより被覆する際に、熱硬化性組成物からなる接着シートを完全硬化している。
本発明では、半導体素子が支持部材上に接着シートからなる接着剤層により接着されている半導体装置が得られる。本発明に係る半導体装置の製造方法は、熱硬化性組成物からなる接着シートを介して、支持部材上に半導体素子を配置する工程と、半導体素子を配置する工程の後に、接着シートのゲル分率が20〜70%となるように接着シートを半硬化して、半導体素子を支持部材上に接着する工程と、接着シートを半硬化する工程の後に、半導体素子の電極を被接続部分に電気的に接続する工程と、半導体素子の電極を接続する工程の後に、熱硬化性組成物からなる接着シートを完全硬化する工程とを備えている。
すなわち、接着シートを一度に完全硬化せずに、接着シートのゲル分率が20〜70%となるように接着シートを予め半硬化した後に、該接着シートをさらに完全硬化している。このように、接着シートを半硬化するので、未硬化の接着シートに対して、完全硬化後の接着シートの収縮を小さくすることができる。よって、接着シートに接着された半導体素子及び基板が湾曲するのを効果的に抑制することができる。
接着シートを半硬化する工程において、接着シートのゲル分率が30〜50%となるように接着シートを半硬化する場合には、未硬化の接着シートに比べて仮接着力が得られるため、半導体素子の電極を接続する工程で加わる熱、超音波または荷重等に対して半導体素子の位置決め性を十分に確保できる。
また完全硬化後の接着シートに比べて弾性率、ガラス転移温度(Tg)を低減できるので内部残留応力および熱収縮が少なくなるため、半導体素子及び基板が湾曲するのをより一層効果的に抑制することができる。
半導体素子の電極を接続する工程の後に、支持部材上に接着された半導体素子を樹脂モールドにより被覆する工程をさらに備えている場合には、半導体素子が樹脂モールド層により被覆され、かつ保護された半導体装置を得ることができる。
支持部材上に接着された半導体素子を樹脂モールドにより被覆する際に、熱硬化性組成物からなる接着シートを完全硬化する場合には、接着シートの完全硬化を効率的に行うことができ、半導体素子と基板との接合信頼性に優れた半導体装置を得ることができる。
以下、図面を参照しつつ本発明の具体的な実施形態を説明することより、本発明を明らかにする。
図1は、本発明の一実施形態に係る半導体装置の製造方法により得られた半導体装置を示す略図的正面断面図である。
半導体装置1は、熱硬化性組成物からなる接着シート3を介して、半導体素子2が支持部材である基板4上に接合された構造を有する。基板4は、回路パターンが少なくとも上面に形成された回路基板からなる。
上記半導体素子2は、通常、シリコン系半導体などの適宜の半導体材料により構成されている。半導体素子2の上面には、外部と電気的に接続するための電極2a,2bが形成されている。半導体素子2の電極2a,2bが、金属ワイヤ5を介して基板4の上面に形成された電極パッド4a,4bに電気的に接続されている。半導体素子2を覆うように、基板4上に樹脂モ−ルド層6が形成されている。
次に、本発明の一実施形態に係る上記半導体装置1の製造方法について説明する。
上記半導体装置1を得るに際しては、先ず、ダイアタッチフィルムとしての熱硬化性組成物からなる接着シートを、半導体ウェハーの片面に接着させる。しかる後、半導体ウェハーを個々の半導体素子2にダイシングする。
図2に示すように、ダイシングされた半導体素子2を、接着シート3側から基板4上に配置し、仮着する。
上記接着シート3を構成する熱硬化性組成物は、硬化温度よりも低い温度であって、加熱により粘度の極小値を示した時点の粘度が100〜3000Pa・sの範囲にあることが好ましい。
上記熱硬化性組成物としては、様々な熱硬化性樹脂を含有するものを用い得るが、接合後の信頼性及び接合強度に優れているため、エポキシ樹脂と、エポキシ樹脂硬化剤とを含むエポキシ樹脂系熱硬化性組成物が好適に用いられる。
上記熱硬化性組成物としては、特に限定されないが、例えば、エポキシ樹脂系熱硬化性組成物であって、エポキシ樹脂100重量部に対して、官能基含有アクリル系ポリマーを10〜50重量部含み、かつエポキシ樹脂および固形ポリマーの合計のエポキシ当量100に対して、70〜100当量すなわち理論的に必要な当量の70〜100%の割合で酸無水物系硬化剤を含むエポキシ樹脂系熱硬化性組成物が望ましい。また必要に応じて硬化促進剤として、イミダゾール系硬化促進剤、3級アミン系硬化促進剤などを適宜併用しても良い。より好ましくは、エポキシ樹脂系熱硬化性組成物が、エポキシ樹脂100重量部に対して、官能基含有アクリル系ポリマーを15〜30重量部含み、かつ酸無水物系硬化剤をエポキシ樹脂および固形ポリマーの合計のエポキシ当量100に対して、80〜90当量、イミダゾール系硬化剤を0.5〜20重量部含むものが用いられる。
上記エポキシ樹脂としては、特に限定されないが、エポキシ基含有化合物が挙げられ、少なくとも1個のオキシラン環を有する有機化合物が好ましく用いられる。
上記エポキシ基含有化合物としては、特に限定されるものではないが、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールAD型エポキシ樹脂、ビスフェノールS型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等のような芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、並びにこれらの水添加物が挙げられる。
上記エポキシ基含有化合物としては、さらにNBR、CTBN、ポリブタジエン、アクリルゴム等のゴム成分を含有させたゴム変成エポキシ樹脂;等、従来公知の各種エポキシ基含有化合物が挙げられる。
上記エポキシ基含有化合物は、単独で用いられても良いし、2種類以上が併用されても良い。
上記官能基含有アクリル系ポリマーの官能基としては、例えば、アミノ基、ウレタン基、イミド基、水酸基、カルボキシル基、エポキシ基等を有するアクリル系ポリマーが挙げられる。しかし、アミノ基、ウレタン基、イミド基、カルボキシル基を持つ物は他のエポキシモノマーと反応しBステージ化を起こす可能性がある。このとき接着シートとしての流動性は著しく減少することから、水酸基、エポキシ基(グリシジル基)を有することが好ましい。なかでも、貯蔵安定性に優れるので、エポキシ基を有するアクリルポリマーを選択することがより好ましい。
このポリマーの配合割合としては、上記エポキシ樹脂100重量部に対し、官能基含有アクリルポリマーが10〜50重量部の範囲であることが望ましい。またより好ましくは15〜30重量部の範囲である。アクリルポリマーが50重量部を超えると、流動性が低下し支持部材上への密着性および接着性が低下する。また、10重量部より少ないと、塗工液の粘度が低くなりシート作製が困難になることがある。また作製したシートの溶融粘度も低くなり、流動性が高く、粘度が100Pa・s以下になることによって半導体素子上部への樹脂かぶりが生じ易くなる。
上記エポキシ樹脂硬化剤としては、特に限定されず、従来から知られている、フェノール系硬化剤、酸無水物系硬化剤、潜在性硬化剤(ジシアンジアミド等)、ジアミン系硬化剤、イミダゾール系、ホスフィン系等の硬化剤を使用することができる。硬化速度と接合信頼性とのバランスが取りやすいので酸無水物を用いることが好ましい。
上記酸無水物としては、例えば、フタル酸無水物、トリメリット酸無水物、ピロメリット酸無水物、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビスアンヒドロトリメリテート、グリセロールトリスアンヒドロトリメリテート、メチルテトラヒドロ無水フタル酸、テトラヒドロ無水フタル酸、ナジック酸無水物、メチルナジック酸無水物、トリアルキルテトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、5−(2,5−ジオキソテトラヒドロフリル)−3−メチル−3−シクロヘキセン−1,2−ジカルボン酸無水物、トリアルキルテトラヒドロ無水フタル酸−無水マレイン酸付加物、ドデセニル無水コハク酸、ポリアゼライン酸無水物、ポリドデカン二酸無水物、クロレンド酸無水物等が挙げられる。
上記酸無水物の配合割合としては、酸無水物系硬化剤をエポキシ樹脂および固形ポリマーの合計のエポキシ当量100に対して、70〜100当量すなわち理論的に必要な当量の70〜100%の割合で配合することが望ましい。70%未満では硬化不足となり接着強度が得られないことがあり、70〜100%の範囲で、硬化剤が過剰となり残留して接着信頼性を低下させる不純物とならないよう適宜設定する。
また硬化速度と貯蔵安定性とのバランスもとるために硬化促進剤として、イミダゾール系硬化剤を少なくとも一種類用いることが好ましい。
上記イミダゾール系硬化剤としては、2−メチルイミダゾール、2−エチルイミダゾール、2−ウンデシルイミダゾール、2,4-ジメチルイミダゾール、2−へプタデシルイミダゾール、1,2-ジメチルイミダゾール、1,2-ジエチルイミダゾール、2−フェニル−4−メチルイミダゾール、2,4,5−トリフェニルイミダゾール、2−エチル−4−メチルイミダゾール、2−フェニルイミダゾール、1−ベンジル−2−フェニルイミダゾール、1−シアノエチル−2−メチルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾール、1−ベンジル−2−メチルイミダゾール、2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2−アリール−4,5−ジフェニルイミダゾール、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1)’]−エチル−S−トリアジン、2,4−ジアミノ−6−[2’−エチル−4’−メチルイミダゾリル−(1)’]−エチル−S−トリアジン、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1)’]−エチル−S−トリアジンイソシアヌール酸付加物、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾールなどが挙げられる。
上記イミダゾールを硬化促進剤として使用する場合のイミダゾールの配合割合としては、エポキシ樹脂100重量部に対して、0.5〜20重量部であることが好ましく、より好ましくは1〜10重量部である。イミダゾールが0.5重量部より少ないと、硬化性の促進効果が低く、完全架橋をすることが難しくなることがある。また、イミダゾールが20重量部を超えると硬化後もイミダゾールが残存し、信頼性性能に悪影響を及ぼすことがある。
上記基板4は、半導体装置1のケース材として用いられるものであり、支持部材4を構成する材料は特に限定されないが、アルミナ、窒化チタンなどの適宜の絶縁性化合物あるいはエポキシ、ポリイミド、ポリアミドイミド、ポリエーテルケトン、フェノール、液晶ポリマー単体絶縁性樹脂若しくはガラスなどの無機繊維などからなる複合絶縁樹脂からなる基板などが用いられ得る。
好ましくは、機械的強度に優れ、表面平滑性に優れ、従って接着シート3との間の界面においてボイドが生じ難いので、基板4はガラスエポキシ積層材により形成される。
次に、図3に示すように、熱硬化性組成物からなる接着シート3を加熱し半硬化して、半導体素子2を基板4上に接着する。
本実施形態の特徴は、接着シート3を一度に完全硬化せずに、接着シートのゲル分率が20〜70%となるように接着シート3を予め半硬化することにある。このように、接着シート3を半硬化することで、未硬化の接着シート3に対して、仮接着力が得られるため、半導体素子の電極を接続する工程で加わる熱、超音波または荷重等に対して半導体素子の位置決め性が確保できる。また完全硬化後の接着シートに比べて弾性率、Tgを低減できるので内部残留応力および冷熱収縮が少なくなるため、接着シート3に接着された半導体素子2及び基板4が湾曲するのを効果的に抑制することができる。
ゲル分率とは、熱硬化性組成物中に含まれる熱硬化性樹脂の硬化の程度を示すものである。すなわち、熱硬化性組成物が未硬化の状態ではゲル分率が0%であり、熱硬化性組成物が完全硬化された状態では、ゲル分率は100%となる。ゲル分率は、熱硬化性組成物を酢酸エチル溶剤に溶解させたのち、200メッシュ金網で濾過して得られる不溶成分の乾燥重量を計量し、不溶成分の乾燥重量の溶解前の熱硬化性組成物の初期重量に対する比率(%)を計算することにより求めることができる。
接着シート3を半硬化するに際して、ゲル分率が70%を超えると、接着シート3の弾性率、Tgが高くなるため内部残留応力および熱収縮が大きくなり、接着シート3に接着された半導体素子2及び基板4が湾曲し易くなる。また、ゲル分率が20%未満であると、半導体素子2が基板4に十分に固定されずに後工程で半導体素子の位置ずれを起こしたり、半導体素子の電極の被接続部分への接続が困難となる。より好ましくは、ゲル分率が30〜50%となるように接着シートを半硬化する。ゲル分率が30〜50%となるように半硬化することで、接着シート3の内部残留応力および冷熱伸縮をより一層効果的に低減することができる。
接着シート3の半硬化条件としては、用いられる樹脂成分によって異なり特に限定されないが、120〜140℃の温度で、20〜60分間、加熱硬化することが好ましい。
接着シート3を半硬化した後に、図4に示すように、例えばワイヤーボンディング法により、半導体素子2の電極2a,2bを被接続部分に電気的に接続する。本実施形態では、半導体素子2の電極2a,2bを基板4上の電極パッド4a,4bに電気的に接続している。なお、半導体素子2の電極2a,2bは、基板4以外の別部材からなる被接続部分に電気的に接続してもよい。さらに、例えば半導体素子2の上面に半導体素子をボンディングして、半導体素子同士を電気的に接続してもよい。
本実施形態では、接着シート3が半硬化した状態で、すなわち半導体素子2及び基板4が仮接着されており、かつ湾曲していない状態で電気的接続を行うことができる。よって半導体素子の位置ずれを起こさず、また基板4のがたつきが生じず、半導体素子2及び基板4の上面がほぼ平坦であるため、電気的接続を容易にかつ確実に行うことができる。さらに、半導体素子2の上面にさらに平坦な半導体素子がボンディングされている場合などには、ほぼ平面同士で接合されているので、半導体素子間の密着性が向上し剥離が生じ難い。また、基板4ががたつかないので、半導体装置を生産する際に、製造ラインにおける基板4の搬送を容易かつ確実に行うことができる。さらに、半導体素子2が接着された基板4がキャリアやマガジンに収納されて搬送される場合などには、キャリアやマガジンに基板を確実に収納し、搬送することもできる。
次に、基板4上に接着された半導体素子2を樹脂モールド6により被覆する。
上記樹脂モールド層6を構成する樹脂としては、特に限定されないが、例えば加熱硬化型エポキシ系熱硬化型樹脂と無機フィラーとを主成分とする成形材料を挙げることができる。
本実施形態では、半導体素子2を樹脂モールド6により被覆する際に、熱硬化性組成物からなる接着シート3を完全硬化している。樹脂モールドによる被覆の前に接着シート3を完全硬化することも可能であるが、樹脂モールドによる被覆の際に接着シートが完全硬化することが好ましい。この場合、余分な加熱・硬化工程を必要としないので、半導体装置をより一層効率的に製造することができる。
接着シート3の完全硬化条件としては、接着シート3の半硬化の程度、また用いられる樹脂成分によって異なり、特に限定されないが、150〜180℃の温度で、30分〜4時間加熱硬化することが好ましい。
接着シート3が完全硬化された後に室温まで冷却されると、図1に示す上述した半導体装置1が得られる。本実施形態では、接着シート3を完全硬化する前に予め半硬化しており、かつ樹脂モールド6により半導体素子2と基板4とが封止されているため、完全硬化後の冷却により、接着シートが収縮することが抑制されている。よって、得られた半導体装置1では、半導体素子2及び基板4の湾曲が低減されており、信頼性にも優れている。
なお、上記半導体装置1を構成するに際しては、例えば半導体素子3の厚みを50〜150μmの範囲とし、加熱硬化前の接着シート3の厚みを20〜40μmの範囲とし、基板4の厚みを0.15〜0.40mmの範囲とすることが好ましい。半導体装置の構成例としては、半導体素子2の厚みが75μm、接着シート3の厚みが30μm、基板4の厚みが200μmである半導体装置が挙げられる。
近年、ICチップの用途が広がるにつれて、厚さが100μmよりも薄い、例えば厚さ50μm程度の極めて薄い半導体素子も用いられている。本発明では、特にこのような非常に薄い半導体素子を用いた場合に、半導体素子の湾曲や、損傷を効果的に防止することができる。
次に、本発明の具体的な実施例及び比較例を挙げることにより、本発明を明らかにする。
(接着テープの作製)
ジシクロペンタジエン型固形エポキシ樹脂(大日本インキ化学社製、品番:EXA−7200HH)70重量部と、ナフタレン型液状エポキシ樹脂(大日本インキ化学社製、品番:HP−4032D)20重量部と、エポキシ基含有アクリルポリマー(日本油脂社製、品番:マープルーフG−2050M)10重量部と、架橋環式二環性酸無水物(ジャパンエポキシレジン社製、品番:YH−309)40重量部と、イソシアヌル変性固体分散型イミダゾール(四国化成社製、品番:2MAOK−PW)5重量部と、アミノシランカップリング剤(信越化学工業社製、品番:KBM603)2重量部と、表面疎水化ヒュームドシリカ(トクヤマ社製、品番:レオロシールMT−10)4重量部と、水酸基含有コアシェル型アルリルゴム粒子(ガンツ化成社製、品番:スタフィロイドAC−4030)5重量部とに、酢酸エチルを加えて接着剤ワニスとした。これをバーコーターを用いて離型PET(リンテック社製、品番:PET5011)の上に塗布し、110℃で3分加熱乾燥した。このようにして、PET上に熱硬化性組成物からなる接着シートが積層されており、接着シート部分の厚みが30μmである接着テープを作製した。
(半導体装置の作製)
上記のようにして得られた接着テープを用いて、以下の要領で半導体素子を得た。
上記接着テープ上に、半導体ウェハー(20.32cm径)のミラーシリコンウェーハ、厚み140μm)を40℃にて貼り合わせ、厚みが30μmの接着シート付き半導体ウェハーを用意した。この接着シート付き半導体ウェハーをダイシング装置を用いて4mm×4mmの正方形の平面形状の小片にカットし半導体素子2を得た。
次に、支持部材としてのガラスエポキシからなる基板4(厚み0.18mm)上に、半導体素子2を接着シート3側から仮着した。しかる後、実施例1〜4及び比較例1,2では、熱硬化性組成物からなる接着シートを下記表1に示す条件で半硬化した。なお、半硬化したときの接着シートのゲル分率を下記方法により測定した。他方、比較例3では、熱硬化性組成物からなる接着シートを完全硬化した。
次に、半導体素子2の電極2a,2bを金属ワイヤ5(金線φ20μm)を用いて、被接続部分である基板4の電極パッド4a,4bに電気的に接続した。次に、半導体素子2を樹脂モールド6により封止し半導体装置1を得た。なお、実施例1〜4及び比較例1,2では、半導体素子2を樹脂モールドで被覆することによって、熱硬化性組成物からなる接着シート3を完全硬化した。
半導体装置1を得る際、また得られた半導体装置1について、以下の項目を評価した。
(半硬化後の熱硬化性組成物のゲル分率)
接着シートのみを下記表1に示す所定の温度・時間の各条件で半硬化させたものを酢酸エチル溶剤に24時間浸漬した。しかる後、200メッシュ金網で濾過し、得られた不溶物の乾燥重量を計量した。不溶物の乾燥重量の酢酸エチルに浸漬する前の接着シートの初期重量に対する比率を計算し、ゲル分率を求めた。
(電極接続時の半導体素子のずれ)
120℃でワイヤーボンディングした際に、半導体素子の位置ずれした距離を計測した。
なお、半導体素子の位置ずれは下記評価基準により評価した。
位置ずれが50μm以下:○
位置ずれが50μmより大きい:×
(半導体素子の反り量)
半導体素子上面の対角線について、表面粗さ計により計測したうねりの最大高さを反り量として求めた。
なお、半導体装置の反り量は下記評価基準により評価した。
反りが20μm以下:○
反りが20μmより大きい:×
(得られた半導体装置の耐リフロー性)
接着シートを完全硬化して得られた半導体装置について、85℃、相対温度60%RHのオーブン中に168時間放置した後、プレヒートが160℃、最大温度が260℃となるよう設定されたリフロー炉を通して耐リフロー性試験を行った。しかる後、超音波探傷装置(SAT)により半導体装置1において半導体素子の剥離が見られた個数を計測した。
(完全硬化後の得られた半導体装置の耐TCTサイクル)
接着シートを完全硬化して得られた半導体装置について、−40℃10分間と125℃10分間とを繰り返すサーマルショック(TCT)試験を行った。しかる後、超音波探傷装置(SAT)により半導体装置1において半導体素子の剥離が見られた個数を計測した。
結果を表1に示す。
Figure 2007184484
本発明の一実施形態に係る半導体装置の製造方法により得られた半導体装置を示す略図的正面断面図。 本発明の一実施形態に係る半導体装置の製造方法を説明するための図であり、半導体素子が接着シートを介して、基板上に仮着された状態を示す略図的正面断面図。 本発明の一実施形態に係る半導体装置の製造方法を説明するための図であり、基板上の熱硬化性組成物からなる接着シートが半硬化した後の状態を示す略図的正面断面図。 本発明の一実施形態に係る半導体装置の製造方法を説明するための図であり、ワイヤを用いて半導体素子の電極を基板上の電極パッドに電気的に接続するときの状態を示す略図的正面断面図。 (a)及び(b)は、従来の半導体装置の一例を模式的に示す正面断面図であり、(a)は、半導体チップと接着シートとが基板上に積層され、接着シートを加熱硬化する前の状態を示す図であり、(b)は、加熱硬化した後の状態を示す図。
符号の説明
1…半導体装置
2…半導体素子
2a,2b…電極
3…接着シート
4…基板
4a,4b…電極パッド
5…金属ワイヤ
6…樹脂モ−ルド層

Claims (4)

  1. 半導体素子が支持部材上に接着シートからなる接着剤層により接着されている半導体装置の製造方法であって、
    熱硬化性組成物からなる接着シートを介して、支持部材上に半導体素子を配置する工程と、
    前記半導体素子を配置する工程の後に、前記接着シートのゲル分率が20〜70%となるように前記接着シートを半硬化して、前記半導体素子を支持部材上に接着する工程と、
    前記接着シートを半硬化する工程の後に、前記半導体素子の電極を被接続部分に電気的に接続する工程と、
    前記半導体素子の電極を接続する工程の後に、前記熱硬化性組成物からなる接着シートを完全硬化する工程とを備えることを特徴とする、半導体装置の製造方法。
  2. 前記接着シートを半硬化する工程において、前記接着シートのゲル分率が30〜50%となるように前記接着シートを半硬化することを特徴とする、請求項1に記載の半導体装置の製造方法。
  3. 前記半導体素子の電極を接続する工程の後に、前記支持部材上に接着された半導体素子を樹脂モールドにより被覆する工程をさらに備えることを特徴とする、請求項1または2に記載の半導体装置の製造方法。
  4. 前記支持部材上に接着された半導体素子を樹脂モールドにより被覆する際に、前記熱硬化性組成物からなる接着シートを完全硬化することを特徴とする、請求項3に記載の半導体装置の製造方法。

JP2006002631A 2006-01-10 2006-01-10 半導体装置の製造方法 Withdrawn JP2007184484A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006002631A JP2007184484A (ja) 2006-01-10 2006-01-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006002631A JP2007184484A (ja) 2006-01-10 2006-01-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007184484A true JP2007184484A (ja) 2007-07-19

Family

ID=38340297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006002631A Withdrawn JP2007184484A (ja) 2006-01-10 2006-01-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007184484A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258240A (ja) * 2009-04-24 2010-11-11 Sekisui Chem Co Ltd 絶縁接着シート
CN102074493A (zh) * 2009-10-14 2011-05-25 日东电工株式会社 热固型芯片接合薄膜

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258240A (ja) * 2009-04-24 2010-11-11 Sekisui Chem Co Ltd 絶縁接着シート
CN102074493A (zh) * 2009-10-14 2011-05-25 日东电工株式会社 热固型芯片接合薄膜
JP2011103440A (ja) * 2009-10-14 2011-05-26 Nitto Denko Corp 熱硬化型ダイボンドフィルム

Similar Documents

Publication Publication Date Title
JP6414296B2 (ja) 接着シート及び半導体装置の製造方法
JP5473262B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
US20090230568A1 (en) Adhesive Film for Semiconductor and Semiconductor Device Therewith
KR20080088487A (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
JP4466397B2 (ja) 半導体用接着フィルム及びこれを用いた半導体装置
JP2006269887A (ja) 半導体用接着フィルム及びこれを用いた半導体装置
JP4050290B2 (ja) 半導体用接着フィルム及びこれを用いた半導体装置
JP5467720B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP2008133354A (ja) 半導体用接着シート及びこれを用いた電子部品接合体
JP5005324B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP2007157758A (ja) 半導体用接着フィルム及びこれを用いた半導体装置
TWI785138B (zh) 安裝結構體之製造方法及使用於其之片材
JP2008004751A (ja) 半導体装置の製造方法
JP2009203338A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5005325B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5754072B2 (ja) 粘接着剤組成物、回路部材接続用粘接着剤シート及び半導体装置の製造方法
KR101435758B1 (ko) 비전도성 접착필름용 조성물 및 이를 포함하는 비전도성 접착필름
KR101595696B1 (ko) 비전도성 접착필름용 조성물 및 이를 포함하는 비전도성 접착필름
JP2010222390A (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP5414256B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP2007184484A (ja) 半導体装置の製造方法
JP3774419B2 (ja) 半導体装置用接着テープ
JP2011192818A (ja) 半導体チップ接合用接着フィルム
KR101435613B1 (ko) 광투과도가 향상된 비전도성 접착필름용 조성물 및 이를 포함하는 비전도성 접착필름
JP4625342B2 (ja) 電子部品装置及び電子部品装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081001

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100113