CN105308730A - 半导体用粘接剂 - Google Patents

半导体用粘接剂 Download PDF

Info

Publication number
CN105308730A
CN105308730A CN201480034106.1A CN201480034106A CN105308730A CN 105308730 A CN105308730 A CN 105308730A CN 201480034106 A CN201480034106 A CN 201480034106A CN 105308730 A CN105308730 A CN 105308730A
Authority
CN
China
Prior art keywords
bonding agent
semiconductor
semiconductor chip
semiconductor bonding
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480034106.1A
Other languages
English (en)
Inventor
永田麻衣
竹田幸平
冈山久敏
畠井宗宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Publication of CN105308730A publication Critical patent/CN105308730A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Abstract

本发明的目的在于提供一种可抑制空隙的半导体用粘接剂。本发明的半导体用粘接剂用于具有下述工序的半导体装置的制造方法：工序1，将半导体芯片介由半导体用粘接剂而对位于基板上，该半导体芯片在周缘部、及与该周缘部相比的内侧的半导体芯片面内形成有突起电极，该突起电极具有包含焊料的前端部；工序2，将所述半导体芯片加热至焊料熔点以上的温度而使所述半导体芯片的突起电极与所述基板的电极部熔融接合，并使所述半导体用粘接剂临时粘接；工序3，在加压气氛下加热所述半导体用粘接剂而去除空隙；其中，所述半导体用粘接剂在80～200℃的最低熔融粘度为1000Pa·s以下，通过小泽法求出在260℃下达到反应率40％所需的时间为8秒以上。

Description

半导体用粘接剂
技术领域
本发明涉及一种可抑制空隙的半导体用粘接剂。
背景技术
伴随着半导体装置的小型化及高密度化，作为将半导体芯片安装于基板的方法，使用了在表面形成有多个突起电极的半导体芯片的倒装片安装受到注目，并迅速扩大。
在倒装片安装中，作为用于确保接合部分的连接可靠性的方法，采用了下述的方法作为通常的方法：将半导体芯片的突起电极与基板的电极部接合后，在半导体芯片与基板的间隙注入液状密封粘接剂(底填胶(underfill))并使其固化。然而，使用了底填胶的倒装片安装存在着底填胶填充耗费时间等问题、或者在缩小电极间的距离以及半导体芯片与基板的距离上有限度等问题。
因此，近年来，提出了在基板上涂布糊状粘接剂后搭载半导体芯片的方法、在半导体晶片或半导体芯片上供给膜状或糊状粘接剂后，将附有粘接剂的半导体芯片搭载于基板上的方法等所谓的先涂布型倒装片安装。尤其是在将附有粘接剂的半导体芯片搭载于基板上的情形时，可在半导体晶片上一次性供给粘接剂，并进行切割，从而一次性大量生产附有粘接剂的半导体芯片，由此可期待工艺大幅缩短。
然而，先涂布型倒装片安装存在如下情况：在使半导体芯片的突起电极与基板的电极部接触时，在半导体芯片或基板与粘接剂之间夹带空气而产生空隙，或在将半导体芯片搭载于基板上时的热压接工序中因来自粘接剂的挥发成分而产生空隙。此种空隙会导致电极间的短路或成为粘接剂中产生裂痕的主要因素。
因此，为了抑制空隙，提出了通过在加压气氛下进行粘接剂的热固化反应而使空隙收缩的方法、使用粘接剂将半导体芯片与基板临时接合后，通过在加压气氛下对临时接合体进行加热而使空隙缩小的方法等(例如专利文献1～2)。然而，即便是这些方法，尤其是在将附有粘接剂的半导体芯片搭载于基板上的情形时，也容易因基板的凹凸而夹带空气，因此利用现有的粘接剂是无法充分地抑制空隙的。
现有技术文献
专利文献
专利文献1：日本特开2004-311709号公报
专利文献2：日本特开2009-004462号公报
发明内容
发明所要解决的课题
且说，在市场上使用的半导体芯片中，有不仅在周缘部而且在与周缘部相比的内侧的半导体芯片面内也具有突起电极的半导体芯片。然而，在使用此种在周缘部及与该周缘部相比的内侧的半导体芯片面内这两方均具有突起电极的半导体芯片的情形时，与周缘部相比的内侧的半导体芯片面内的突起电极会对树脂流动及加压效果造成不良影响，因此即便在加压气氛下加热临时接合体，现有的粘接剂仍无法充分地抑制空隙。
因此，本发明的目的在于提供一种可抑制不仅产生于周缘部而且产生于与周缘部相比的内侧的半导体芯片面内的空隙的、半导体用粘接剂。
用于解决课题的手段
本发明是一种半导体用粘接剂，其用于具有下述工序的半导体装置的制造方法：工序1，将半导体芯片介由半导体用粘接剂对位于基板上，该半导体芯片在周缘部及与该周缘部相比的内侧的半导体芯片面内形成有突起电极，该突起电极具有包含焊料的前端部；工序2，将所述半导体芯片加热至焊料熔点以上的温度，使所述半导体芯片的突起电极与所述基板的电极部熔融接合，并使所述半导体用粘接剂临时粘接；工序3，在加压气氛下加热所述半导体用粘接剂而去除空隙，
其中，所述半导体用粘接剂在80～200℃的最低熔融粘度为1000Pa·s以下，通过小泽法所求出的在260℃达到反应率40％所需的时间为8秒以上。
以下，对本发明进行详细说明。
本发明人对用于下述方法的半导体用粘接剂进行了研究：将半导体芯片加热至焊料熔点以上的温度而使半导体芯片的突起电极与基板的电极部接合，其后在加压气氛下加热半导体用粘接剂而去除空隙。其结果，本发明人发现，即便在加压气氛下进行了加热，在将突起电极接合时在半导体用粘接剂的固化过度进行了的情形时，也无法充分地去除空隙，而需要使用即便经由使突起电极接合时的热历程也可极力抑制固化的粘接剂、即固化速度(反应速度)相对较慢且最低熔融粘度较低的粘接剂作为半导体用粘接剂。
需要说明的是，本发明人也考虑通过调整将突起电极接合时的条件而抑制半导体用粘接剂的固化，但为了将突起电极接合，必须保持在焊料熔点以上的温度(240～300℃左右)，因此，仅通过调整条件而抑制半导体用粘接剂的固化是有限度的。
在此，在热分析、反应速度解析等领域中，已知根据通过试样的差示扫描量热测定(DSC测量，Differentialscanningcalorimetry)所得的数据而求出在一定温度达到规定反应率的时间的、被称作“小泽(Ozawa)法”的解析方法。
本发明人通过应用小泽法来研究用于半导体装置的制造方法的半导体用粘接剂。其结果，本发明人实现了最低熔融粘度及通过小泽法求出的在260℃反应率达到40％所需的时间满足规定范围的半导体用粘接剂，其不仅在使用了在周缘部具有突起电极的半导体芯片的情形，而且在使用了在周缘部及与周缘部相比的内侧的面内均具有突起电极的半导体芯片的情形时也充分去除空隙。
本发明的半导体用粘接剂用于具有下述工序的半导体装置的制造方法：工序1，将半导体芯片介由半导体用粘接剂对位于基板上，该半导体芯片在周缘部及与该周缘部相比的内侧的半导体芯片面内形成有突起电极，该突起电极具有包含焊料的前端部；工序2，将所述半导体芯片加热至焊料熔点以上的温度，使所述半导体芯片的突起电极与所述基板的电极部熔融接合，并使所述半导体用粘接剂临时粘接；工序3，在加压气氛下加热所述半导体用粘接剂而去除空隙。
在使用本发明的半导体用粘接剂的半导体装置的制造方法中，首先，进行工序1：将半导体芯片介由半导体用粘接剂而对位于基板上，该半导体芯片在周缘部及与该周缘部相比的内侧的半导体芯片面内形成有突起电极，该突起电极具有包含焊料的前端部。
在上述进行对位的工序1中，通常使用倒装片接合机等安装用装置，使相机识别半导体芯片的突起电极、基板的电极部、以及设置于半导体芯片及基板上的对准标记的位置，由此在X、Y方向及旋转方向(θ方向)上自动地进行对位。
作为上述半导体芯片，例如可列举出包含硅、砷化镓等半导体，且具有包含焊料的前端部的突起电极不仅在周缘部存在，而且在与周缘部相比的内侧的面内也存在的半导体芯片。需要说明的是，具有包含焊料的前端部的突起电极只要前端部包含焊料，则可突起电极的一部分包含焊料，也可整个突起电极包含焊料。
供给上述半导体用粘接剂的方法并无特别限定，例如可列举出：将膜状粘接剂贴附于基板上或半导体芯片上的方法；将糊状粘接剂填充至注射器并在注射器前端安装精密喷嘴，使用分配器装置将该粘接剂喷至基板上的方法等。
另外，也可使用如下方法：预先通过常压层压、真空层压等将膜状粘接剂贴附于晶片，或通过旋转涂布法等涂布或印刷糊状粘接剂而形成涂膜，其后通过刀片切割、激光切割等单片化为半导体芯片。常压层压虽存在夹带空气的情形，但也可使用与去除空隙的工序3相同的加压烘箱(例如，PCO-083TA(NTTAdvancedTechnology公司制造))等，从而在加压气氛下加热粘接剂而去除空隙。
在使用本发明的半导体用粘接剂的半导体装置的制造方法中，继而进行工序2：将上述半导体芯片加热至焊料熔点以上的温度，使上述半导体芯片的突起电极与上述基板的电极部熔融接合，并使上述半导体用粘接剂临时粘接。
另外，使上述半导体用粘接剂临时粘接的工序2也通常使用倒装片接合机等安装用装置来进行。
焊料熔点通常为215～235℃左右。上述焊料熔点以上的温度的优选下限为240℃，优选上限为300℃。若温度小于240℃，则存在突起电极未充分熔融而无法形成电极接合的情况。若温度超过300℃，则存在从半导体用粘接剂中产生挥发成分而使空隙增加的情况。另外，存在如下情况：在进行半导体用粘接剂的固化，去除空隙的工序3中，半导体用粘接剂的流动性下降而无法充分地去除空隙。
将上述半导体芯片加热至焊料熔点以上的温度的时间(保持时间)的优选下限为0.1秒，优选上限为3秒。若保持时间小于0.1秒，则存在突起电极未充分熔融而无法形成电极接合的情况。若保持时间超过3秒，则存在从半导体用粘接剂中产生挥发成分而使空隙增加的情况。另外，存在如下情况：在进行半导体用粘接剂的固化，去除空隙的工序3中，半导体用粘接剂的流动性下降而无法充分地去除空隙。
在使上述半导体用粘接剂临时粘接的工序2中，优选对上述半导体芯片施加压力。压力只要为可形成电极接合的压力，就无特别限定，优选为0.3～3MPa。
在使用本发明的半导体用粘接剂的半导体装置的制造方法中，继而进行工序3：在加压气氛下加热上述半导体用粘接剂而去除空隙。
所谓加压气氛下是指，高于常压(大气压)的压力气氛下。可认为上述去除空隙的工序3不仅不使空隙成长，而且可积极地去除空隙，因此在使用本发明的半导体用粘接剂的半导体装置的制造方法中，即便在半导体用粘接剂中夹带空气的情形时，也可去除空隙。
作为在加压气氛下加热上述半导体用粘接剂的方法，例如可列举出使用加压烘箱(例如，PCO-083TA(NTTAdvancedTechnology公司制造))的方法等。
上述加压烘箱的压力的优选下限为0.1MPa，优选上限为10MPa。若压力小于0.1MPa，则有时无法充分地去除空隙。若压力超过10MPa，则有时半导体用粘接剂本身发生变形，对半导体装置的可靠性造成不良影响。压力的更优选下限为0.3MPa，更优选上限为1MPa。
在加压气氛下加热上述半导体用粘接剂时的加热温度的优选下限为60℃，优选上限为150℃。其中，在加压气氛下加热上述半导体用粘接剂时，可保持在一定温度及一定压力下，也可一边升温和/或升压一边阶段性地改变温度和/或压力。
另外，为了更可靠地去除空隙，在加压气氛下加热上述半导体用粘接剂时的加热时间优选为10分钟以上。
在使用本发明的半导体用粘接剂的半导体装置的制造方法中，也可在实施去除空隙的工序3后进行使半导体用粘接剂完全固化的工序4。
作为使上述半导体用粘接剂完全固化的方法，例如可列举出：在进行去除空隙的工序3之后，在加压气氛下直接提高温度而使半导体用粘接剂完全固化的方法；在常压下加热半导体用粘接剂而使其完全固化的方法等。使上述半导体用粘接剂完全固化时的加热温度并无特别限定，优选为150～200℃左右。
本发明的半导体用粘接剂在80～200℃的最低熔融粘度为1000Pa·s以下，通过小泽法求出的在260℃下反应率达到40％所需的时间为8秒以上。
对于最低熔融粘度及通过小泽法所求出的在260℃下反应率达到40％所需的时间满足上述范围的半导体用粘接剂来说，因为固化速度(反应速度)相对较慢且反应速度的温度依存性较小，所以可谓是在使半导体用粘接剂临时粘接的工序2中，即便经由使突起电极接合时的热历程，也可极力抑制固化且固化的不均较少的半导体用粘接剂。这样的半导体用粘接剂不仅在使用了在周缘部具有突起电极的半导体芯片的情形时，而且在使用了在周缘部及与周缘部相比的内侧的面内均具有突起电极的半导体芯片的情形时，也可充分地去除空隙。
需要说明的是，最低熔融粘度为通过流变计测量所求出的粘度，流变计测量可使用旋转式流变计装置(例如，VAR-100(Reologica公司制造))来进行，所谓熔融粘度是指在升温速度5℃/分钟、频率1Hz、应变1％的条件下测得的值。
另外，小泽法可使用反应速度解析软件(例如，SIINanoTechnology公司制造)来进行，是指如下所示的解析方法。
首先，对试样进行3次以上升温速度不同的差示扫描量热测定，对温度T的倒数与升温速度B的对数(logB)作图。根据所得直线的斜率，依据下述式(1)算出活化能ΔE。继而，根据活化能ΔE并依据下述式(2)的恒温劣化式，算出在260℃保持4秒及在260℃保持6秒的情形时的反应率。依据算出的保持4秒的情形时的反应率与算出的保持6秒的情形时的反应率，算出在260℃下反应率达到40％的所需时间。差示扫描量热测定可使用DSC装置(例如，DSC6220(SIINanoTechnology公司制造))进行。(参照小泽丈夫，热测定1、2(1974)及T.Ozawa，Bull.Chem.Soc.Japan38，1881(1965))
logB-0.4567∠E/RT＝const.(1)
式(2)中，τ表示恒温劣化时间。
本发明的半导体用粘接剂在80～200℃的最低熔融粘度为1000Pa·s以下。若最低熔融粘度超过1000Pa·s，则在去除空隙的工序3中半导体用粘接剂的流动性下降，即便固化速度为上述范围内，也无法充分地去除空隙。更优选上限为400Pa·s以下。
本发明的半导体用粘接剂在80～200℃的最低熔融粘度的下限并无特别限定，优选下限为10Pa·s。若最低熔融粘度小于10Pa·s，则存在角部(fillet)的溢出过多而污染其他装置的情况。
本发明的半导体用粘接剂通过小泽法求出的在260℃下反应率达到40％所需的时间为8秒以上。若反应率达到40％的时间小于8秒，则即便最低熔融粘度为上述范围内，也无法抑制半导体用粘接剂的固化，在去除空隙的工序3中无法充分地去除空隙。另外，若反应率达到40％的时间小于8秒，则与周缘部相比的内侧的面内的突起电极有可能对树脂流动造成不良影响，在去除空隙的工序3中残留有特征性空隙。
本发明的半导体用粘接剂可为膜状，也可为糊状，优选至少含有热固性树脂与热固化剂。本发明的半导体用粘接剂优选还含有固化促进剂。
由于反应速度也依存于反应体系的浓度，故可通过调整例如各成分的含量、尤其是固化促进剂的添加量而将半导体用粘接剂的反应率达到40％的时间调整为上述范围。具体而言，存在固化促进剂的添加量越多，则反应速度越上升，固化促进剂的添加量越少，则反应速度越降低的倾向。然而，适当的固化促进剂的添加量根据各反应体系而不同，因此，为了将半导体用粘接剂的反应率达到40％的时间调整为上述范围，必须适当调整各成分的含量。
另外，半导体用粘接剂的最低熔融粘度可通过调整例如热固性树脂、热固化剂、无机填料等的含量而调整为上述范围。关于本发明的半导体用粘接剂，从易于将最低熔融粘度调整为上述范围的方面出发，优选含有环氧树脂、侧链具有环氧基的丙烯酸系树脂、热固化剂及无机填料。
上述热固性树脂并无特别限定，例如可列举通过加成聚合、缩聚、加聚、加成缩合、开环聚合等反应而发生的化合物。作为上述热固性树脂，具体而言，例如可列举：脲树脂、三聚氰胺树脂、酚树脂、间苯二酚树脂、环氧树脂、丙烯酸系树脂、聚酯树脂、聚酰胺树脂、聚苯并咪唑树脂、邻苯二甲酸二烯丙酯树脂、二甲苯树脂、烷基-苯树脂、环氧丙烯酸酯树脂、硅树脂、聚氨酯树脂等。其中，从容易将半导体用粘接剂的反应率达到40％的时间调整为上述范围的方面出发，另外，从固化物的物性等方面出发，优选为环氧树脂。
上述环氧树脂优选为官能团浓度低即环氧当量高。环氧当量高的环氧树脂由于与热固化剂的反应机率低且反应性低，因此通过使用这样的环氧树脂，从而容易将半导体用粘接剂的反应率达到40％的时间调整为上述范围。上述环氧树脂的环氧当量更优选为200以上，进一步优选为250以上。
上述环氧树脂并无特别限定，例如可列举出：双酚A型、双酚F型、双酚AD型、双酚S型等双酚型环氧树脂，苯酚酚醛清漆型、甲酚酚醛清漆型等酚醛清漆型环氧树脂，间苯二酚型环氧树脂、三苯酚甲烷三缩水甘油醚等芳香族环氧树脂，萘型环氧树脂、芴型环氧树脂、环戊二烯型或二环戊二烯型环氧树脂、聚醚改性环氧树脂、NBR改性环氧树脂、CTBN改性环氧树脂、及它们的氢化物等。其中，优选为具有大体积结构的环戊二烯型或二环戊二烯型环氧树脂。环戊二烯型或二环戊二烯型环氧树脂的立体位阻大且反应性低，因此通过使用这样的环氧树脂，从而容易将半导体用粘接剂的反应率达到40％的时间调整为上述范围。这些环氧树脂可单独使用，也可并用2种以上。
上述环氧树脂在常温下可为液状的环氧树脂，也可为固体的环氧树脂，也可将它们适当组合而使用。
上述在常温下为液状的环氧树脂中，作为市售品，例如可列举：EPICLON840、840-S、850、850-S、EXA-850CRP(以上为DIC公司制造)等双酚A型环氧树脂；EPICLON830、830-S、EXA-830CRP(以上为DIC公司制造)等双酚F型环氧树脂；EPICLONHP-4032、HP-4032D(以上为DIC公司制造)等萘型环氧树脂；EPICLONEXA-7015(DIC公司制造)、EX-252(长濑化成公司制造)等氢化双酚A型环氧树脂；EX-201(长濑化成公司制造)等间苯二酚型环氧树脂等。
上述在常温下为固体的环氧树脂中，作为市售品，例如可列举：EPICLON860、10550、1055(以上为DIC公司制造)等双酚A型环氧树脂；EPICLONEXA-1514(DIC公司制造)等双酚S型环氧树脂；EPICLONHP-4700、HP-4710、HP-4770(以上为DIC公司制造)等萘型环氧树脂；EPICLONHP-7200系列(DIC公司制造)等二环戊二烯型环氧树脂；EPICLONHP-5000、EXA-9900(以上为DIC公司制造)等甲酚酚醛清漆型环氧树脂等。
上述热固化剂并无特别限定，可配合上述热固性树脂而适当选择先前公知的热固化剂。在使用环氧树脂作为上述热固性树脂的情形时，作为上述热固化剂，例如可列举：酸酐系固化剂、酚系固化剂、胺系固化剂、双氰胺等潜在性固化剂，阳离子系催化剂型固化剂等。这些热固化剂可单独使用，也可并用2种以上。其中，从固化物的物性等优异的方面出发，优选为酸酐系固化剂。
上述酸酐系固化剂中，作为市售品，例如可列举：YH-306、YH-307(以上为三菱化学公司制造，常温(25℃)下为液状)、YH-309(三菱化学公司制造的酸酐系固化剂，常温(25℃)下为固体)等。
上述热固化剂的含量并无特别限定，在使用环氧树脂作为上述热固性树脂且使用与环氧基等量反应的热固化剂的情形时，上述热固化剂的含量相对于半导体用粘接剂中所含的环氧基的总量而言的优选下限为60当量，优选上限为110当量。若含量小于60当量，则有时无法使半导体用粘接剂充分固化。即使含量超过110当量，也不会对半导体用粘接剂的固化性有特别帮助，有时因过量的热固化剂挥发而成为空隙的原因。含量的更优选下限为70当量，更优选上限为100当量。
上述固化促进剂并无特别限定，例如可列举：咪唑系固化促进剂、叔胺系固化促进剂等。其中，从容易将半导体用粘接剂的反应率达到40％的时间调整为上述范围的方面出发，另外，从容易控制用于调整固化物的物性等反应体系的方面出发，优选为咪唑系固化促进剂。
上述咪唑系固化促进剂并无特别限定，例如可列举：FUJICURE7000(T&KTOKA公司制造，常温(25℃)下为液状)、咪唑的1位由氰基乙基保护后的1-氰基乙基-2-苯基咪唑、由异氰脲酸保护了碱性后的咪唑系固化促进剂(商品名“2MA-OK”，四国化成工业公司制造，常温(25℃)下为固体)、2MZ、2MZ-P、2PZ、2PZ-PW、2P4MZ、C11Z-CNS、2PZ-CNS、2PZCNS-PW、2MZ-A、2MZA-PW、C11Z-A、2E4MZ-A、2MAOK-PW、2PZ-OK、2MZ-OK、2PHZ、2PHZ-PW、2P4MHZ、2P4MHZ-PW、2E4MZ·BIS、VT、VT-OK、MAVT、MAVT-OK(以上为四国化成工业公司制造)等。这些咪唑系固化促进剂可单独使用，也可并用2种以上。
上述固化促进剂的含量并无特别限定，相对于热固化剂100重量份的优选下限为1重量份，优选上限为50重量份，更优选下限为2重量份，更优选上限为30重量份。若含量小于2重量份，则有时为了进行半导体用粘接剂的热固化而必须在高温下进行长时间加热。若含量超过50重量份，则有时半导体用粘接剂的储存稳定性变得不足，或因过量的固化促进剂挥发而成为空隙的原因。
在本发明的半导体用粘接剂为膜状粘接剂的情形时，优选还含有高分子量化合物。通过使用上述高分子量化合物，可对半导体用粘接剂赋予制膜性、挠性等，并且可使半导体用粘接剂的固化物具有强韧性，确保高接合可靠性。
上述高分子量化合物并无特别限定，例如可列举：脲树脂、三聚氰胺树脂、酚系树脂、间苯二酚树脂、环氧树脂、丙烯酸系树脂、聚酯树脂、聚酰胺树脂、聚苯并咪唑树脂、邻苯二甲酸二烯丙酯树脂、二甲苯树脂、烷基-苯树脂、环氧丙烯酸酯树脂、硅树脂、聚氨酯树脂等公知的高分子量化合物。其中，优选为具有环氧基的高分子量化合物。
通过添加上述具有环氧基的高分子量化合物，半导体用粘接剂的固化物表现出优异挠性。即，半导体用粘接剂的固化物兼具来自作为上述热固性树脂的环氧树脂的优异机械强度、耐热性及耐湿性、与来自上述具有环氧基的高分子量化合物的优异的挠性，因此成为耐冷热循环性、耐回流焊性、尺寸稳定性等优异的固化物，表现出高接合可靠性及高导通可靠性。
上述具有环氧基的高分子量化合物只要是在末端和/或侧链(侧链位)具有环氧基的高分子量化合物，就无特别限定，例如可列举：含环氧基的丙烯酸系橡胶、含环氧基的丁二烯橡胶、双酚型高分子量环氧树脂、含环氧基的苯氧基树脂、含环氧基的丙烯酸系树脂、含环氧基的聚氨酯树脂、含环氧基的聚酯树脂等。其中，从可获得含有大量环氧基的高分子化合物且成为固化物的机械强度及耐热性更优异的固化物的方面出发，优选为含环氧基的丙烯酸系树脂。这些具有环氧基的高分子量化合物可单独使用，也可并用2种以上。
在使用上述具有环氧基的高分子量化合物、尤其是含环氧基的丙烯酸系树脂作为上述高分子量化合物的情形时，上述具有环氧基的高分子量化合物的重均分子量的优选下限为1万，优选上限为100万。若重均分子量小于1万，则有时半导体用粘接剂的制膜性变得不充分，或半导体用粘接剂的固化物的挠性未充分地提升。若重均分子量超过100万，则存在如下情况：在进行对位的工序1中难以按一定的厚度供给半导体用粘接剂，或者在去除空隙的工序3中，半导体用粘接剂的熔融粘度变得过高而流动性下降，无法充分地去除空隙。
在使用上述具有环氧基的高分子量化合物、尤其是含环氧基的丙烯酸系树脂作为上述高分子量化合物的情形时，上述具有环氧基的高分子量化合物优选官能团浓度低、即环氧当量高。高环氧当量的高分子量化合物由于反应性低，因此通过使用这样的高分子量化合物，从而容易将半导体用粘接剂的反应率达到40％的时间调整为上述范围。上述具有环氧基的高分子量化合物的环氧当量更优选为200以上，进一步优选为250以上。
本发明的半导体用粘接剂中上述高分子量化合物的含量并无特别限定，优选下限为3重量％，优选上限为30重量％。若含量小于3重量％，则有时无法获得针对热应变的充分的可靠性。若含量超过30重量％，则有时半导体用粘接剂的耐热性下降。
本发明的半导体用粘接剂优选还含有无机填料。
上述无机填料并无特别限定，例如可列举：二氧化硅、氧化铝、氮化铝、氮化硼、氮化硅、碳化硅、氧化镁、氧化锌等。其中，从流动性优异的方面出发，优选为球状二氧化硅，更优选为经甲基硅烷偶联剂、苯基硅烷偶联剂等进行表面处理后的球状二氧化硅。通过使用经表面处理后的球状二氧化硅，从而可抑制半导体用粘接剂的增粘，可在去除空隙的工序3中极有效率地去除空隙。
上述无机填料的平均粒径并无特别限定，从半导体用粘接剂的透明性、流动性、接合可靠性等观点出发，优选为0.01～1μm左右。
本发明的半导体用粘接剂也可视需要进一步含有稀释剂、触变赋予剂、溶剂、无机离子交换体、防渗剂、咪唑硅烷偶联剂等粘接性赋予剂、密合性赋予剂、橡胶粒子等应力松弛剂等其他添加剂。
制造本发明的半导体用粘接剂的方法并无特别限定，在为糊状粘接剂的情形时，例如可举下述方法：在热固性树脂及热固化剂中视需要配合规定量的固化促进剂、高分子量化合物、无机填料及其他添加剂并加以混合。上述混合的方法并无特别限定，例如可列举出使用匀相分散机、万能混合机、班伯里混合机、捏合机、珠磨机、均质机等的方法。另外，在为膜状粘接剂的情形时，例如可举下述方法：在溶剂中添加规定量的相同材料而制备粘接剂溶液，将粘接剂溶液涂布于脱模PET膜上，使粘接剂溶液干燥。在为膜状粘接剂的情形时，本发明的半导体用粘接剂的厚度并无特别限定，优选为10～50μm，更优选为10～40μm。
发明效果
根据本发明，可提供一种不仅使用在周缘部具有突起电极的半导体芯片而可充分地抑制空隙，而且使用在周缘部及与该周缘部相比的内侧的面内均具有突起电极的半导体芯片也可充分地抑制空隙的半导体用粘接剂。
具体实施方式
以下列举实施例更加详细地说明本发明的方式，但本发明并不仅限定于这些实施例。
(实施例1～4和比较例1～7)
(1)粘接剂的制造
依照表1记载的配合组成，将下示的材料添加至溶剂(甲基乙基酮)中，使用匀相分散机搅拌混合，从而制造出粘接剂溶液。
使用敷贴器将所得的粘接剂溶液以干燥后厚度成为40μm的方式涂布于脱模PET膜上，使粘接剂溶液干燥而制造膜状粘接剂。直至使用时，在形成于脱模PET膜上的粘接剂层的表面贴附另一脱模PET膜(保护膜)而加以保护。
·HP-7200HH(二环戊二烯型环氧树脂，环氧当量280，DIC公司制造)
·EP-4088S(二环戊二烯型环氧树脂，环氧当量170，ADEKA公司制造)
·YH-309(酸酐系固化剂，三菱化学公司制造)
·FUJICURE7000(咪唑系固化促进剂，T&KTOKA公司制造)
·2MZA-PW(咪唑系固化促进剂，四国化成工业公司制造)
·G-2050M(含缩水甘油基的丙烯酸系树脂，环氧当量340，日油公司制造)
·G-0250SP(含缩水甘油基的丙烯酸系树脂，环氧当量310，日油公司制造)
·YA050C-SP5(二氧化硅填料，Admatechs公司制造)
·KBE-402(3-环氧丙氧丙基甲基二乙氧基硅烷，信越化学工业公司制造)
(2)最低熔融粘度的测量
使用旋转式流变计装置(VAR-100，Reologica公司制造)在升温速度5℃/分钟、频率1Hz、应变1％的条件下对所得的粘接剂测定“80℃～200℃下的最低熔融黏度”。
(3)差示扫描量热的测量
在升温速度1、2、5、10℃/min的4种条件下对所得的粘接剂进行差示扫描量热测定，并对温度T的倒数与升温速度B的对数(logB)作图。根据所得直线的斜率，依据上述式(1)算出活化能ΔE。继而，根据活化能ΔE，并依据上述式(2)的恒温劣化式，算出在260℃保持4秒及在260℃保持6秒的情形时的反应率。
需要说明的是，使用差示扫描量热计(DSC6220，日立高新技术公司制造)及反应速度解析软件(SIINanoTechnology公司制造)。基于算出的保持4秒的情形时的反应率与保持6秒的情形时的反应率，算出“在260℃下反应率达到40％的所需时间”。
(4)半导体装置的制造
(4-1)将半导体芯片介由粘接剂而对位于基板上的工序1、及使粘接剂临时粘接于基板及半导体芯片的工序2
准备在周缘部及与周缘部相比的内侧的半导体芯片面内形成有具有包含焊料的前端部的突起电极的半导体芯片、以及具有Cu/焊料(Solder)电极的基板。将粘接剂的单面的保护膜剥离，使用真空层压机(ATM-812M，Takatori公司制造)在平台温度60℃、真空度100Pa下贴附于半导体芯片上。
继而，使用倒装片接合机(FC-3000S，TorayEngineeringCo.，Ltd.制造)，将半导体芯片介由粘接剂而对位于基板上(工序1)，在接合平台温度100℃的条件下以160℃接触而升温至290℃，并以0.96Mpa施加载荷2.4秒，从而使半导体芯片的突起电极与基板的电极部熔融接合，并且使粘接剂临时粘接(工序2)。
(4-2)去除空隙的工序3
将所得的临时粘接体投入加压烘箱(VFS，APT公司制造)中，通过以下的加压、加热条件在加压气氛下加热粘接剂而去除空隙(工序3)，并且使粘接剂完全固化，从而获得半导体装置。
＜加压、加热条件＞
步骤1：以20分钟从30℃恒定升温至100℃，0.8MPa
步骤2：在100℃保持60分钟，0.8MPa
步骤3：从100℃恒定升温至180℃，0.8MPa
步骤4：在180℃保持10分钟，0.8MPa
步骤5：以20分钟从180℃降温至30℃，0.8MPa
＜评价＞
对实施例及比较例中所得的半导体装置进行以下评价。将结果示于表1中。
有无空隙
使用超声波探查影像装置(C-SAMD9500，NipponBARNES公司制造)，观察去除空隙的工序3前后的半导体装置，评价有无空隙。将半导体芯片的产生空隙部分的面积相对于粘接面积而言小于1％的情形记作良品(○)，1％以上的情形记作非良品(×)。需要说明的是，对于是良品或是非良品的判断来说，将n数设为5个，对半导体芯片的产生空隙的部分的面积相对于粘接面积而言最小的半导体装置进行判断。另外，将n数设为5个，求出良品率(x/5)。
[表1]
产业上的可利用性
根据本发明，可提供一种即便使用不仅在周缘部、而且在周缘部及与周缘部相比的内侧的面内均具有突起电极的半导体芯片，也可充分地抑制空隙的半导体用粘接剂。

Claims (3)

1.一种半导体用粘接剂，其特征在于，其是用于具有下述工序的半导体装置的制造方法的半导体用粘接剂，所述半导体装置的制造方法具有：
工序1，将半导体芯片介由半导体用粘接剂而对位于基板上，所述半导体芯片在周缘部、及与该周缘部相比的内侧的半导体芯片面内形成有突起电极，所述突起电极具有包含焊料的前端部；
工序2，将所述半导体芯片加热至焊料熔点以上的温度而使所述半导体芯片的突起电极与所述基板的电极部熔融接合，并使所述半导体用粘接剂临时粘接；以及
工序3，在加压气氛下加热所述半导体用粘接剂而去除空隙，
所述半导体用粘接剂在80～200℃的最低熔融粘度为1000Pa·s以下，通过小泽法求出的在260℃下达到反应率40％所需的时间为8秒以上。
2.根据权利要求1所述的半导体用粘接剂，其特征在于，至少含有热固性树脂和热固化剂，所述热固性树脂为环氧树脂。
3.根据权利要求1或2所述的半导体用粘接剂，其特征在于，还含有固化促进剂。
CN201480034106.1A 2013-08-22 2014-08-20 半导体用粘接剂 Pending CN105308730A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-172187 2013-08-22
JP2013172187 2013-08-22
PCT/JP2014/071723 WO2015025867A1 (ja) 2013-08-22 2014-08-20 半導体用接着剤

Publications (1)

Publication Number Publication Date
CN105308730A true CN105308730A (zh) 2016-02-03

Family

ID=52483639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480034106.1A Pending CN105308730A (zh) 2013-08-22 2014-08-20 半导体用粘接剂

Country Status (5)

Country Link
JP (1) JP5788107B2 (zh)
KR (1) KR20160045628A (zh)
CN (1) CN105308730A (zh)
TW (1) TWI629335B (zh)
WO (1) WO2015025867A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111630126A (zh) * 2018-01-30 2020-09-04 日立化成株式会社 粘接剂组合物、膜状粘接剂、粘接片材及半导体装置的制造方法
CN113036026A (zh) * 2019-12-24 2021-06-25 株式会社铃木 半导体装置的制造方法和半导体装置的制造装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251209B (zh) * 2015-03-19 2019-12-27 纳美仕有限公司 倒装芯片安装体的制造方法、倒装芯片安装体及先供给型底部填充用树脂组合物
JP2017186483A (ja) * 2016-04-08 2017-10-12 積水化学工業株式会社 積層シート、接着層及び金属材付き半導体チップの製造方法、及び半導体装置の製造方法
KR102555721B1 (ko) * 2018-08-20 2023-07-17 삼성전자주식회사 플립 칩 본딩 방법
KR102485700B1 (ko) * 2020-12-23 2023-01-06 주식회사 두산 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311709A (ja) 2003-04-07 2004-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP4640380B2 (ja) 2007-06-20 2011-03-02 パナソニック株式会社 半導体装置の実装方法
US20120199988A1 (en) * 2009-10-19 2012-08-09 Sumitomo Bakelite Co., Ltd. Method of manufacturing electronic device, electronic device, and apparatus for manufacturing electronic device
JP5948723B2 (ja) * 2009-10-19 2016-07-06 住友ベークライト株式会社 電子装置の製造方法
JP5842322B2 (ja) * 2010-10-15 2016-01-13 住友ベークライト株式会社 樹脂組成物、及び電子装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111630126A (zh) * 2018-01-30 2020-09-04 日立化成株式会社 粘接剂组合物、膜状粘接剂、粘接片材及半导体装置的制造方法
CN111630126B (zh) * 2018-01-30 2023-07-25 株式会社力森诺科 粘接剂组合物、膜状粘接剂、粘接片材及半导体装置的制造方法
CN113036026A (zh) * 2019-12-24 2021-06-25 株式会社铃木 半导体装置的制造方法和半导体装置的制造装置
CN113036026B (zh) * 2019-12-24 2022-04-19 株式会社铃木 半导体装置的制造方法和半导体装置的制造装置

Also Published As

Publication number Publication date
TWI629335B (zh) 2018-07-11
JPWO2015025867A1 (ja) 2017-03-02
WO2015025867A1 (ja) 2015-02-26
KR20160045628A (ko) 2016-04-27
JP5788107B2 (ja) 2015-09-30
TW201510170A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
CN104170070B (zh) 半导体装置的制造方法及倒装片安装用粘接剂
CN105308730A (zh) 半导体用粘接剂
CN102834907B (zh) 半导体芯片接合用粘接材料、半导体芯片接合用粘接膜、半导体装置的制造方法及半导体装置
CN103098192B (zh) 电子零件用粘接剂及半导体芯片安装体的制造方法
CN107353586A (zh) 电子部件用液状树脂组合物及其制造方法、以及电子部件装置
CN102150261A (zh) 半导体装置及用于半导体装置的树脂组合物
JP5799180B1 (ja) 半導体接合用接着フィルム
KR20200016834A (ko) 에폭시 수지 조성물, 전자 부품 실장 구조체 및 그 제조 방법
JP6009860B2 (ja) 半導体装置の製造方法
KR20110123731A (ko) 전자 부품용 접착제
JP6460899B2 (ja) 半導体接合用接着剤
JP2013102092A (ja) 半導体装置の製造方法
JP5914226B2 (ja) 半導体装置の製造方法及びフリップチップ実装用接着剤
CN106233463A (zh) 带贯通电极的半导体芯片用粘接膜
JP2017119767A (ja) アンダーフィル用樹脂組成物、電子部品装置及び電子部品装置の製造方法
TWI699393B (zh) 熱硬化性樹脂組成物、硬化物、樹脂薄片、密封結構體及其製造方法、以及電子零件裝置及其製造方法
JP2013235974A (ja) 半導体装置の製造方法及び半導体接合用接着剤
JP2014103313A (ja) 半導体接合用フィルム状接着剤及び半導体装置の製造方法
JP2014116503A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160203