JP2503735B2 - 集積回路素子の接続方法 - Google Patents
集積回路素子の接続方法Info
- Publication number
- JP2503735B2 JP2503735B2 JP17096190A JP17096190A JP2503735B2 JP 2503735 B2 JP2503735 B2 JP 2503735B2 JP 17096190 A JP17096190 A JP 17096190A JP 17096190 A JP17096190 A JP 17096190A JP 2503735 B2 JP2503735 B2 JP 2503735B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- integrated circuit
- electrode
- substrate
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSI等の微細な電極と実装基板上に設けた
電極との接続実装に関するものである。
電極との接続実装に関するものである。
従来、この種の電気接続用に用いる異方性導電材料と
しては、高分子材料の表面に導電性を有する金属薄層を
形成した導電粒子を含んだ接着剤組成物が知られてお
り、接続法には、180〜200℃で20〜30kg/cm2程度の熱圧
着方法が用いられていた。
しては、高分子材料の表面に導電性を有する金属薄層を
形成した導電粒子を含んだ接着剤組成物が知られてお
り、接続法には、180〜200℃で20〜30kg/cm2程度の熱圧
着方法が用いられていた。
従来の実装方法を以下に説明する。第2図(a),
(b)は、従来のLSIチップの接続方法を工程順に示す
基板の断面図である。このLSIチップの接続は次の工程
によって行われる。すなわち、第2図(a)に示すよう
に、導電性粒子10を分散させて含有させた熱接着樹脂9
をはさんで電極パッド2が形成されたLSIチップ1と、
電極パッド2に対応して形成された電極端子4を有する
基板3とを向き合わせる。次に、第2図(b)に示すよ
うに、LSIチップ1を基板3に押し付け、加熱すること
により、熱接着樹脂9を軟化させ、電極パッド2と電極
端子4とを導電性粒子10により、接続する。
(b)は、従来のLSIチップの接続方法を工程順に示す
基板の断面図である。このLSIチップの接続は次の工程
によって行われる。すなわち、第2図(a)に示すよう
に、導電性粒子10を分散させて含有させた熱接着樹脂9
をはさんで電極パッド2が形成されたLSIチップ1と、
電極パッド2に対応して形成された電極端子4を有する
基板3とを向き合わせる。次に、第2図(b)に示すよ
うに、LSIチップ1を基板3に押し付け、加熱すること
により、熱接着樹脂9を軟化させ、電極パッド2と電極
端子4とを導電性粒子10により、接続する。
上述した従来の接続実装方法によれば、電極パッド2
と電極端子4間を電気的に接続している導電性粒子10の
数量が多くなると隣合う電極パッド2、あるいは電極端
子4間でショートあるいは電流リークが発生する。これ
を避けるために導電性粒子10の数量を少なくすると、接
続抵抗が増大すると共にばらつくという問題が発生して
いた。また甚だしい場合には、電気的にオープンになる
接続箇所が生ずる。この傾向は、最近の接続寸法の高精
細化に伴って、ますます著しくなる。また、厳密に平行
を保ってLSIチップ1と基板3とを押し付けることは極
めて難しく、各々の電極端子間のキャップにばらつきが
発生し、各電極端子間の導電粒子の数量にばらつきが生
じ、結果として接続が不安定になるという問題があっ
た。これらの現象は、デバイスの動作不良を引き起こす
重大な欠点となっている。
と電極端子4間を電気的に接続している導電性粒子10の
数量が多くなると隣合う電極パッド2、あるいは電極端
子4間でショートあるいは電流リークが発生する。これ
を避けるために導電性粒子10の数量を少なくすると、接
続抵抗が増大すると共にばらつくという問題が発生して
いた。また甚だしい場合には、電気的にオープンになる
接続箇所が生ずる。この傾向は、最近の接続寸法の高精
細化に伴って、ますます著しくなる。また、厳密に平行
を保ってLSIチップ1と基板3とを押し付けることは極
めて難しく、各々の電極端子間のキャップにばらつきが
発生し、各電極端子間の導電粒子の数量にばらつきが生
じ、結果として接続が不安定になるという問題があっ
た。これらの現象は、デバイスの動作不良を引き起こす
重大な欠点となっている。
本発明の目的は、再現性が良く、安定で、しかも高精
細化が可能なLSIチップの接続方法を提供することにあ
る。
細化が可能なLSIチップの接続方法を提供することにあ
る。
上記目的を達成するため、本発明による集積回路素子
の接続方法においては、樹脂の塗布工程と、樹脂の選択
的除去工程と、圧着工程とを有し、集積回路素子に形成
された電極パッドと、該電極パッドに対応して基板に形
成された電極端子とを接続する集積回路素子の接続方法
であって、 樹脂の塗布工程は、集積回路素子あるいは、基板表面
の少なくとも一方の表面に活性エネルギー線による硬化
性及び熱硬化性を有する樹脂を塗布する工程であり、 樹脂の選択的除去工程は、該樹脂の乾燥後、リソグラ
フィー及び現像処理を用いて電極端子又は電極パッド部
分の表面を覆う樹脂を選択的に除去する工程であり、 圧着工程は、各電極パッドと各電極端子とを互いに向
き合せて集積回路素子と基板とを密着並びに熱圧着し、
各電極パッドを対応する電極端子に電気的に接続させる
とともに樹脂の硬化により集積回路素子と基板とを一体
に結合させる工程であるものである。
の接続方法においては、樹脂の塗布工程と、樹脂の選択
的除去工程と、圧着工程とを有し、集積回路素子に形成
された電極パッドと、該電極パッドに対応して基板に形
成された電極端子とを接続する集積回路素子の接続方法
であって、 樹脂の塗布工程は、集積回路素子あるいは、基板表面
の少なくとも一方の表面に活性エネルギー線による硬化
性及び熱硬化性を有する樹脂を塗布する工程であり、 樹脂の選択的除去工程は、該樹脂の乾燥後、リソグラ
フィー及び現像処理を用いて電極端子又は電極パッド部
分の表面を覆う樹脂を選択的に除去する工程であり、 圧着工程は、各電極パッドと各電極端子とを互いに向
き合せて集積回路素子と基板とを密着並びに熱圧着し、
各電極パッドを対応する電極端子に電気的に接続させる
とともに樹脂の硬化により集積回路素子と基板とを一体
に結合させる工程であるものである。
集積回路素子に形成された電極パッドと、基板に形成
された電極端子とは、リソグラフィー及び現像処理によ
って除かれた樹脂層の隙間内で圧着により電気的に接続
される。また、集積回路素子と基板とは、樹脂の硬化に
より一体に接着され、各電極パッドと電極端子との接続
部間は樹脂層によって隔離される安定した接続が得られ
る。
された電極端子とは、リソグラフィー及び現像処理によ
って除かれた樹脂層の隙間内で圧着により電気的に接続
される。また、集積回路素子と基板とは、樹脂の硬化に
より一体に接着され、各電極パッドと電極端子との接続
部間は樹脂層によって隔離される安定した接続が得られ
る。
次に、本発明の実施例について、図面を参照して説明
する。第1図(a)〜(e)は、本発明の一実施例とし
てLSIチップの接続方法を工程順に示す断面図である。
第2図は、従来の接続実装例を示す断面図である。
する。第1図(a)〜(e)は、本発明の一実施例とし
てLSIチップの接続方法を工程順に示す断面図である。
第2図は、従来の接続実装例を示す断面図である。
まず第1図(a)に示すように、半導体集積回路素子
1(以下、LSIチップという)の表面には、電極パッド
2が形成され、一方基板3には、電極パッド2に対応し
て電極端子4が形成されている。
1(以下、LSIチップという)の表面には、電極パッド
2が形成され、一方基板3には、電極パッド2に対応し
て電極端子4が形成されている。
本発明においては、第1図(b)に示すように、基板
3上に、感光性と同時に熱硬化性を有する樹脂5をスピ
ンナー等で均一に塗布後、乾燥する。実施例では、感光
性基(ネガ型)を有するポリイミド前駆体である旭化成
工業(株)製「パイメル」(商品名)を用いた。
3上に、感光性と同時に熱硬化性を有する樹脂5をスピ
ンナー等で均一に塗布後、乾燥する。実施例では、感光
性基(ネガ型)を有するポリイミド前駆体である旭化成
工業(株)製「パイメル」(商品名)を用いた。
次に、第1図(c)に示すように、フォトリソグラフ
ィーにより紫外線7による露光を行う。このとき、フォ
トマスク6を用いて電極端子4上の樹脂層を遮光して露
光を行う。
ィーにより紫外線7による露光を行う。このとき、フォ
トマスク6を用いて電極端子4上の樹脂層を遮光して露
光を行う。
次に、第1図(d)に示すように、現像液8にて現像
を行い、電極端子4上の樹脂層を除去してマスクパター
ンを作成する。
を行い、電極端子4上の樹脂層を除去してマスクパター
ンを作成する。
次に、第1図(e)に示すように、電極パッド2と電
極端子4とを向き合わせ、LSIチップ1を基板3上に乗
せ、電極パッド2と電極端子4とをよく密着させる。さ
らに、10kg/cm2程度荷重を加えてLSIチップ1を圧下
し、同時に250℃程度に加熱することによって、LSIチッ
プ1と基板3間に配した樹脂5を硬化させ、LSIチップ
1と基板3とを接着固定する。
極端子4とを向き合わせ、LSIチップ1を基板3上に乗
せ、電極パッド2と電極端子4とをよく密着させる。さ
らに、10kg/cm2程度荷重を加えてLSIチップ1を圧下
し、同時に250℃程度に加熱することによって、LSIチッ
プ1と基板3間に配した樹脂5を硬化させ、LSIチップ
1と基板3とを接着固定する。
あるいは逆に、感光性と熱硬化性とを有する樹脂を、
LSIチップ1側に塗布し、以下、工程順に従って接続を
行ってもよい。
LSIチップ1側に塗布し、以下、工程順に従って接続を
行ってもよい。
以上説明したように、本発明のLSIチップの接続方法
によれば、従来のように接着剤樹脂層に導電粒子を使用
していないので、高精細化接続を確実且つ容易に信頼性
よく実施できるという極めて顕著な効果が得られる。
によれば、従来のように接着剤樹脂層に導電粒子を使用
していないので、高精細化接続を確実且つ容易に信頼性
よく実施できるという極めて顕著な効果が得られる。
第1図(a)〜(e)は本発明に係わるLSIの接続方法
を工程順に示す断面図、第2図(a),(b)は従来の
LSIチップの接続方法を工程順に示す断面図である。 1……LSIチップ、2……電極パッド 3……基板、4……電極端子 5……感光性と熱硬化性を有する樹脂 6……フォトマスク、7……紫外線 8……現像液
を工程順に示す断面図、第2図(a),(b)は従来の
LSIチップの接続方法を工程順に示す断面図である。 1……LSIチップ、2……電極パッド 3……基板、4……電極端子 5……感光性と熱硬化性を有する樹脂 6……フォトマスク、7……紫外線 8……現像液
Claims (1)
- 【請求項1】樹脂の塗布工程と、樹脂の選択的除去工程
と、圧着工程とを有し、集積回路素子に形成された電極
パッドと、該電極パッドに対応して基板に形成された電
極端子とを接続する集積回路素子の接続方法であって、 樹脂の塗布工程は、集積回路素子あるいは、基板表面の
少なくとも一方の表面に活性エネルギー線による硬化性
及び熱硬化性を有する樹脂を塗布する工程であり、 樹脂の選択的除去工程は、該樹脂の乾燥後、リソグラフ
ィー及び現像処理を用いて電極端子又は電極パッド部分
の表面を覆う樹脂を選択的に除去する工程であり、 圧着工程は、各電極パッドと各電極端子とを互いに向き
合せて集積回路素子と基板とを密着並びに熱圧着し、各
電極パッドを対応する電極端子に電気的に接続させると
ともに樹脂の硬化により集積回路素子と基板とを一体に
結合させる工程であることを特徴とする集積回路素子の
接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17096190A JP2503735B2 (ja) | 1990-06-28 | 1990-06-28 | 集積回路素子の接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17096190A JP2503735B2 (ja) | 1990-06-28 | 1990-06-28 | 集積回路素子の接続方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0458542A JPH0458542A (ja) | 1992-02-25 |
JP2503735B2 true JP2503735B2 (ja) | 1996-06-05 |
Family
ID=15914588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17096190A Expired - Fee Related JP2503735B2 (ja) | 1990-06-28 | 1990-06-28 | 集積回路素子の接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2503735B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6313533B1 (en) | 1998-07-01 | 2001-11-06 | Nec Corporation | Function element, substrate for mounting function element thereon, and method of connecting them to each other |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3094948B2 (ja) | 1997-05-26 | 2000-10-03 | 日本電気株式会社 | 半導体素子搭載用回路基板とその半導体素子との接続方法 |
JP5699891B2 (ja) * | 2011-10-05 | 2015-04-15 | 富士通株式会社 | 電子装置とその製造方法 |
-
1990
- 1990-06-28 JP JP17096190A patent/JP2503735B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6313533B1 (en) | 1998-07-01 | 2001-11-06 | Nec Corporation | Function element, substrate for mounting function element thereon, and method of connecting them to each other |
Also Published As
Publication number | Publication date |
---|---|
JPH0458542A (ja) | 1992-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2940269B2 (ja) | 集積回路素子の接続方法 | |
WO2004051732A1 (en) | Attachment of flip-chips to substrates | |
US5679493A (en) | Method of producing an assembly including an anisotropic conductive film | |
JPH031828B2 (ja) | ||
JP2503735B2 (ja) | 集積回路素子の接続方法 | |
JP2744476B2 (ja) | 半導体装置およびその製造方法 | |
JP3549017B2 (ja) | フリップチップ実装方法 | |
JP2661382B2 (ja) | Lsiチップの接続方法 | |
KR0149721B1 (ko) | 이방성 도전 접착제를 사용한 집적회로 실장 방법 | |
JPH05326631A (ja) | 半導体装置の実装構造 | |
JPS62281360A (ja) | 半導体装置の製造方法 | |
JP2780499B2 (ja) | 半導体装置の実装方法 | |
JPS6297340A (ja) | Icチツプの電気的接続方法 | |
JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
JPS62285432A (ja) | 電気的接続材料のマイクロ形成方法 | |
JPH012331A (ja) | 半導体装置の製造方法 | |
JP2000323605A (ja) | 半導体装置とその製造方法、およびこれを用いた電子機器 | |
JP3115807B2 (ja) | 半導体装置 | |
JPH08102464A (ja) | 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法 | |
JPH08153424A (ja) | 異方性導電膜の製造方法およびこの異方性導電膜を用いた液晶表示パネルの製造方法 | |
JP2615149B2 (ja) | Icチップの実装方法 | |
JPH09139394A (ja) | 半導体装置 | |
JP2511909B2 (ja) | 電気的接続材料のマイクロ形成方法 | |
JP2003060327A (ja) | 電子部品およびその製造方法 | |
KR0157008B1 (ko) | 이방성 도전막을 이용한 칩형 소자의 실장방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |