KR0157008B1 - 이방성 도전막을 이용한 칩형 소자의 실장방법 - Google Patents
이방성 도전막을 이용한 칩형 소자의 실장방법 Download PDFInfo
- Publication number
- KR0157008B1 KR0157008B1 KR1019950023542A KR19950023542A KR0157008B1 KR 0157008 B1 KR0157008 B1 KR 0157008B1 KR 1019950023542 A KR1019950023542 A KR 1019950023542A KR 19950023542 A KR19950023542 A KR 19950023542A KR 0157008 B1 KR0157008 B1 KR 0157008B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- glass panel
- insulating film
- anisotropic conductive
- pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Liquid Crystal (AREA)
Abstract
패턴의 파인 피치(fine pitch)화에 따른 패턴간의 전기적 단락(short)을 방지하기 위해 이방성 도전막을 사용하여 액정 표시 소자 구동용 IC 칩을 패널에 실장하는 방법에 관하여 개시한다. 본 발명에 따른 유리 패널상의 칩형 소자 실장방법은 유리 패널 상면에 패드 패턴을 형성하는 단계와, 상기 패드 패턴이 형성된 유리 패널의 전면에 제1 절연막을 형성하는 단계와, 상기 제1 절연막 상에 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막 및 제1 절연막을 패터닝하여 패드 패턴의 표면을 노출하는 단계와, 상기 유리 패널의 전면에 걸쳐 이방성 도전막을 부착하는 단계와, 상기 이방성 도전막 상부에 범프 또는 패드를 노출하는 제2 절연막이 형성된 칩형 소자를 얼라인하고 압착하여 접속하는 단계와, 상기 압착된 칩형 소자를 견고하게 접속되도록 상기 이방성 도전막을 경화하는 단계를 포함한다. 본 발명은 IC칩과 유리 패널의 패드 방향으로만 통전되고 IC칩과 IC칩, 유리 패널과 유리 패널 각각의 방향으로만 절연되므로 패턴의 미세화에 추세에 대응하여 좌우통전에 의한 쇼트를 방지할 수 있으며, IC칩과 유리 패널의 패드부에 절연막 처리를 함으로써 얼라인 정도를 개선할 수 있다.
Description
제1도 내지 제6도는 본 발명에 따른 칩형 소자의 실장방법을 설명하기 위하여 도시한 단면도들이다.
본 발명은 칩형 소자의 실장방법에 관한 것으로, 보다 상세하게는 패턴의 파인 피이(fine pitch)화에 따른 패턴간의 전기적 단락(short)을 방지하기 위해 이방성도전막(ACF: anisotropic conductive film)을 사용하여 액정 표시 소자 구동용 IC 칩을 패널에 실장하는 방법에 관한 것이다.
일반적으로, 이방성 도전막을 사용한 실장방법은 주로 LCD의 외부단자와 TCP(tape carrier package)의 단자를 접속시키는데 사용되어 왔으나, 히다지 케미칼사와 소니 케미칼사는 이방성 도전막을 COG기술에 적용하였다.
먼저, 히다지 케미칼사의 이방성도전막을 이용한 COG(chip on glass)구조를 살펴보면, 절연막이 부착되어 있는 이방성 도전막을 유리 패널 상에 부착한다. 이어서, 유리 패널과 IC칩의 패드(pad)들을 얼라인시켜 적당한 압력으로 IC칩을 눌러 절연막을 파괴시켜 IC칩과 유리 패널을 통전시킨다. 이러한 방법은 상기 이방성 도전막 상에 절연막을 형성하기 어렵고, 더욱이 상기 실장시 압력을 조절하는데 어려운 문제점이 있다.
다음에, 소니 케미칼사의 이방성도전막을 사용한 COG구조를 살펴보면, 표면에 절연막이 형성된 도전입자가 들어있는 이방성도전막을 부착한 후 유리 패널과 IC칩의 패드(pad)들을 얼라인시켜 적당한 압력으로 IC칩을 눌러 IC칩과 유리 패널을 통전시킨다. 이렇게 되면, 미세 피치화에 따른 좌우간 통전을 방지하면서 유리 패널과 IC칩의 전기적 접촉을 이루게 된다. 이러한 방법은 상기 절연막의 형성이 어렵고 절연막 형성에 따른 단가가 상승하는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 개선하여 단순한 공정으로 유리 패널의 패드와 IC칩의 범프 또는 패드가 직접 접촉되는 부분에 형성된 도전입자를 통해 유리 패널과 IC칩을 통전시킴으로써 측방도전 및 단락 현상을 방지할 수 있는 신뢰성이 한층 증가된 칩형 소자의 실장방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 유리 패널상의 칩형 소자 실장방법은 유리 패널 상면에 패드 패턴을 형성하는 단계와, 상기 패드 패턴이 형성된 유리 패널의 전면엔 제1 절연막을 형성하는 단계와, 상기 제1 절연막 상에 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막 및 제1 절연막을 패터닝하여 패드 패턴의 표면을 노출하는 단계와, 상기 유리 패널의 전면에 걸쳐 이방성 도전막을 부착하는 단계와, 상기 이방성 도전막 상부에 범프 또는 패드를 노출하는 제2 절연막이 형성된 칩형 소자를 얼라인하고 압착하여 접속하는 단계와, 상기 압착된 칩형소자를 견고하게 접속되도록 상기 이방성 도전막을 경화하는 단계를 포함한다.
상기 패드 패턴의 재료로 Au, ITO, Ni 및 Al중에서 선택된 적어도 어느 하나를 사용하며, 상기 제1 절연막 및 제2 절연막의 재료로 Siox 또는 SiNX를 사용한다. 또한, 상기 제1 절연막 및 제2 절연막의 재료로 연성을 갖는 폴리이미드를 사용할 수도 있다.
상기 이방성 도전막의 경화는 상기 유리 패널을 통한 자외선 조사 및 열조사 중에서 선택된 적어도 어느 하나를 사용한다.
본 발명은 IC칩과 유리 패널의 패드 방향으로만 통전되고 IC칩과 IC칩, 유리 패널과 유리 패널 각각의 방향으로는 절연되므로 패턴의 미세화에 추세에 대응하여 좌우통전에 의한 쇼트를 방지할 수 있으며, IC칩과 유리 패널의 패드부에 절연막 처리를 함으로써 얼라인 정도를 개선할 수 있다.
이하, 첨부도면을 참조하면서 본 발명의 실시예에 따른 칩형 소자 실장방법을 설명한다.
제1도 내지 제6도는 본 발명에 따른 칩형 소자의 실장방법을 설명하기 위하여 도시한 단면도들이다.
제1도는 유리 패널(1) 상면에 패드 패턴(3)을 형성하는 단계를 나타낸다. 구체적으로, 유리 패널(1) 상면에 패드 패턴(3)을 형성한다.
패드 패턴(3)의 재료로는 Au나 Ni, Al, ITO(Indium Tin Oxide)등을 쓴다.
제2도는 제1 절연막(5)을 형성하는 단계를 나타낸다. 구체적으로, 패드 패턴(3)이 형성된 유리 패널(1)의 전면에 제1 절연막(5)을 형성한다. 상기 제1 절연막(5)의 재료로는 연성(soft)을 갖는 폴리이미드를 사용하거나 SiOx, SiNx등을 사용 할 수 있다.
제3도는 제1 절연막(5) 상에 포토레지스트막(7)을 형성하는 단계를 나타낸다. 구체적으로, 제1 절연막(5) 상에 포토레지스트막(7)을 스핀 코팅법으로 형성한다.
제4도는 포토레지스트막(7) 및 제1 절연막(5)을 패터닝하는 단계를 나타낸다. 구체적으로 포토레지스트막(7)과 제1 절연막(5)을 패터닝하여 패드 패턴(3)의 표면을 노출시킨다. 상기 패드 패턴(3)의 노출방법은 소정의 마스크를 사용하여 노광하거나 포토레지스트막(7)이 형성된 유리 패널(1)을 뒤집어서 패드 패턴(3)을 마스크로 이용하여 노광한 다음, 현상한 후 식각한다. 상기 유리 패널(1)에 형성된 패드 패턴(3)을 마스크로 이용할 경우, 마스크 제조 공정이 필요치 않아 제조 공정 시간 단축 및 원가 절감에 커다란 효과가 있다.
제5도는 포토레지스트막(7)을 제거한 후 이방성 도전막(9)을 부착하는 단계를 나타낸다. 구체적으로, 이방성 도전막(9)을 유리 패널 전면에 걸쳐 부착시킨다. 이 이방성 도전막은 그 내부에 도전입자들이 포함되어 있으며, 접착성도 함께 가진다.
제6도는 액정표시 소자 구동용 IC칩을 압착한 후 이방성 도전막을 경화하는 단계를 나타낸다. 구체적으로, 범프 또는 패드(13)를 노출하는 제2 절연막(10)을 갖는 액정 표시 소자 구동용 IC칩(11)을 상기 이방성 도전막(9)이 분포된 패드 패턴(3) 상에 얼라인하여 압착한다. 상기 제2 절연막(5)의 재료로는 연성(soft)을 갖는 폴리이미드를 사용하거나 SiOx, SiNx등을 사용할 수 있으며, 상기 범프의 높이는 상기 제2 절연막의 높이와 동일하게 형성할 수 있다. 본 실시예에서는 액정 표시 소자 구동 IC칩에 범프를 부착하였으나, 범프를 사용하지 않을 수도 있다. 범프를 부착하지 않으면 압착시 이방성 도전막의 소정에 의해 이방성 도전막 속에 있는 도전입자를 이용하여 IC칩과 유리 패널을 접속할 수 있다.
다음으로, 액정 표시 소자 구동용 IC칩(5)이 얼라인된 유리 패널(1)을 통하여 자외선 조사, 열조사 또는 자외선 조사와 열조사(15)를 혼용하여 이방성 도전막을 경화시킴으로써 접속을 견고히 하여 본 접착공정을 완료한다.
이상 설명한 바와 같이, 본 발명에 따른 액정 표시 소자 구동용 IC칩의 실장 방법은 종래기술의 특수한 이방성 도전막이 아닌 통상의 이방성 도전막을 사용함으로 원가를 절감하는 효과가 있다.
또한, 패드 패턴의 간격이 좁아지는 미세 핏치화 추세에 따라 종래의 액정 표시 소자 구동용 IC칩의 경우 IC칩의 패드 상단의 범프에 의한 단락(쇼트)의 문제가 있으나, 본 발명에 적용된 IC칩은 범프가 없어도 압착시 이방성 도전막의 소성에 의해 도전입자들이 IC칩과 유리 패널의 패드부에 접촉하면서 통전이 되므로 쇼트를 방지할 수 있다.
또한, 본 발명은 IC칩과 유리 패널의 패드 방향으로만 통전되고 IC칩과 IC칩, 유리 패널과 유리 패널 각각의 방향으로만 절연되므로 패턴의 미세화에 추세에 대응하여 좌우통전에 의한 쇼트를 방지할 수 있으며, IC칩과 유리 패널의 패드부에 절연막 처리를 함으로써 얼라인 정도를 개선할 수 있다.
이상, 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 당업자의 통상적인 지식의 범위에서 그 변형이나 개량이 가능하다.
Claims (5)
- 유리 패널 상면에 패드 패턴을 형성하는 단계; 상기 패드 패턴이 형성된 유리 패널의 전면에 제1 절연막을 형성하는 단계; 상기 제1 절연막 상에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막 및 제1 절연막을 패터닝하여 패드 패턴의 표면을 노출하는 단계; 상기 유리 패널의 전면에 걸쳐 이방성 도전막을 부착하는 단계; 상기 이방성 도전막 상부에 범프 또는 패드를 노출하는 제2 절연막이 형성된 칩형 소자를 얼라인하고 압착하여 접속하는 단계; 및 상기 압착된 칩형 소자를 견고하게 접속되도록 상기 이방성 도전막을 경화하는 단계를 포함하는 것을 특징으로 하는 칩형 소자의 실장방법.
- 제1항에 있어서, 상기 패드 패턴의 재료로 Au, ITO, Ni 및 Al 중에서 선택된 적어도 어느 하나를 사용하는 것을 특징으로 하는 칩형 소자의 실장방법.
- 제1항에 있어서, 상기 제1 절연막 및 제2 절연막의 재료로 SiOx또는 SiNx를 사용하는 것을 특징으로 하는 칩형 소자의 실장방법.
- 제1항에 있어서, 상기 제1 절연막 및 제2 절연막의 재료로 연성을 갖는 폴리이미드를 사용하는 것을 특징으로 하는 칩형 소자의 실장방법.
- 제1항에 있어서, 상기 이방성 도전막의 경화는 상기 유리 패널을 통한 자외선 조사 및 열조사 중에서 선택된 적어도 어느 하나를 사용하는 것을 특징으로 하는 칩형 소자의 실장방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950023542A KR0157008B1 (ko) | 1995-07-31 | 1995-07-31 | 이방성 도전막을 이용한 칩형 소자의 실장방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950023542A KR0157008B1 (ko) | 1995-07-31 | 1995-07-31 | 이방성 도전막을 이용한 칩형 소자의 실장방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970009492A KR970009492A (ko) | 1997-02-24 |
| KR0157008B1 true KR0157008B1 (ko) | 1998-12-15 |
Family
ID=19422474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950023542A KR0157008B1 (ko) | 1995-07-31 | 1995-07-31 | 이방성 도전막을 이용한 칩형 소자의 실장방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0157008B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100826007B1 (ko) * | 2006-05-24 | 2008-04-29 | 엘지디스플레이 주식회사 | 평판표시장치 |
-
1995
- 1995-07-31 KR KR1019950023542A patent/KR0157008B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100826007B1 (ko) * | 2006-05-24 | 2008-04-29 | 엘지디스플레이 주식회사 | 평판표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970009492A (ko) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100352566B1 (ko) | 액티브 매트릭스 액정 표시 장치 | |
| US5235741A (en) | Electrical connection and method for making the same | |
| US6404476B1 (en) | Device having an improved connective structure between two electrodes | |
| KR100686788B1 (ko) | 플렉시블 회로기판의 압착구조 | |
| US5155301A (en) | Electrical connection and method for making the same | |
| US6101708A (en) | Method for electrically connecting terminals to each other | |
| JP3225062B2 (ja) | 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法 | |
| US4842373A (en) | Connecting structure for connecting a liquid crystal display and a flexible flat cable | |
| KR0157008B1 (ko) | 이방성 도전막을 이용한 칩형 소자의 실장방법 | |
| KR0149721B1 (ko) | 이방성 도전 접착제를 사용한 집적회로 실장 방법 | |
| JP4118974B2 (ja) | Ｉｃチップ搭載基板及びｉｃチップ搭載基板の製造方法 | |
| KR0157010B1 (ko) | 패터닝된 이방성 도전막을 이용한 칩형 소자의 실장 방법 | |
| EP1018761A1 (en) | Semiconductor device and method of fabricating the same | |
| KR100188707B1 (ko) | 이방성 도전막을 이용한 칩형소자의 실장방법 | |
| JP2661382B2 (ja) | Ｌｓｉチップの接続方法 | |
| JPH06180460A (ja) | 半導体チップ接続用基板構造 | |
| JP2000111939A (ja) | 液晶表示素子 | |
| JPH05226801A (ja) | 回路基板およびその接続構造 | |
| KR100197074B1 (ko) | 칩형 소자의 실장 구조 및 그 방법 | |
| JPH08102464A (ja) | 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法 | |
| JPH11297751A (ja) | 半導体装置 | |
| JPH06232211A (ja) | Ｉｃチップの接続構造およびその接続方法 | |
| JP2002217239A (ja) | 異方性導電膜 | |
| JP3100436B2 (ja) | 異方性導電膜 | |
| JPH0982757A (ja) | 半導体装置とその半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090701 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |