KR100197074B1 - 칩형 소자의 실장 구조 및 그 방법 - Google Patents

칩형 소자의 실장 구조 및 그 방법 Download PDF

Info

Publication number
KR100197074B1
KR100197074B1 KR1019960013908A KR19960013908A KR100197074B1 KR 100197074 B1 KR100197074 B1 KR 100197074B1 KR 1019960013908 A KR1019960013908 A KR 1019960013908A KR 19960013908 A KR19960013908 A KR 19960013908A KR 100197074 B1 KR100197074 B1 KR 100197074B1
Authority
KR
South Korea
Prior art keywords
chip
pad pattern
material layer
interlayer material
mounting structure
Prior art date
Application number
KR1019960013908A
Other languages
English (en)
Other versions
KR970073258A (ko
Inventor
한정인
홍성제
Original Assignee
김춘호
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김춘호, 전자부품연구원 filed Critical 김춘호
Priority to KR1019960013908A priority Critical patent/KR100197074B1/ko
Publication of KR970073258A publication Critical patent/KR970073258A/ko
Application granted granted Critical
Publication of KR100197074B1 publication Critical patent/KR100197074B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

활성층 및 층간물질층이 형성된 유리 패널의 패드 패턴 상에 칩형 소자의 솔더범프를 실장하는 칩형 소자의 실장구조에 관하여 개시한다. 본 발명은 패드 패턴이 형성된 유리 패널에 솔더 범프를 갖는 칩형 소자를 실장하는 칩형소자의 실장구조에 있어서, 상기 패드 패턴 상에 순차적으로 활성층 및 층간물질층이 순차적으로 형성되어 있어, 상기 패드 패턴 상의 층간물질층과 상기 솔더 범프가 접속되는 것을 특징으로 하는 칩형 소자의 실장구조를 제공한다. 상기 활성층 및 층간물질층은 각각 아연층 및 니켈층이며, 상기 패드 패턴은 알루미늄 또는 ITO(Indium Tin Oxide)로 이루어진다. 본 발명에 의하면, 칩형 소자의 솔더 범프가 층간절연막 상에 습윤성 있게 형성됨으로써 칩형 소자의 실장구조의 신뢰성을 향상시킬 수 있다.

Description

칩형 소자의 실장 구조 및 그 방법
제1도는 본 발명에 의한 칩형 소자의 실장 구조를 설명하기 위하여 도시한 단면도이다.
제2도는 상기 제1도의 A부분을 확대하여 도시한 단면도이다.
제3a도 내지 제3e도는 본 발명에 의하여 유리 패널 상에 패드 패턴, 활성층 및 층간물질층을 형성하는 과정을 도시한 단면도이다.
본 발명은 칩형 소자의 실장구조 및 그 방법에 관한 것으로, 보다 상세하게는 활성층 및 층간물질층이 형성된 유리 패널의 패드 패턴 상에 칩형 소자의 솔더범프를 실장하는 칩형 소자의 실장구조 및 그 방법에 관한 것이다.
일반적으로, 액정표시장치의 외부단자로써 알루미늄 패턴으로 구성되고 유리 패널 상에 형성되는 패드 패턴에 액정표시장치의 구동소자(칩형 소자)의 솔더 범프를 실장하고 접속해야 한다. 상기 칩형소자의 솔더 범프와 패드 패턴은 처음에는 직접 접속하여 사용하였으나, 솔더 범프와 패드 패턴산의 습윤성(wettablity)향상을 위하여 상기 패드 패턴 상에 금(Au)을 피복한 후 솔더 범프와 패드 패턴을 접속하는 방법이 제안되었다.
그러나, 상기 유리 패널 상의 패드패턴에 금을 피복하는 방법은 패드 패턴에 형성되는 금의 밀착력이 낮고, 금의 가격이 비싼 단점이 있어 가격이 낮고 습윤성이 좋은 물질로 대체하는 것이 필요하다.
따라서, 본 발명의 목적은 상기 단점을 개선하기 위하여 창안된 것으로, 유리 패널의 패드 패턴과 솔더 범프를 신뢰성 있게 접속할 수 있는 칩형 소자의 실장구조에 관한 것이다.
또한, 본 발명의 다른 목적은 상기 칩형 소자의 실장구조에 적합한 칩형 소자의 실장방법에 관한 것이다.
상기 목적을 달성하기 위하여, 본 발명은 패드 패턴이 형성된 유리 패널에 범프를 갖는 칩형 소자를 실장하는 칩형소자의 실장구조에 있어서, 상기 패드 패턴 상에 순차적으로 활성층 및 층간물질층이 순차적으로 형성되어 있어, 상기 패드 패턴상의 층간물질층과 상기 솔더 범프가 접속되는 것을 특징으로 하는 칩형소자의 실장구조를 제공한다.
상기 활성층 및 층간물질층은 각각 아연층 및 니켈층이며, 상기 패드 패턴은 알루미늄 또는 ITO(Indium Tin Oxide)로 이루어진다.
상기 다른 목적을 달성하기 위하여, 본 발명은 유리 패널 상에 패드 패턴을 형성하는 단계와, 상기 패드 패턴이 형성된 유리 패널의 전면에 포토레지스트막을 도포하는 단계와, 상기 포토레지스트막을 패터닝하여 상기 패드 패턴을 노출하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴이 형성된 유리패널을 아연산염 처리하여 상기 노출된 패드 패턴 상에 아연층으로 활성층을 형성하는 단계와, 상기 활성층 상에 무전해 도금법을 이용하여 층간물질층을 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 층간물질층 상에 솔더 범프를 갖는 칩형 소자를 접속하는 단계를 포함하는 것을 특징으로 하는 칩형 소자의 실장 방법을 제공한다. 상기 층간물질층은 니켈층이다.
본 발명에 의하면, 칩형 소자의 솔더 범프가 층간물질층 상에 습윤성 있게 형성됨으로써 칩형 소자의 실장구조의 신뢰성을 향상시킬 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 설명한다.
제1도는 본 발명에 의한 칩형 소자의 실장 구조를 설명하기 위하여 도시한 단면도이고, 제2도는 상기 제1도의 A 부분을 확대하여 도시한 단면도이다.
제1도 및 제2도에서, 본 발명의 칩형 소자의 실장구조는 유리 패널(1)의 패드 패턴(3) 상에 소자, 예컨대 액정표시장치(5)가 마련되어 있으며, 상기 패드 패턴(3)에 접속하여 액정표시장치(5)를 구동하는 칩형소자(7)가 마련되어 있다. 그리고 상기 패드 패턴(3) 상에 제2도의 확대도에 도시한 바와 같이 활성층(9) 및 층간물질층(11)이 형성되어 있다. 따라서, 칩형 소자(7)의 솔더 범프(13)와 패드 패턴(3) 상의 층간물질층(11)이 접속된다. 상기 활성층(9)은 상기 패드 패턴(3)과 층간물질층(11)의 밀착력을 증가시킨다. 본 발명의 칩형 소자의 실장구조에 있어서, 상기 패드 패턴은 알루미늄 또는 ITO로 구성도며, 상기 활성층 및 층간물질층은 아연층 및 니켈층으로 구성한다. 제1도 및 제2도에서, 참조번호 15, 17 및 19는 각각 이방성도전막, 유동성회로기판 및 보호막을 나타낸다.
제3a도 내지 제3e도는 본 발명에 의하여 유리 패널 상에 패드 패턴, 활성층 및 층간물질층을 형성하는 과정을 도시한 단면도이다.
제3a도는 유리 패널(31) 상에 패드 패턴(33) 및 포토레지스트막(35)을 형성하는 단계를 나타낸다. 구체적으로, 유리패널(31) 상에 패드 패턴용 알루미늄막 또는 ITO막을 형성한 후 패터닝하여 패드 패턴(33)을 형성한다. 이어서, 상기 패드 패턴(33)이 형성된 상기 유리 패널(31)의 전면에 포토레지스트막(35)를 도포한다.
제3b도는 포토레지스트 패턴(35a)을 형성하는 단계를 나타낸다. 구체적으로, 상기 포토레지스트막(35)을 패터닝하여 상기 패드 패턴(33)을 노출하는 포토레지스트 패턴(35a)을 형성한다.
제3c도는 상기 패드 패턴(33) 상에 활성층(37)을 형성하는 단계를 나타낸다. 구체적으로, 패드 패턴(33)이 형성된 유리 패널(31)을 불화물 아연산염 용액으로 아연산염 처리(zincation)를 실시하여 활성층(37)인 아연층을 형성한다. 상기 불화물 아연산염 용액은 소정 농도의 황산 아연 용액 또는 염화 아연 용액에 2플루오르화 암모늄(ammonium bifluoride)을 소정의 농도가 되도록 첨가된 용액이다. 상기 활성층은 후 공정의 패드 패턴과 층간물질층의 밀착력을 향상시킨다.
상기 불화물 아연산염 용액을 이용한 아연산염 처리를 통하여, 포토레지스트막(35)의 용해를 방지할 수 있고 불화물 아연산염 용액의 2플루오르화 암모늄의 양을 줄이거나 처리 시간을 줄임으로써 유리 패널(31)의 손상이 발생하지 않게 할 수 있다.
제 3d도는 상기 활성층(37) 상에 층간물질층(39)을 형성하는 단계를 나타낸다. 구체적으로, 아연산염 처리된 상기 패드 패턴(33)의 상기 활성층(37에 무전해도금되어 층간물질층(39)이 형성된다. 본 실시예에서 상기 층간물질층(39)을 니켈층으로 형성한다.
제3e도는 상기 포토레지스트 패턴(35a)을 제거하는 단계를 나타낸다. 구체적으로, 상기 아연산염 처리 및 무전해 도금에 이용된 포토레지스트 패턴(35a)을 제거한다. 이렇게 되면, 유리 패널(31) 상에 패드 패턴(33), 활성층(37) 및 층간물질층(39)이 형성된다.
계속하여, 제1도에 도시한 바와 같이 상기 층간물질층 상에 솔더 범프를 갖는 칩형 소자를 실장하여 접속한다.
상술한 바와 같이 본 발명은 패드 패턴 상에 활성층을 형성하여 패드 패턴과 층간물질층과의 밀착력을 향상시켰다. 또한, 칩형 소자의 솔더 범프가 층간절연막 상에 습윤성있게 형성됨으로써 칩형 소자의 실장구조의 신뢰성을 향상 시킬 수 있다.
이상, 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 당업자의 통상적인 지식의 범위에서 그 변형이나 개량이 가능하다.

Claims (5)

  1. 패드 패턴이 형성된 유리 패널에 솔더 범프를 갖는 칩형 소자를 실장하는 칩형소자의 실장구조에 있어서, 상기 패드 패턴 상에 순차적으로 활성층 및 층간물질층이 순차적으로 형성되어 있어, 상기 패드 패턴 상의 층간물질층과 상기 솔더 범프가 접속되는 것을 특징으로 하는 칩형 소자의 실장구조.
  2. 제1항에 있어서, 상기 활성층 및 층간물질층은 각각 아연층 및 니켈층인 것을 특징으로 하는 칩형 소자의 실장구조.
  3. 제1항에 있어서, 상기 패드 패턴은 알루미늄 또는 ITO(Indium Tin Oxide)로 이루어지는 것을 특징으로 하는 칩형 소자의 실장 구조.
  4. 유리 패널 상에 패드 패턴을 형성하는 단계; 상기 패드 패턴이 형성된 유리 패널의 전면에 포토레지스트막을 도포하는 단계; 상기 포토레지스트막을 패터닝하여 상기 패드 패턴을 노출하는 포토레지스트 패턴을 형성하는 단계; 상기 포토레시스트 패턴이 형성된 유리패널을 아연산염 처리하여 상기 노출된 패드 패턴 상에 아연층으로 활성층을 형성하는 단계; 상기 활성층 상에 무전해 도금법을 이용하여 층간물질층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 층간물질층 상에 솔더 범프를 갖는 칩형 소자를 접속하는 단계를 포함하는 것을 특징으로 하는 칩형 소자의 실장 방법.
  5. 제4항에 있어서, 상기 층간물질층은 니켈층인 것을 특징으로 하는 칩형 소자의 실장방법.
KR1019960013908A 1996-04-30 1996-04-30 칩형 소자의 실장 구조 및 그 방법 KR100197074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960013908A KR100197074B1 (ko) 1996-04-30 1996-04-30 칩형 소자의 실장 구조 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960013908A KR100197074B1 (ko) 1996-04-30 1996-04-30 칩형 소자의 실장 구조 및 그 방법

Publications (2)

Publication Number Publication Date
KR970073258A KR970073258A (ko) 1997-11-07
KR100197074B1 true KR100197074B1 (ko) 1999-06-15

Family

ID=19457392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013908A KR100197074B1 (ko) 1996-04-30 1996-04-30 칩형 소자의 실장 구조 및 그 방법

Country Status (1)

Country Link
KR (1) KR100197074B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101156819B1 (ko) * 2007-12-18 2012-06-18 마이크론 테크놀로지, 인크 솔더볼의 무플럭스 마이크로-피어싱 방법 및 이를 채용한 장치
US9601520B2 (en) 2012-05-07 2017-03-21 Samsung Display Co., Ltd. Thin film transistor array panel and display device including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101156819B1 (ko) * 2007-12-18 2012-06-18 마이크론 테크놀로지, 인크 솔더볼의 무플럭스 마이크로-피어싱 방법 및 이를 채용한 장치
US9601520B2 (en) 2012-05-07 2017-03-21 Samsung Display Co., Ltd. Thin film transistor array panel and display device including the same

Also Published As

Publication number Publication date
KR970073258A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
JPH09199506A (ja) 半導体素子のバンプ形成方法
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
JPH0864938A (ja) チップ型電子部品の接続方法
US20040099959A1 (en) Conductive bump structure
JP3850915B2 (ja) フレキシブル基板の補強形成方法およびフレキシブル基板
JPH0432541B2 (ko)
JPS60116157A (ja) 半導体装置
KR100197074B1 (ko) 칩형 소자의 실장 구조 및 그 방법
EP0645807B1 (en) Semiconductor device
JPH0357617B2 (ko)
US5529863A (en) Method for fabricating LCD substrates having solderable die attach pads
JP2004200247A (ja) 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器
US7735717B2 (en) Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer
JP2633580B2 (ja) バンプ、バンプの形成方法および半導体素子
KR0157008B1 (ko) 이방성 도전막을 이용한 칩형 소자의 실장방법
KR0186208B1 (ko) 실장공정에 있어서의 범프구조 및 이의 제조방법
KR100188707B1 (ko) 이방성 도전막을 이용한 칩형소자의 실장방법
JPH04242939A (ja) 半導体装置の実装構造およびその製造方法
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
JPS61260648A (ja) 半導体装置の実装方法
KR100235497B1 (ko) 반도체 칩 범프의 제조방법
KR0157010B1 (ko) 패터닝된 이방성 도전막을 이용한 칩형 소자의 실장 방법
JP3596512B2 (ja) 電子部品の製造方法
JP2597809B2 (ja) 半導体装置の製造方法
JPH11135546A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
N231 Notification of change of applicant
FPAY Annual fee payment

Payment date: 20091224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee