KR19980063532A - 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법 - Google Patents

반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법 Download PDF

Info

Publication number
KR19980063532A
KR19980063532A KR1019970053978A KR19970053978A KR19980063532A KR 19980063532 A KR19980063532 A KR 19980063532A KR 1019970053978 A KR1019970053978 A KR 1019970053978A KR 19970053978 A KR19970053978 A KR 19970053978A KR 19980063532 A KR19980063532 A KR 19980063532A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
inner lead
film carrier
lead portion
semiconductor device
Prior art date
Application number
KR1019970053978A
Other languages
English (en)
Other versions
KR100315138B1 (ko
Inventor
겐지 토요사와
미쯔아끼 오소노
Original Assignee
쯔오 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔오 하루오, 샤프 가부시끼가이샤 filed Critical 쯔오 하루오
Publication of KR19980063532A publication Critical patent/KR19980063532A/ko
Application granted granted Critical
Publication of KR100315138B1 publication Critical patent/KR100315138B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Abstract

본 발명의 반도체 장치는, 반도체칩이 디바이스홀을 갖는 절연 기재 테이프와, 이 절연 기재 테이프의 1 주표면에 형상되고, 상기 개구부에 있어서 상기 반도체 칩에 전기적으로 접속되는 이너 리드부를 갖는 도전배선으로 구성되는 필름 캐리어에 실장된다. 상기 필름 캐리어에는 상기 도전배선과는 상이한 유기절연막이 제공되며, 상기 유기절연막은 상기 도전배선과 상기 이너 리드부를 피복하여 이너 리드부를 지지하도록 형성되어 있다.

Description

반도체 장치의 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
최근, 액정표시장치 등의 전자기기에 있어서는, 박형화와 소형화의 요망에 응답하여, 반도체 장치의 박형화 및 소형화를 실현하기 위한 시도가 행해지고 있다. 예컨대, 필름 캐리어 테이프를 사용한 반도체 장치(이하, 필름 캐리어형 반도체 장치라 함)가 액정 드라이버를 중심으로 사용되고 있다. 상기 필름 캐리어형 반도체 장치의 패키지를 일반적으로 TCP(Tape Carrier Package)라 한다.
종래, 상기 필름 캐리어형 반도체 장치(TCP)에는, 예컨대, 도 16 및 17에 보인 바와 같이, 절연기재 테이프(134)의 소정 위치에 형성된 디바이스홀(135)에 반도체칩(110)이 실장된 필름 캐리어형 반도체 장치가 있다. 또한, 이하에 있어서, 필름 캐리어형 반도체 장치를 간단히 반도체 장치로 언급한다.
상기 반도체 장치는, 반도체칩(110)이, 절연기재 테이프(134)상의 (1) 아웃터리드(103, 104) 및 (2) 이너 리드(102)로 이루어지는 도전배선의 형성면과 역방향으로부터, 디바이스홀(135)로 돌출하고 있는 이너 리드(102)에 금(Au)으로 이루어지는 범프(111)를 통해 전기적으로 접속되는 구조로 되어 있다.
또한, 상기 이너 리드 및 아웃터 리드(103, 104)로 이루어지는 배선패턴상에는, 소정 패턴을 갖는 유기절연막(101)이 형성되어 있다. 또한, 반도체칩(110)과 이너 리드(102)와의 접합부분 둘레에는 수지(122)가 포팅(potting)에 의해 형성되어 있다.
상기와 같이, 반도체칩(110)이, 절연기재 테이프(134)의 도전배선의 형성면과는 역방향으로 부터 접속된 것을 순본드 구조(normal bonding structure)의 반도체 장치라 한다.
상기 구성의 반도체 장치의 제조공법을 이하에 설명한다.
우선, 웨이퍼를 다이싱 시트에 부착하여 다이싱하여 개개의 반도체칩으로 커트한다. 이 때, 웨이퍼의 두께는, 웨이퍼의 직경이 6인치일 경우, 0.625㎜, 웨이퍼의 직경이 8인치일 경우, 0.725㎜이다.
둘째, 이너 리드 본딩(ILB) 공정에 있어서, 상기 반도체칩을 필름 캐리어에 접합한다.
상기 ILB 공정에 사용되는 ILB 장치는, 일반적으로 필름 캐리어를 이송하기 위한 기구, (1) 반도체칩의 전극과 이너 리드를 위치정합시키고, (2) 이너 리드의 본딩을 행하게 하는 기구, 및 본딩이 종료된 필름 캐리어를 수납하는 기구를 포함한다.
따라서, 상기 ILB 공정에서는, 필름 캐리어를 ILB 장치에 세팅하고, 1피스씩 반속하고, 반도체칩과 이너 리드를 접합하고 있다. 또한, 접합전에는, 필름 캐리어의 2개소의 얼라인먼트용 이너 리드에서 미리 반도체칩의 위치정합을 행한다.
상기 반도체칩은, 다이싱 시트상에 부착된 상태로 상기 ILB 장치에 세팅된다. 따라서, 각각의 반도체칩을 다이싱 시트의 아래로부터 금속의 침으로 리프트되어 이 리프트된 반도체를 흡착 콜렛에 의해 흡착하고, ILB 장치의 본딩 스테이지상에 고정한다.
셋째, 본딩 스테이지상에 고정된 반도체칩은, 이 반도체칩상의 알루미늄 패턴을 사용하여 얼라인먼트한다. 즉, ILB 장치에 있어서, 필름 캐리어를 이송시키지 않고, 반도체칩이 고정된 본딩 스테이지를 이동시킴으로써, 필름 캐리어의 이너 리드와 반도체칩의 전극의 위치정합을 정확히 행한다.
넷째, 반도체칩의 위치정합이 종료되면, 본딩툴이 필름 캐리어의 이너 리드를 통해 반도체칩에 대해 가압 및 가열한다. 이에 따라, (1) 반도체칩상에 제공된 금(Au)으로 이루어지는 범프와 (2) 필름 캐리어의 이너 리드의 주석(Sn)으로 구성된 공정(共晶 : eutectic)을 형성하여, 반도체칩과 필름 캐리어가 접합된다. 이 때, 상기 본딩툴의 온도는 약 500℃이고, 가열시간은 1초 정도이다. 하나의 반도체칩을 이너 리드 본딩하는 사이클은 4∼10초 정도이다.
ILB 후에는, 반도체칩의 표면 및 주위에, 액상수지(보호수지)를 도포한다. 이에 따라, 반도체칩 표면에 도포된 액상수지는 반도체칩과 필름 캐리어의 디바이스홀간의 공간을 통과하여 반도체칩의 측면에 도달하여, 필름 캐리어의 폴리이미드 절연기재 테이프와 반도체칩 사이너 리드에 미니스커스(meniscus)((도 16에서 반도체칩)(110)측상의 반월형상의 수지(122))를 형성한다. 또한, 상기 액상수지는 열경화성수지로 이루어지며, 경화로에서 프리베이크한 후, 오븐에서 약 2∼10시간정도로 완전경화하도록 한다.
보호수지의 봉지후, 반도체 장치에 마킹한다. 마크는 레이저 또는 잉크를 사용하여 수지표면, 칩의 이면, 필름 캐리어기재, 필름 캐리어상의 유기절연막 표면에 행한다.
이상과 같이 하여 제조된 반도체 장치는, 테스트 공정에서 양품과 불량품으로 선별된다.
다음, 상기 반도체 장치에 사용되는 필름 캐리어의 구조 및 제조방법에 대해 설명한다.
상기 필름 캐리어는, 도 17 및 도 18(i)에 보인 바와 같이, 소정 위치에 디바이스홀(135)이 형성된 절연 기재 테이프(134)상에 도전배선으로 이루어지는 이너 리드(102)와 아웃터 리드(103, 104)가 패턴 형성되고, 이들 각 리드의 유기절연막(101)으로 커버되지 않은 부분에 주석도금(130)을 실시한 구성으로 되어 있다.
상기 구성의 필름 캐리어의 제조방법에 대해 이하에 설명한다.
첫째, 폭 500㎜ 정도의 폴리이미드로 이루어지는 테이프 기재를 접합될 반도체칩에 따라 슬릿한다. 이 때의 슬릿 폭은 35, 48, 70㎜중 어느 하나로 한다. 이에 따라, 표면에 접착제를 라미네이트하여 도 18(a)에 보인 절연 기재 테이프(134)를 형성한다.
둘째, 도 18(b)에 보인 바와 같이, 절연 기재 테이프(134)에 대해 디바이스홀(135), 도시하지 않은 슬릿 및 필름의 이송을 위한 퍼포레이션홀을 금형으로 커트한다.
셋째, 도 18(c)에 보인 바와 같이, 전해동박(138)을 절연 기재 테이프(134)위에, 이 절연 기재 테이프(134) 표면의 접착제를 통해 라미네트 접착한다. 이 때, 동박(138)의 두께는 18㎛, 24㎛, 36㎛ 등이며, 이너 리드(102)의 피치에 따라 적당한 두께의 것을 선택한다.
넷째, 도 18(d)에 보인 바와 같이, 절연 기재 테이프(134)상에 제공된 동박(138) 표면에 포토레지스트(139)를 도포하고, 절연 기재 테이프(134)의 표면에 1방향의 배선패턴을 형성하기 위해 전해동박(138)이 제공되어 있는 절연 기재 테이프(134) 표면의 반대측으로 부터 디바이스홀(135)에 대해 에칭 레지스트를 인쇄한다.
도 18(d)에 보인 상태의 절연 기재 테이프(134)상에 제공된 전해동박(138)의 표면을 처리하여 산화막 또는 기타의 막을 제거한다. 그 후, 소정 패턴을 형성하기 위해 포토레지스트(139)를 도포한 다음, 도 18(e)에 보인 바와 같이, 포토레지스트(139)를 노광 및 현상하여 에칭마스크(139a)를 형성한다.
다섯번째, 도 18(f)에 보인 바와 같이, 전해동박(138)의 에칭을 염화 제2철로 행하여 배선패턴(138a)을 형성한다. 이에 따라, 알카리성의 용액으로 전해동박(138)으로 형성된 배선패턴(138a)상의 포토레지스트(139)의 박리와, 에칭레지스트(109)의 박리를 동시에 행하여, 도 18(g)에 보인 바와 같이 배선패턴(138a)이 노출된 상태로 된다.
여섯번째, 도 18(h)에 보인 바와 같이, 전해동박(138)으로 이루어지는 배선패턴상에, 입력측의 아웃터 리드(103)와 출력측의 아웃터 리드(104) 및 이너 리드(102) 부분을 제외하고, 솔더 레지스트로서의 기능을 갖는 유기절연막(101)을 인쇄한다.
끝으로, 도 18(i)에 보인 바와 같이, 유기절연막(101)의 인쇄후, 아웃터 리드(103, 104)와 이너 리드(102)의 배선패턴(138a)의 노출 부분에, 무전해 주석도금을 행하여 0.2㎛∼0.6㎛ 두께의 주석도금(130)을 형성한다. 이에 따라, 주석도금후, 상기 구성의 필름 캐리어를 휘스커(whisker) 발생에 대처하기 위해 110℃∼140℃에서 1∼3시간 경화시킨다.
상술한 바와 같이 제조한 필름 캐리어는 오픈/쇼트(open/short) 테스트를 행하여 출하한다.
또한, 필름 캐리어를 사용한 반도체 장치로서, 상술한 바와 같은 순본드 구조의 반도체 장치외에, 도 19 및 도 20에 보인 바와 같이 반도체칩(110)이 절연 기재 테이프(134)의 배선패턴의 형성면측에 제공된 구조의 것이 있다. 이와 같은 구조의 반도체 장치를, 역본드(reverse bond) 구조의 반도체 장치라 한다. 도 19 및 20에 있어서, 도 16과 공통되는 부분은 동일한 부호로 표시했으며, 상세한 설명은 생략한다.
예컨대, 도 20에 보인 반도체 장치에 있어서, ILB의 완료후, 점도가 낮은 수지((언더필 수지(under fill resin))(124)를 반도체칩(110)과 절연 기재 테이프(134)간의 접속부분에 주입하여 경화함으로써, 보호수지의 본지를 완료한다. 상기 절연기재 테이프(134)의 아웃터 리드(103)와 이너 리드(102)간에 형성된 유기절연막(101)상에는 점도가 낮은 수지(124)가 유출되는 것을 방지하기 위한 수지 스토퍼(137)가 형성되어 있다.
상기 종래의 반도체 장치중, 디바이스 홀 및 이너 리드를 형성하여 상기 이너 리드가 오버행(overhang)하는 형태의 반도체 장치(도 16, 17 및 19 참조)에서는, 디바이스홀(135)에 이너 리드(102)가 오버행하고, 상기 디바이스홀(135) 주변에 수지(122)가 제공되어 기계적 강도를 유지하고 있다. 그러나, 이와 같은 구성은, 수지(122)의 두께가 반도체칩(110)상에서도 100㎛∼300㎛ 두께정도 밖에 않되기 때문에 기계적 강도가 약하여 반도체칩(110)이 근소한 외력에 의해서도 파손될 염려가 있다.
이 때문에, 이와 같은 형태의 반도체 장치에서는, 이하와 같은 문제점이 있다.
(1) 상기 반도체 장치에 있어서, 절연 기재 테이프(134)(필름 캐리어)의 디바이스홀(135)로 이너 리드(102)가 돌출한 형상으로 되어 있기 때문에, 이너 리드(102)끼리의 간격이 50㎛이하로 되도록 파인 피치(fine pitch)화를 꾀한 경우, 이너 리드(102)의 두께가 얇고, 이너 리드(102) 자신의 폭도 좁아져, 이너 리드(102)의 강도가 저하하고, 이너 리드(102)가 변형하기 쉽게 된다.
(2) 상기 반도체 장치에 있어서의 ILB시에, 강려된 본딩툴이 주석도금을 실시한 이너 리드에 가압되도록 되어 있기 때문에, 본딩툴에 주석이 부착하여 더러워지게 된다. 이 경우, 본딩툴은 세라믹의 연마제로 연마하여 클리닝한다. 그러나, 이 본딩툴은 반도체 장치(100)의 제조시 적어도 한번 클리닝되어야 하기 때문에, ILB공정의 스루풋을 향상시킬 수 없다. 또한, 본딩툴의 클리닝을 반복하면, 본딩툴의 표면에 스크래치가 생겨 ILB 공정에 접합불량이 일어나기 쉽게 된다.
(3) 통상적으로, ILB는 반도체칩상의 범프와 이너 리드의 주석도금으로 구성된 공정(共晶)을 형성하여 완료된다. 이 때문에, 이너 리드측의 주석도금의 두께가 두꺼워지거나, ILB의 온도가 필요이상으로 높아지면 금과 주석으로 구성된 공정(共晶)의 크기가 현저히 증가한다. 이는 ILB후 이너 리드의 강도를 실질적으로 저하시킨다.
(4) ILB 공정에 있어서, 반도체칩과 필름 캐리어간의 접합부의 인식에는, CCD(Charge Coupled Device) 카메라에 의해 행해지고 있다. 따라서, ILB 공정에 있어서, 본딩툴은 약 500℃까지 가열되기 때문에, CCD카메라에 의한 반도체칩과 필림 캐리어와의 접합부의 인식시에 플레임(flame)이 발생하여 인식 정확도가 저하한다. 또한, 절연 기재 테이프의 열팽창에 의해 테이프가 벤딩되어 반도체칩과 필름 캐리어의 위치정합의 정확도가 떨어진다.
(5) ILB후의 반도체칩은 필름 캐리어의 이너 리드에 의해 고정된다. 그러나, 상기 이너 리드는, 두께는 18㎛∼36㎛의 동박으로 이루어져 있기 때문에, 강도가 극히 낮아져, 취급을 잘못하면 변형이나 단선되기 쉬운 등의 문제점이 있다.
(6) ILB후의 반도체칩과 필름 캐리어와의 접합부는, 열경화성 수지로 이루어지는 액상수지를 본딩함으로써, 수지봉지를 행하고 있다. 그러나, 일반적으로, 액상수지에 있어서는, 제조 로트에 의해 점도가 다른 경우가 많기 때문에, 반도체칩상의 수지두께가 불균일하게 될 염려가 있다. 예컨대, 반도체칩상의 수지 두께가 얇은 경우에는, 그 부분의 내습성이 저하하거나, 그 부분에 도전성 이물질이 부착하면 전기적인 누설 등의 문제가 일어나기 쉽다.
(7) 포스트 큐어링(post cure)을 위해, 상기 액상 수지(봉지제)를 다시 2∼10시간 오븐에서 큐어링할 필요가 있다. 이 때문에, 반도체칩과 필름 캐리어를 정합하고, 이 정합된 부분이 액상수지로 밀봉되는 제품(이하, 엇셈블리라 함)의 제조공정에 시간이 걸린다.
또한, 이와 같은 수지의 포스트 큐어에 의해 아웃터 리드상의 주석도금중에 도전배선패턴의 재료로서 사용되는 동(銅)이 확산되어, 엇셈블리를 액정모듈 등의 전자기기에 실장시 납땜을 어렵게 한다.
(8) 종래의 반도체 장치에 있어서, 필름 캐리어의 팽창에 의해 이너 리드가 절단되지 않도록 이너 리드에는 약 100㎛의 길이를 갖는 벤드를 제공할 필요가 있다(도 16 참조). 이 때문에, 필름 캐리어의 디바이스홀로 부터 반도체칩의 대부분이 돌출하게 되어, 반도체 장치의 두께를 증대시킨다.
(9) 종래의 반도체칩 형상이 길고 좁은 경우의 필름 캐리어형 구조의 반도체 장치에서는, 근소한 외력에 의해 반도체칩에 크랙이 일어난다.
(10) 종래의 필름 캐리어형 구조의 반도체 장치에서는, 실장시에 필름 캐리어의 폴리이미드 기재와 봉지용 수지와의 계면에서 크랙이나 박리가 발생하기 쉬워, 상기 반도체 장치의 실장품의 내습성이 저하된다.
(11) 종래의 필름 캐리어형 구조의 반도체 장치에서는, 반도체 장치의 범프가 필름 캐리어의 이너 리드에 따라 주변상으로만 제공될 수 있기 때문에, 반도체 장치의 설계시 자유도를 저하시킨다.
(12) 디바이스홀이 없는 종래의 반도체 장치(도 20 참조)는 절연 기재 테이프 상에 형성된 도전배선 패턴의 위로부터 이너 리드로 반도체칩을 페이스 다운(face down)하여 접합하도록 되어 있기 때문에, 도 16 및 도 19에 보인 디바이스홀을 형성하는 형태의 반도체 장치에 비해 강도는 높다. 그러나, 도 20에 보인 바와 같이 역본드형의 반도체 장치를, 본 발명의 설명도인 도 3에 보인 액정모듈에 실장하는 경우, 반도체칩이 도전배선패턴과 접속되는 유리에폭시 기판이나 액정패널 등에 맞닿게 된다. 이에 따라, 상술한 바와 같은 역본드형의 반도체 장치를 액정모듈 등에 실장하는 경우, 반도체칩이 유리에폭시 기판이나 액정패널 등에 맞닿지 않도록 공간을 액정모듈내에 형성할 필요가 있어, 장치의 박형화를 이룰수 없다. 이 문제는 도 19에 보인 역본드형 반도체 장치에도 마찬가지이다.
본 발명의 목적은 상기 문제점을 해결하기 위한 것으로, 필름 캐리어의 이너 리드를 유기절연막에 밀착시켜 지지함으로써, 필름 캐리어와 반도체칩과의 접합상태를 강고하게 할 수 있는 반도체 장치(순본드형 구조의 반도체 장치)와 그의 제조방법 및 필름 캐리어와 그의 제조방법에 관한 것이다.
상기 목적을 달성하기 위해, 본 발명의 반도체 장치는, 개구부를 갖는 절연 기재 테이프 및 상기 절연 기재 테이프의 1 주표면에 형성되고 상기 개구부에 있어서 반도체칩에 전기적으로 접속되는 이너 리드부를 갖는 도전배선으로 구성되는 필름 캐리어에 실장되고, 상기 필름 캐리어에는 상기 도전배선과는 상이한 유기절연막이 제공되며, 상기 유전절연막은 상기 도전배선과 상기 이너 리드부를 피복하여 이너 리드부를 지지하도록 형성되어 있다.
상기 구성에 의하면, 이너 리드부는, 유기절연막에 의해 지지되어 있기 때문에, 이너 리드부 자신의 강도를 높일 수 있다. 이에 따라, 반도체칩과 이너 리드부의 접속당도가 증대되기 때문에, 취급부주위 등으로 인한 이너 리드부의 파손 발생율을 저하시키고, 반도체칩의 크랙 발생율을 저하시킬 수 있어, 반도체 장치의 수율을 높일 수 있다.
또한, 종래의 순본드 구조의 반도체 장치에 있어서는, 이너 리드부의 단선방지를 위해 상기 이너 리드부에 벤드가 설치되고 이 때문에 반도체 장치의 두께가 그 만큼 두껍게 된다.
이에 대해, 상기 구성의 반도체 장치에서는, 이너 리드부가 유기절연막에 의해 지지되기 때문에, 이너 리드부에 벤드를 설치할 필요가 없게 되어, 반도체 장치의 두께를 얇게할 수 있다.
또한, 일반적으로 이너 리드부를 파인 피치화하면, 이너 리드부의 동박 두께가 얇아지고, 또한 이너 리드부의 폭도 작아져, 이너 리드부의 강도가 현저히 저하하기 때문에, 종래의 순본드 구조의 반도체 장치에서는 이너 리드부의 파인 피치화에 한계가 있었다.
이에 대해, 상기 구성과 같이, 이너 리드부가 유기절연막에 의해 지지되면, 이너 리드부를 파인 피치화할 때에도 이너 리드부의 강도변화가 거의 없게 된다. 따라서, 이너 리드부의 파인 피치화할 수 있기 때문에, 반도체 장치 자신을 대단히 작게 할 수 있다.
또한, 본 발명의 필름 캐리어 테이프는, 상기 목적을 달성하기 위해, 본 발명의 필름 캐리어는, 개구부를 갖는 절연 기재 테이프, 및 상기 절연 기재 테이프의 1 주표면에 형성되고, 상기 개구부에 있어서 상기 반도체칩에 전기적으로 접속되는 이너 리드부를 갖는 도전배선으로 구성되고, 상기 필름 캐리어에는 상기 도전배선과는 상이한 유기절연막이 제공되며, 상기 유기절연막은 상기 도전배선과 상기 이너 리드부를 피복하여 이너 리드부를 지지하도록 형성되어 있다.
상기 구성에 의하면, 이너 리드부는 유기절연막으로 지지되어 있기 때문에, 이너 리드부 자신의 강도를 높일 수 있다. 이에 따라, 반도체칩을 이너 리드부에 접속한 경우, 그의 접속강도가 증대되기 때문에, 취급부주위 등으로 인한 이너 리드부의 파손 발생율을 저하시키고, 반도체칩의 크랙 발생율을 저하시킬 수 있어, 반도체 장치의 수율을 높일 수 있다.
또한, 종래의 디바이스홀을 갖는 필름 캐리어 테이프에서는 이너 리드부의 단선방지를 위해, 상기 리드부에 벤드(bend)를 제공하기 때문에, 반도체 장치의 두께가 그 분만큼 두꺼워진다.
이에 대해, 상기 구성의 필름 캐리어 테이프에서는, 이너 리드부가 유기절연막에 의해 지지되기 때문에, 이너 리드부에 벤드를 설치할 필요가 없게 되어, 반도체 장치의 두께를 얇게할 수 있다.
또한, 일반적으로 이너 리드부를 파인 피치화하면, 이너 리드부의 동박 두께가 얇아지고, 또한 이너 리드부의 폭도 작아져, 이너 리드부의 강도가 현저히 저하하기 때문에, 종래의 순본드 구조의 반도체 장치에 사용되는 디바이스홀을 갖는 필름 캐리어 테이프에서는 이너 리드부의 파인 피치화에 한계가 있었다.
이에 대해, 상기 구성과 같이, 이너 리드부가 유기절연막에 의해 지지되면, 이너 리드부를 파인 피치화할 때에도 이너 리드부의 강도변화가 거의 없게 된다. 따라서, 이너 리드부를 파인 피치화할 수 있기 때문에, 반도체 장치 자신을 대단히 작게 할 수 있다.
본 발명의 다른 목적, 특징, 및 기타 우수한 점을 이하에 기술한 본 발명의 바람직한 실시예를 첨부하여 상세히 설명한다.
도 1은 본 발명의 1 실시예에 관한 반도체 장치의 개략 단면도이다.
도 2는 도 1에 보인 반도체 장치의 저면도이다.
도 3은 도 1에 보인 반도체 장치를 사용한 액정모듈의 개략 단면도이다.
도 4는 본 발명의 제2실시예에 관한 반도체 장치의 개략 단면도이다.
도 5는 본 발명의 제3실시예에 관한 반도체 장치의 개략 단면도이다.
도 6는 본 발명의 제4실시예에 관한 반도체 장치의 개략 단면도이다.
도 7는 본 발명의 제5실시예에 관한 반도체 장치의 개략 단면도이다.
도 8는 본 발명의 제6실시예에 관한 반도체 장치의 개략 단면도이다.
도 9는 본 발명의 제7실시예에 관한 반도체 장치의 개략 단면도이다.
도 10은 본 발명의 반도체 장치에 사용되는 필름 캐리어의 저면도이다.
도 11은 본 발명의 반도체 장치에 사용되는 다른 필름 캐리어의 저면도이다.
도 12는 본 발명의 반도체 장치에 사용되는 또 다른 필름 캐리어의 저면도이다.
도 13(a)는 반도체칩과 이너 리드와의 가압착(假壓着) 공정을 보인 설명도이다.
도 13(b)는 본 발명의 반도체 장치의 제조장치를 보인 것으로, 반도체칩과 이너 리드와의 본압착(本壓搾) 공정을 보인 설명도이다.
도 14(a)∼14(k)는 본 발명의 반도체 장치에 사용되는 필름 캐리어의 제조공정을 보인 설명도이다.
도 15(a)∼15(i)는 본 발명의 반도체 장치에 사용되는 필름 캐리어의 다른 제조공정을 보인 설명도이다.
도 16은 종래 반도체 장치의 개략 단면도이다.
도 17은 도 16에 보인 반도체 장치에 사용되는 필름 캐리어의 평면도이다.
도 18(a)∼18(i)는 도 16에 보인 필름 캐리어의 제조공정을 보인 설명도이다.
도 19는 종래의 다른 반도체 장치의 개략 단면도이다.
도 20은 종래의 또다른 반도체 장치의 개략 단면도이다.
본 발명의 1 실시예에 대해 설명하면 다음과 같다.
도 1에 보인 바와 같이, 본 실시예에 관한 반도체 장치는, 필름 캐리어(13)에, 이 필름 캐리어(13)의 도전배선의 형성면과는 반대측으로 부터 반도체칩(10)이 실장된 순본드 구조로 되어 있다.
상기 필름 캐리어(13)는 절연 기재 테이프(34)로 구성되고, 이 절연 기재 테이프(34)에 반도체칩(10)의 접합부위에 디바이스홀(35)이 형성됨과 동시에, 표면에 도전배선으로 되는 입력측 아웃터 리드(3)와, 출력측 아웃터 리드(4) 및 각 아웃터 리드(3, 4)로부터 상기 디바이스홀(35)로 돌출하도록 연장되어 있는 이너 리드(102)가 제공된다.
상기 절연 기재 테이프(34)위에는, 도전배선중, 상기 입력측 아웃터 리드(3) 및 출력측 아웃터 리드(4) 부분을 제외하고, 유기절연막(1)이 피복되어 있다. 이 유기절연막(1)은, 예컨대 솔더 레지스트재로 이루어지고, 이너 리드(2)를 밀착 지지하도록 되어 있다. 또한, 상기 유기절연막(1)으로서는, 솔더 레지스트에 한정되지 않고, 후공정시에서의 가열온도(예컨대, 200℃)에 견디는 것으로, 이너 리드를 지지하는 데에 필요한 강도를 갖는 것이면 어느 것이라도 좋다.
상기 반도체칩(10)에는, 알루미늄에 의해 패턴화된 전극형성측의 금(Au)으로 이루어지는 범프(11)가 형성되어 있다. 이 범프(11)와 상기 필름 캐리어(13)의 이너 리드(2)가 이방성 도전수지(봉지 수지)(22)를 통해 전기적으로 접속되어 있다. 즉, 반도체칩(10)과 이너 리드(2)가 전기적으로 접속되어 있다.
상기 이방성 도전수지(22)는, 예컨대 에폭시 수지등의 열경화성 수지로 이루어지는 절연성 봉지수지(20)와, 플라스틱볼에 니켈(Ni), 금(Au) 등의 금속을 피복한 도전 입자(21)로 형성되고, 반도체칩(10)과 필름 캐리어(13)과의 접합부분에 충전되도록 형성되어 있다. 이 이방성 도전수지(22)는 (1) 반도체칩(10)을 필름 캐리어(13)에 대해 접착지지하고, (2) 반도체칩(10)의 표면을 밀봉하는 기능을 갖는다.
또한, 상기 필름 캐리어(13)는 도 2에 보인 바와 같이, 반도체칩(10)의 접합부 근방에 필름 캐리어(13)의 이너 리드(2)와 반도체칩(10)과의 위치정합(얼라인먼트)를 정확히 행하기 위해 목인으로서 얼라인먼트부(5)에 얼라인먼트 마크(6)가 2개소 형성되어 있다. 이 얼라인먼트 마크(6)에 대한 설명은 후술한다.
상기 구성의 반도체 장치는, 도 3에 보인 바와 같은 액정모듈에 사용된다. 이 액정모듈은 백라이트로서의 형광관(51)과 표시패널로서의 액정패널(52)과의 표시용역 이외의 주변부가 베젤(50)로 커버되어 있다. 이 베벨(50)로 커버된 내부에는, 액정패널(52)의 주연부(52a)의 표면에 형성된 전극(52c)과, 액정 드라이버 등을 구성하고 있는 유리 에폭시계의 수지로 이루어지는 에폭시 기판(53)이 상술한 구성의 반도체 장치(54)를 통해 전기적으로 접속되어 있다.
상기 반도체 장치(54)는, 순본드구조이기 때문에, 도 3에 보인 바와 같이, 액정패널(52) 및 유리 에폭시계기판(53)측에 도전배선, 즉 입력측 아웃터 리드(3)와 출력측 아웃터 리드(4)가 형성되어 있고, 반도체칩(10)은 상기 액정패널(52) 및 유리 에폭시계기판(53)측으로 돌출하도록 되어 있다.
일반적으로, 액정모듈에 있어서는, 베젤(50)의 액정패널(52)측의 면(케이싱면)을 가능한한 작게 하는 것이 요망되고, 또한 액정모듈 자신의 두께도 가능한한 얇게 하는 것이 요망되고 있다.
따라서, 본 발명의 반도체 장치를 도 3에 보인 바와 같은 액정모듈에 사용함으로써, 역본드형 반도체 장치를 사용하는 경우와 같이, 반도체칩이 패널이나 기판에 접촉하지 않도록 공간을 설치할 필요가 없게 된다. 따라서, 액정모듈의 콤팩트화, 특히 케이싱면의 콤팩트화를 도모할 수 있기 때문에, 액정모듈의 표시영역의 비율을 증대시킬 수 있다.
상기 구성의 반도체 장치는, 도 1에 보인 바와 같이 반도체칩(10)의 범퍼(11)가 이방성 도전수지(22)를 통해 이너 리드(2)에 전기적으로 접속된다. 그러나, 이너 리드(2)가 유기절연막(1)에 의해 지지되도록 밀착되어 있으면, 반도체칩(10)과 이너 리드(2)의 접합은 성기 구성에 한정되지 않고 이하와 같은 여러 접합이 가능하다.
본 발명의 반도체 장치는, 도 4에 보인 바와 같이, 반도체칩(10)의 범프(11)와 이너 리드(2)가 공정을 이루어 접합된 구조도 좋다. 이 경우, 반도체칩(10)과 필름 캐리어(13)의 접합부분에서는, 반도체칩(10)의 범프(11)와 이너 리드(12)가 공정을 이루어 접합되기 때문에, 특히 이방성 도전수지(22)를 사용할 필요는 없으며, 도전입자(21)를 포함하지 않는 절연성 봉지수지(20)(예컨대 에폭시수지 등)가 대신 사용할 수도 있다.
또한, 본 발명의 반도체 장치는, 도 5에 보인 바와 같이, 반도체칩(10)이 범프(11)(도 1 참조)를 통하지 않고 이너 리드(2)와 전기적으로 접속되는 구조라도 좋다. 이 경우, 반도체칩(10)과 이너 리드(2)간에는 이방성 도전수지(22)가 개재되며, 이 이방성 도전수지(22)의 도전입자(21)를 통해 반도체칩(10)과 배선전극 패드(도시되지 않음) 및 이너 리드(2)가 전기적으로 접속된다.
상기 구성에서는, 반도체칩(10)상에 범프(11)를 형성한 경우에 비해, 접합을 위해 반도체칩(10)에 가해지는 압력이 커진다.
또한, 본 발명의 반도체 장치는 도 6에 보인 바와 같이, 범프(11)가 이너 리드(2)측에 제공될 수도 있다. 이는, 종래의 이너 리드(2)는 디바이스홀상에 고정되어 있지 않기 때문에, 이너 리드(2)상에 범프(11)를 형성하는 것이 곤란했으나, 본 발명과 같이 이너 리드(2)를 유기절연막(1)에 고정하도록 하면 범프(11)이 형성이 가능하게 되기 때문이다.
또한, 본 발명의 반도체 장치는, 도 7에 보인 바와 같이, 이너 리드(2)를 커버하는 유기절연막(1)의 반도체칩(10)에 대향하는 부분에, 이 유기절연막(1)을 관통하는 개구부(8)가 적어도 1개소 형성된 구조라도 무방하다. 이와 같이, 유기절연막(1)에 개구부(8)가 형성됨으로써, 반도체칩(10)을 이방성 도전막(22)를 통해 접합할 때, 반도체칩(10)과 유기절연막(1)간에서 발생하는 기포를 해소할 수 있다.
따라서, 반도체칩(10)과 유기절연막(1)과의 밀착성, 즉 반도체칩(10)과 이너리드(2)와의 밀착성을 향상시킬 수 있어, 반도체 장치로서의 신뢰성을 향상시킬 수 있다.
상술한, 도 1, 도 4∼도 7에 보인 반도체 장치는, 반도체칩(10)과 필름 캐리어(13)간에, 이방성 도전막(22), 또는 도전입자(21)가 없는 절연성봉지수지(20)가 충전되어, 반도체칩(10)의 표면이 밀봉된 구조로 된다. 이에 의해, 반도체칩(10)은 필름 캐리어(13)에 대해 어느 정도 보강지지되게 된다.
또한, 상기 반도체 장치의 기계적 강도나 몰드형과 동등이상의 신뢰성을 확보하기 위해서는, 예컨대 도 8에 보인 바와 같이 상기 반도체칩(10)의 주위에, 열경화성의 액상수지를 고화하여 보호용 수지(23)를 형성한 구조, 또는 도 9에 보인 바와 같이 상기 볼호용 수지(23)로 반도체칩(10) 전체를 커버한 구조의 반도체 장치로 하면 좋다.
특히, 도 9에 보인 반도체 장치의 구조는, 도 8에 보인 반도체 장치보다도 기계적 강도가 높기 때문에, 반도체칩(10)의 칩두께가 얇은 경우에 효과적이다. 여기에서는, 도 9에 보인 반도체 장치는 칩두께가 400㎛인 반도체칩(10)을 사용했다.
상기 도 8 및 도 9에 보인 구조의 반도체 장치는, 도 1에 보인 구조의 반도체 장치에 대해 보강용의 수지(23)로 반도체칩(10)을 피복한 구조로 되어 있으나, 이에 한정되지 않고 도 4∼도 7에 보인 반도체 장치의 반도체칩(10)에 보강용 수지(23)를 피복하여도 좋다.
상술한 바와 같이, 반도체 장치에 사용되는 필름 캐리어(13)는, 도 10에 보인 바와 같이, 반도체칩(10)의 주위에 제공된 얼라인먼트부(5)에 얼라인먼트 마크(6)가 형성되어 있고, 이 두개의 얼라인먼트 마크(6)에 의해 반도체칩(10)과 필름 캐리어(13)의 접합에 있어서의 위치(ILB 위치(12)) 정합을 정확히 행하도록 되어 있다.
상기 얼라인먼트 마크(6), 또는 기타의 얼라인먼트 마크는 절연 기재 테이프(34)의 유기절연막(1)이 형성되지 않는 영역, 즉 유기절연막(1)이 인쇄되지 않은 영역에, 이너 리드(2), 입력측 아웃터 리드(3)나 출력측 아웃터 리드(4)로 이루어지는 도전성배선 패턴의 형성시, 십자형으로 형성되어 있다. 또한, 상기 얼라인먼트 마크(6)의 형성위치는, 이방성 도전수지(22)로 피복되지 않은 부분에 형서되어 있다. 이에 따라, 얼라인먼트 마크(6)는 최저 2개소이면 위치정합을 행할 수 있다.
상기 절연 기재 테이프(34)는 투명하기 때문에, 유기절연막(1)이 인쇄되지 않는 부분은 절연 기재 테이프(34)를 통해 볼 수 있다. 이를 이용하여 상기 얼라인먼트 마트(6)가 시-쓰루(see-through)상태로 형성되도록 한다.
또한, 이방성 도전수지(22)가 얼라인먼트 마크(6)를 가리지 않도록 하기 위해서는 상술한 방법외에, 이너 리드(2)의 일부를 이방성 도전수지(22)로 피복하지 않도록 해도 좋다. 예컨대, 도 11에 보인 바와 같이, 절연 기재 테이프(34)의 디바이스홀(35)의 길이방향의 양단부(35a)를, 이방성 도전수지(22)(도 1에서 메쉬형태로 표시한 영역)에 의해 피복되지 않도록 함으로써, 미리 이너 리드(2)의 인쇄시에 형성한 얼라인먼트 마크(36)가 필름 캐리어(13)의 저면측으로 부터 볼 수 있도록 하면 된다.
상기 얼라인먼트 마크(36)를 사용하여도, 반도체칩(10)과 이너 리드(2)의 위치정합을 정확히 행할 수 있다.
또한, 본 발명의 필름 캐리어(13)에 있어서는, 이너 리드(2)가 유기절연막(1)에 지지되도록 고정되어 있기 때문에, 종래와 같이 이너 리드가 디바이스홀로 부터 일정한 길이로 돌출되어 제공된 경우와 같이, 반도체칩(10)과 접합되는 부분에서의 이너 리드(2)의 설계의 자유도가 증대된다. 예컨대, 도 12에 보인 바와 같이, ILB 위치의 중심부를 향해 연장되어 형성된 이너 리드(33)도 무방하다.
상술한 바와 같이, 이너 리드(2)의 설계 자유도가 증대하면, 반도체칩(10)에 형성되는 범프(11)의 형성위치가, 반도체칩(10)의 접합면의 주변 에지부외에도 가능하게 되어, 반도체칩(10)의 설계 자유도도 증대한다. 따라서, 종래와 같이 범프를 반드시 주변상으로(peripherally) 제공할 필요가 없다.
또한, 최근, 액정드라이버의 반도체칩의 칩폭은, 예컨대 0.7㎜정도로 적으며, 금후에도 더욱 적어지는 추세이다. 통상적으로, 반도체칩의 칩폭이 적어질수록 칩자체의 강도가 저하한다. 그러나, 본 실시예에 관한 반도체 장치, 예컨대 도 1에 보인 바와 같은 반도체 장치의 구조에서는, 반도체칩(10)상에 유기절연막(1)과 절연 기재 테이프(34)가 제공되어, 이들이 반도체칩(10)의 보강재로 작용한다. 따라서, 본 발명의 반도체 장치에 의하면, 칩폭이 적은 반도체 장치를 사용하는 것이 가능하게 된다.
여기에서, 상기 필름 캐리어, 즉, 이너 리드(2)가 유기절연막(1)에 의해 지지된 필름 캐리어(13)를 사용한 반도체 장치의 제조방법에 대해 이하에 설명한다.
우선, 도 13(a) 및 13(b)에 보인 바와 같이, 디바이스홀(35)에 이방성 도전수지(22)가 인쇄에 의해 형성된 필름 캐리어(13)를, 테이프 고정 스테이지(42)상의 소정 위치에 고정한다. 이 때의 필름 캐리어(13)의 고정은 테이프 고정 스테이지(42)에 제공된 흡착공(43)에 의한 흡착에 의해 행해진다.
상기 이방성 도전수지(22)는, 접합되는 반도체칩(10)의 사이즈에 0㎜∼0.4㎜를 더한 사이즈로 형성한다. 이는, 접합된 경우, 반도체칩(10)과 필름 캐리어(13)사이로 부터 이방성 도전수지(22)가 압출되도록 하여, 반도체칩(10)에 의해 필복되지 않은 이너 리드(2)를 피복하기 때문이다. 또한, 상기 이방성 도전수지(22)는 인쇄에 의해 피름 캐리어(13)에 형성되어 있으나, 그 외에, 예컨대 이방성 도전수지(22)를 포팅에 의해 형성해도 좋고, 소정 크기의 시일형(seal type) 이방성 도전수지(22)를 필름 캐리어(13)에 부착하여 형성해도 좋다.
본 실시예에서, 상기 이방성 도전수지(22)의 두께는 동박(이너 리드(2) 등의 도전배선)의 두께와 반도체칩(10)상의 범프(11)의 높이를 더한 것에 5㎛∼10㎛정도 더한 두께로 한다. 본 실시예에서는, 사용한 동박의 두께가 15㎛이고, 범프(11)의 높이가 10㎛이며, 이방성 도전수지(22)의 두께를 35㎛로 했다.
반도체칩(10)에 형성되는 범프(11)는, Au를 전해도금으로 10㎛의 높이까지 형성했다. 그러나, 이에 한정되지 않고, 무전해도금으로 Ni범프를 5㎛정도의 높이까지 형성하고, 그 표면에 Au의 무전해도금을 0.05∼2㎛의 두께를 형성한 범프도 좋다. 이와 같이, Ni 위에 Au를 도금한 범프라도 이방성 도전수지(22)를 사용하여 반도체칩(10)과 필름 캐리어(13)를 충분히 접합할 수 있다.
또한, 본 실시예에 있어서, 동박의 두께는 15㎛이기 때문에, 도 5에 보인 바와 같이, 반도체칩(10)에 범프를 형성하지 않아도, 반도체칩(10)가 이너 리드(2)의 접합은 가능하다. 이 경의 ILB시의 압착압력은 반도체칩(10)에 범프를 형성한 경우보다도 크게할 필요가 있다.
또한, 도 6에 보인 바와 같이, 범프(11)를 이너 리드(2)에 형성해도 반도체칩(10)과 이너 리드(2)와의 접합은 가능하다. 이 경우, 범프(11)는 전사(transfer) 범프 형성방법으로 이너 리드(2)상에 Au로 형성한다.
본 실시예에 사용하는 필름 캐리어형 반도체 장치를 ILB하기 위한 ILB장치는, 도시하지는 않았으나, 릴에 감겨진 필름 캐리어(13)를 로딩부에 세팅할 수 있도록 하고, ILB가 종료된 필름 캐리어(13)는 언로딩부에 세팅된 릴에 권취된다.
상기 ILB장치에 있어서, 필름 캐리어(13)는, 도 13(a) 및 (b)에 보인 바와 같이, 폴리이미드계로 이루어지는 절연 기재 테이프(34)의 도전배선형성측을 테이프 고정 스테이지(42)상에 흡착공(43)에 의해 흡착고정한다. 즉, 도 13(a) 및 13(b)는, 상술한 ILB장치의 필름 캐리어(13)의 흡착 고정상태를 보인 확대도를 도시한 것이다.
상술한 바와 같이 하여, 필름 캐리어(13)가 ILB장치에 세팅된다.
한편, 반도체칩은, 상기 ILB장치에 세팅되기 전에, (1) 도시하지 않은 다이싱시트에 웨이퍼를 부착하고, (2) 이를 다이싱 장치에 의해 다이싱함으로써 얻어질 수 있다. 이 경우, 다이싱시에 실리콘 잔류물의 발생을 방지하기 위해 상기 반도체칩을 풀다이싱(full-dicing)한다.
상기와 같이 다이싱된 반도체칩은 ILB장치의 소정 위치에 세팅되고, 다이싱된 각각의 반도체칩은 화상처리에 의해 반도체칩의 배선패턴면이 인식된다. 다음, 다이싱 시트의 하방으로 부터 티켓 반도체칩을 리프팅 핀으로 리프트시킴으로써, (1) 다이싱 시트로 부터 반도체칩을 분리시키고, (2) 동시에 흡착 콜렛에 의해 흡착한다. 그 후, 상기와 같이 흡착된 반도체칩의 타측도 다른 흡착 콜렛((도 13(a)의 흡착 콜렛(40))에 의해 흡착한다.
이와 같이 하여, 반도체칩의 표면에 형성된 알루미늄배선 패턴을 CCD카메라 등으로 인식할 수 있도록 한다.
그 후, 도 13(a)에 보인 바와 같이, 흡착 콜렛(40)에 의해 흡착된 반도체칩(10)은, 알루미늄 배선패턴의 형성면을 필름 캐리어(13) 측으로 향해, ILB위치의 상방위치로 이동된다. 이 때, 반도체칩(10)은, 흡착 콜렛(40)에 제공된 흡착공(41)으로 부터의 흡인에 의해 흡착된다.
도 13(a)에 있어서, 테이프고정 스테이지(42)는 고정된 필름 캐리어(13)를 약 80℃로 가열한다. 이에 의해, 필름 캐리어(13)상에 형성된 이방성 도전수지(22)의 점도를 저하시키도록 한다.
다음, 상기 흡착 콜렛(40)에 의해 흡착된 반도체칩(10)은, 표면의 화상인식의 종료후, 필름 캐리어(13)에 형성된 얼라인먼트 마크에 의해 위치정합이 행해지고, 필름 캐리어(13)측으로 이동되어 가압착된다. 이 가압착은 테이프고정 스테이지(42)에 의해 이방성 도전수지(22)가 약 80℃로 되도록 가열되고, 약 3초간 행한다.
가압착후, 흡착 콜렛(40)이 반도체칩(10)으로 부터 분리되어, 도 13(b)에 보인 바와 같이, 소정 온도로 가열된 본딩툴(44)에 의해 약 14초간 상기 반도체칩(10)을 필름 캐리어(13)로 향해 본압착한다. 이 때의 본딩툴(44)은 표면(44a)이 다이어몬드 시일로 피복되고, 이방성 도전수지(22)가 약 180∼220℃로 되도록 가열된다. 또한, 본딩툴(44)에 의한 본압착시의 하중은 2kgf/칩∼8kgf/칩으로 했다.
본압착시에 본딩툴(44)의 이동스피드가 너무 빠른 경우, 즉 가착동작시간이 짧으면, 반도체칩(10)과 필름 캐리어(13)간에 미충전 보이너 리드가 형성될 염려가 있다. 이 때문에, 본 실시예에서는, 반도체칩(10)과 필름 캐리어(13)간에 미충전 보이너 리드가 형성되지 않도록, 본딩툴(44)에 의한 압착동안 시간을 약 10초간으로 하고 있다.
일반적으로, 이방성 도전수지(22)는, 압력의 인가방향으로 도전성을 나타내기 때문에, 상술한 바와 같이, 본딩툴(44)에 의해 반도체칩(10)이 필름 캐리어(13)에 대해 압착하면, 반도체칩(10)의 범프(11)와 필름 캐리어(13)의 이너 리드(2)가 이방성 도전수지(22)의 도전입자에 의해 도통하게 된다. 그러나, 이방성 도전수지(22)의 다른 압력이 인가되지 않은 영역에서는 절연성이 유지되고 있다.
이너 리드(2)와 반도체칩(10)이 이방성 도전수지(22)의 도전입자(21)를 통해 전기적으로 접속됨으로써, 종래와 같이 이너 리드부에 도금된 주석과 반도체칩상에 형성된 금으로 이루어지는 공정을 형성할 필요가 없게 된다. 이에 따라, 이너 리드(2)와 반도체칩(10)과의 접합시에, 종래와 같이 고온(500℃)을 필요로 하지 않는다. 따라서, CCD에 의해 이너 리드(2)와 반도체칩(10)과의 접합상태의 인식시에, 플레임이 발생되지 않아, 인식정확도를 향상시킬 수 있다. 또한, 저온에서의 접합공정이기 때문에, 필름 등의 열팽창 및 벤딩 등을 억제할 수 있어, 위치정합의 정확도가 크게 향상된다.
또한, 상기 설명에서는 본압착시에, 소정 온도로 가열된 본딩툴(44)을 사용하여 이즈(22)를 180∼200℃로 되도록 가열하였으나, 이 경우, 본딩툴(44)로 부터의 열은 반도체칩(10)을 통해 이방성 도전수지(22)에 전달되기 때문에, 열전달 효율이 나쁘다. 이 때, 그 위에 필름 캐리어(13)가 제공되어 있는 테이프 고정 스테이지(42)를 가열함으로써, 이방성 도전수지(22)를 가열하도록 하면, 열전달 효율이 좋아진다.
상기와 같이, 테이프 고정 스테이지(42)에 의해 이방성 도전수지(22)를 가열하는 경우, 이미 테이프 고정 스테이지(42)에서는 가압착시에 이방성 도전수지(22)를 약 80℃로 가열하도록 되어있기 때문에, 본압착시에 이방성 도전수지(22)를 180∼200℃로 되도록 가열하기 위해서는 시간이 걸리게 된다. 다른 스테이지, 즉 가압착과 본압착에서 다른 테이프 고정 스테이지를 사용하면, 이방성 도전수지(22)의 온도를 가압착과 본압착에 따라 신속히 절환할 수 있어, 제조효율을 향상시킬 수 있다.
종래, 반도체칩과 필름 캐리어의 접합, 즉 ILB후, 반도체칩과 필름 캐리어의 접합부분에 수지를 밀봉하는 수지봉지공정을 실시하고 있다. 그러나, 본 발명의 제조방법에 의하면, 반도체칩과 필름 캐리어의 접합이, 반도체칩과 필름 캐리어간에 이방성 도전수지를 통해 행해지기 때문에, ILB공정과 수지봉지공정을 일괄하여 행할 수 있다.
또한, 밀봉수지가 ILB시에 형성되도록 되기 때문에, 포스트 큐어링을 위한 공정을 별도로 설정할 필요가 없게 되어, 반도체 장치의 제조에 관한 시간을 대폭 단축할 수 있다.
상기 방법에서 ILB후에는, 반도체 장치는 마크 인쇄기 또는 레이저 마스크(도시되지 않음)에 의해 마킹된다.
또한, 상술한 바와 같이 하여 제조된 필름 캐리어형 반도체 장치는, 릴에 의해 권취된 패키지의 형태로 유저에 출하된다.
따라서, 유저는 릴에 권취된 반도체 장치를 금형으로 타발하여, 예컨대 도 3에 보인 바와 같이 액정모듈에 실장한다. 이 경우, 릴이 타발된 반도체 장치(54)의 출력측 아웃터 리드(4)는 액정패널(52)의 주변 에지부(52a)상의 전극(52c)에 이방성 도전 접착제를 사용하여 접합된다. 한편, 입력측 아웃터 리드(3)는 유리에폭시 시판(53)에 이방성 도전 접착제 또는 납땜에 의해 접합된다.
이상과 같이, 본 발명에서는, 필름 캐리어(13)의 구조, 즉 이너 리드(2)가 유기절연막(1)으로 지지된 구조로 되어 있기 때문에, 반도체칩(10)과 필름 캐리어(13)의 접합상태가 견고하게 되어, 반도체칩(10)이 소형화에 충분히 대응할 수 있도록 된다.
다음, 상기 필름 캐리어(13)의 제조방법에 대해 설명한다. 여기에서, 필름 캐리어(13)의 소재로서, (1) 3층 필름 캐리어 기재 절연 기재 테이프(34)를 사용한 경우와, (2) 2층 필름 캐리어 기재를 사용한 경우로 나누어 설명한다.
우선, 3층 필름 캐리어 기재를 사용한 경우의 필름 캐리어(13)의 제조방법을 설명한다. 또한, 상기 3층 필름 캐리어 기재로서, 두께가 75㎛, 테이프폭이 35㎜인 폴리이미드 필림을 사용한다. 또한, 접착제는 상기 폴리이미드 필름에 12㎛ 정도의 두께로 형성된다.
상기 3층 필름 캐리어 기재를 사용한 경우의 필름 캐리어(13)의 제조방법은, 적어도 이하의 3공정을 포함한다
제1공정 : 절연 기재 테이프(34)에 반도체칩(10)을 실장하기 위한 디바이스 홀(35)(개구부)을 형성한다.
제2공정 : 상기 절연 기재 테이프(34)의 주표면에, 상기 디바이스홀(35)로 이너 리드(2)가 돌출하도록 패터닝된 도전배선을 형성한다.
제3공정 : 상기 이너 리드(2)를 지지하도록, 이너 리드(2)를 포함하여 도전배선을 유기절연막(1)으로 피복한다.
구체적으로 설명하면, 도 14(a)에 보인 바와 같이, 상기 접착제가 제공된 필름 캐리어 기재(이하, 절연 기재 테이프라 함)(34)에 대해, 도 14(b)에 보인 바와 같은, 디바이스홀(35)이나, 도시하지 않은 필름 이송용 퍼포레이션, 슬릿 등을 금형으로 타발(stamp out)한다.
둘째, 도 14(c)에 보인 바와 같이, 상기 디바이스홀(35) 등이 형성된 절연 기재 테이프(34)의 주표면측에 동박(38)이 형성된다. 이 동박(38)은, 전해동박을 사용하고, 두께를 15㎛로 했다. 동박의 두께는 15㎛, 24㎛, 36㎛의 3종류이고, 이너리드의 피치 등을 고려하여 결정된다. 또한, 본 실시예에서는 패드 피치가 50㎛인 반도체 장치를 사용한다.
상기 동박(38)은, 절연 기재 테이프(34)의 표면의 접착제를 협지하여 라미네이트장치(도시되지 않음)에 의해 가열가압하여 접착한다.
셋째, 도 14(d)에 보인 바와 같이, 절연 기재 테이프(34)의 동박(38)의 형성면과는 반대측으로 부터, 디바이스홀(35)에 에칭레지스트제(9)를 인쇄한다. 이 에칭 레지스트제(9)로서는, 후술하는 공정에서 사용되는 포토레지스트 제거에 사용하는 알카리용액 등으로 용해되지 않는 유기성의 레지스트제를 사용한다.
넷째, 도 14(e)에 보인 바와 같이, 동박(38)상에 포토레지스트(39)를 코팅하고, 큐어링한다. 이에 따라, 도 14(f)에 보인 바와 같이, 절연 기재 테이프(34)상에 형성하는 배선패턴을 형성하기 위해, 노광현상한다. 도 14(g)에 보인 바와 같이, 불필요부분의 동박(38)을 에칭하고 제거한다. 이 에칭은 산화제1철로 행한 후, 세정한다.
다섯째, 도 14(h)에 보인 바와 같이, 동박(38)상의 포토레지스트(39)를 알칼리용액으로 박리한다. 이때, 에칭레지스트제(9)는 알칼리용액으로 용해되지 않은 유기성의 레지스트제로 되어 있기 때문에, 동박(38)상의 포토레지스트(39)만 박리된다.
여섯째, 소정의 배선패턴을 형성하고 있는 동박(38)상에 솔더레지스트로서의 기능을 갖는 유기절연막(1)을 인쇄한다. 이 인쇄방법으로서는 각종 형태를 취할 수 있다. 예컨대, 액상의 수지를 도포하여도 좋고, 또한 미리 박막상으로 성형된 것을 용착시켜도 좋다. 이와 같이 인쇄함으로써, 도 14(i)에 보인 바와 같이, 동박(14)의 입력측 아웃터 리드(3), 출력측 아웃터 리드(4), 및 이너 리드(2)의 부분만을 노출하도록 한다. 이때, 이너 리드(2)는 유기절연막(1)에 의해 지지된 상태로 고정된다. 또한, 상기 유기절연막(1)으로서는, ILB시에 가열되기 때문에, 내열성이 높은 폴리이미드계의 유기절연막을 사용하고, 형성되는 25∼50㎛로 했다.
일곱번째, 도 14(j)에 보인 바와 같이, 에칭레지스트제(9)를 용제로 용해하여 제거한다. 이 용제로서는 DMF(디메틸포름알데히드), NMF(N-메틸피롤리돈) 등을 사용한다.
최후로, 도 14(k)에 보인 바와 같이, 이너 리드(2), 입력측 아웃터 리드(3), 출력측 아웃터 리드(4)의 노출 부분에 대해, 무전해의 주석도금(30)을 0.4㎛∼0.7㎛의 두께로 형성한다. 이 때, 휘스커의 발생억제를 위해 주석도금(30)을 110∼140℃에서 1∼2시간 실시하여 경화시켜 필름 캐리어(23)를 완성한다.
다음, 2층 필름 캐리어 기재를 사용한 경우의 필름 캐리어(13)의 제조방법을 설명한다. 또한, 2층 필름 캐리어 기재 절연 기재 테이프(34)에는, 3층필름 캐리어(34)에는, 3층필름 캐리어와 같이, 표면에 접착제가 라미네이트된 것은 아니다.
상기 2층 필름 캐리어 기재를 사용한 경우의 필름 캐리어(13)의 제조방법은, 적어도 이하의 3공정을 포함한다.
제1 공정 : 절연 기재 테이프(34)의 1 주표면에, 반도체칩(10)의 실장을 위해 도전배선을 패터닝한다.
제2공정 : 상기 패터닝된 도전배선을 유기절연막(1)으로 피복한다.
제3공정 : 상기 도전배선의 이너 리드(2)가 상기 유기절연막(1)으로 지지된 상태로, 상기 이너 리드(2)가 노출되도록, 상기 절연 기재 테이프(34)의 동박(38)의 형성면과는 반대면에 반도체칩(10)의 실장을 위한 개구부인 디바이스홀(35)을 형성한다.
구체적으로 설명하면, 우선 도 15(a)에 보인 바와 같이, 절연 기재 테이프(34)의 1 주표면에 동(31)을 스퍼터링하여 피복한다.
둘째, 도 15(b)에 보인 바와 같이, 상기 동(31)이 피복된 절연 기재 테이프(34)상에, 포토레지스트(39)를 도포하여 배선패턴을 형성하는 이외의 부분에 포토레지스트(39)를 남기도록 노광한다.
셋째, 도 15(c)에 보인 바와 같이, 도전배선 패턴(32)을 전해법에 의해 형성한다. 즉, 도 15(a)에서 피복된 얇은 동(31)을, 전해법으로 그의 막두께를 포토레지스트(39)의 두께 정도까지 성장시킴으로써, 도전배선 패턴(32)을 형성한다.
넷째, 도 15(d)에 보인 바와 같이, 포토레지스트(39) 및 이 포토레지스트(39)의 아래에 형성된 동(31) 등을 박리하고, 도 15(e)에 보인 바와 같이, 도전배선 패턴(32)상에 유기절연막(1)을, 도 14의 경우와 동일한 방법으로 인쇄한다. 이에 의해, 도전배선 패턴(32)중, 입력측 아웃터 리드(3)와 출력측 아웃터 리드(4)가 노출된다.
다섯째, 도 14(f)에 보인 바와 같이, 절연 기재 테이프(34)의 배선패턴의 형성면과는 반대측의 면에 포토레지스트(39)를 도포하고, 상기 절연 기재 테이프(34)에 디바이스홀(35)을 형성하기 위해 노광형성한다.
여섯째, 알칼리용액으로 절연 기재 테이프(34)을 에칭하여, 도 15(g)에 보인 바와 같이, 디바이스홀(35)을 형성한다. 이에 의해, 이너 리드(2)가 노출된다.
일곱번째, 절연 기재 테이프(34)의 도전배선패턴(32)의 형성면과는 반대면에 형성된 포토레지스트(39)을 박리하고, 도 15(h)에 보인 바와 같은 상태로 한다.
최후로, 아웃터 리드(2), 입력측 아웃터 리드(3), 출력측 아웃터 리드(4)의 노출 부분에 대해, 무전해의 주석도금(30)을 0.4㎛∼0.7㎛의 두께로 형성한다. 이때, 휘스커의 발생억제를 위해 주석도금(30)을 110∼140℃에서 1∼2시간 실시하여 경화시켜, 도 15(i)에 보인 바와 같은 필름 캐리어(23)가 완성된다.
이상과 같이, 2층 필름 캐리어기재를 사용하여도, 본 발명의 필름 캐리어형 반도체 장치의 제작은 가능하나, 절연 기재 테이프(34)의 도전배선패턴(32)의 형성면과는 반대측의 면(이면)으로부터 디바이스홀(35)을 형성하기 위한 공정 등의 여분의 공정이 필요하기 때문에, 3층 필름 캐리어기재를 사용하여 반도체 장치를 제작하는 것이 보다 저렴하게 제작할 수 있다.
본 발명의 범위와 정신을 벗어나지 않고도 당업자들에 의해 각종 변형예들이 용이하게 실시될 수 있을 것이다. 따라서, 첨부된 특허청구의 범위는 본 명세서의 설명내용에 제한되지 않고, 더 넓게 해석되어야 한다.
본 발명은 필름 캐리어 테이프를 사용한 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법에 관한 것이다.

Claims (21)

  1. 반도체칩이, 개구부를 갖는 절연 기재 테이프 및 상기 절연 기재 테이프의 1 주표면에 형성되고 상기 개구부에 있어서 상기 반도체칩에 전기적으로 접속되는 이너 리드부를 갖는 도전배선으로 구성되는 필름 캐리어에 실장되고,
    상기 필름 캐리어에는 상기 도전배선과는 상이한 유기절연막이 제공되며, 상기 유전절연막은 상기 도전배선과 상기 이너 리드부를 피복하여 이너 리드부를 지지하도록 형성되어 있는 반도체 장치.
  2. 제1항에 있어서,
    상기 유기절연막과 반도체칩간에 형성되어 있는 밀봉수지를 더 포함하는 반도체 장치.
  3. 제2항에 있어서,
    상기 밀봉수지는 이방성 도전수지인 반도체 장치.
  4. 제3항에 있어서,
    상기 이방성 도전수지는 열경화성 수지로 이루어지는 절연성 밀봉수지와, 도전입자로 형성되어 있는 반도체 장치.
  5. 제4항에 있어서,
    상기 도전입자는 금속이 코팅되어 있는 플라스틱 볼인 반도체 장치.
  6. 제1항에 있어서,
    상기 반도체칩과 이너 리드부가 범프를 통해 접속되어 있는 반도체 장치.
  7. 제6항에 있어서,
    상기 범프는 니켈층에 금을 코팅한 구조인 반도체 장치.
  8. 제6항에 있어서,
    상기 범프는 반도체칩상에 형성되어 있는 반도체 장치.
  9. 제6항에 있어서,
    상기 범프는 이너 리드부상에 형성되어 있는 반도체 장치.
  10. 제1항에 있어서,
    상기 이너 리드부를 피복하고 있는 유기절연막의 반도체칩에 대향하는 부분에, 상기 유기절연막을 관통하는 개구부가 적어도 1개소 형성되어 있는 반도체 장치.
  11. 제1항에 있어서,
    상기 반도체칩이 보호용 수지로 피복되어 있는 반도체 장치.
  12. 반도체칩이, 개구부를 갖는 절연 기재 테이프와, 상기 절연 기재 테이프의 1 주표면에 형성되고, 상기 개구부에 있어서 상기 반도체칩이 전기적으로 접속되는 이너 리드부를 갖는 도전배선으로 구성되는 필름 캐리어에 실장되는 반도체 장치의 제조방법으로서,
    상기 필름 캐리어의 이너 리드부에, 밀봉수지를 형성한 후, 반도체칩을 상기 밀봉수지를 통해 상기 이너 리드부에 압착(solderless connecting)하고, 상기 이너 리드부와 반도체칩을 전기적으로 접속하는 반도체 장치의 제조방법.
  13. 제12항에 있어서,
    상기 밀봉수지는 이방성 도전수지인 반도체 장치의 제조방법.
  14. 제12항에 있어서,
    상기 반도체칩과 상기 이너 리드부의 압착공정은,
    (a) 필름 캐리어의 밀봉수지 형성면에, 반도체칩의 배선패턴부가 접합되도록 상기 반도체칩을 가압착(provisionally solderless connecting)하는 가압착 공정과,
    상기 가압착된 반도체칩을 상기 반도체칩의 배선패턴부와 상기 이너 리드부가 전기적으로 접합되도록 가압하여 본압착(permanently solderless connecting)하는 압착공정을 포함하는 반도체 장치의 제조방법.
  15. 제14항에 있어서,
    상기 가압착 공정과 본압착 공정을 각각 별개의 장치에서 행하는 반도체 장치의 제조방법.
  16. 개구부를 갖는 절연 기재 테이프 및 상기 절연 기재 테이프의 1 주표면에 형성되고 상기 개구부에 있어서 상기 반도체칩에 전기적으로 접속되는 이너 리드부를 갖는 도전배선으로 구성되는 필름 캐리어 테이프로서,
    상기 필름 캐리어에는 상기 도전배선과는 상이한 유기절연막이 제공되며, 상기 유기전연막을 상기 도전배선과 상기 이너 리드부를 피복하여 이너 리드부를 지지하도록 형성되고 있는 필름 캐리어 테이프.
  17. 제16항에 있어서,
    상기 절연 기재 테이프에는 반도체칩의 접속시의 위치정합용의 얼라인먼트부가 적어도 2개소 형성되어 있는 필름 캐리어 테이프.
  18. 제17항에 있어서,
    상기 얼라인먼트부는, 상기 이너 리드부를 지지하는 유기절연막으로 피복되지 않은 개소에 형성되어 있는 필름 캐리어 테이프.
  19. 제16항에 있어서,
    상기 이너 리드부는, 상기 개구부의 중심 근방까지 연장되어 제공되어 있는 필름 캐리어 테이프.
  20. 개구부를 갖는 절연 기재 테이프 및 상기 절연 기재 테이프의 1 주표면에 형성되고 상기 개구부에 있어서 상기 반도체칩에 전기적으로 접속되는 이너 리드부를 갖는 도전배선으로 구성되는 필름 캐리어 테이프의 제조방법으로서,
    (1) 상기 절연 기재 테이프에 반도체칩 실장을 위한 개구부를 형성하는 공정 ;
    (2) 상기 절연 기재 테이프의 1 주표면에, 상기 개구부로 이너 리드부가 돌출하도록 도전배선을 형성하는 공정 ; 및
    (3) 상기 이너 리드부를 지지하도록, 상기 이너 리드부를 포함하여 도전배선을 유기절연막으로 피복하는 공정을 포함하는 필름 캐리어 테이프의 제조방법.
  21. 개구부를 갖는 절연 기재 테이프 및 상기 절연 기재 테이프의 1 주표면에 형성되고 상기 개구부에 있어서 상기 반도체칩에 전기적으로 접속되는 이너 리드부를 갖는 도전배선으로 구성되는 필름 캐리어 테이프의 제조방법으로서,
    (1) 상기 절연 기재 테이프의 1 주표면에, 반도체칩 실장을 위한 도전배선을 패터닝하는 공정 ;
    (2) 상기 패터닝된 도전배선을 유기절연막으로 피복하는 공정 ; 및
    (3) 상기 도전배선의 이너 리드부가 상기 유기절연막으로 지지된 상태로, 상기 이너 리드부가 노출되도록, 상기 절연 기재 테이프의 도전배선형성면과는 반대면에 반도체칩의 실장을 위한 개구부를 형성하는 공정을 포함하는 필름 캐리어 테이프의 제조방법.
KR1019970053978A 1996-12-13 1997-10-14 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법 KR100315138B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-334326 1996-12-13
JP8334326A JPH10173003A (ja) 1996-12-13 1996-12-13 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法

Publications (2)

Publication Number Publication Date
KR19980063532A true KR19980063532A (ko) 1998-10-07
KR100315138B1 KR100315138B1 (ko) 2002-02-28

Family

ID=18276113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970053978A KR100315138B1 (ko) 1996-12-13 1997-10-14 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법

Country Status (4)

Country Link
US (1) US6011315A (ko)
JP (1) JPH10173003A (ko)
KR (1) KR100315138B1 (ko)
TW (1) TW351843B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386537B1 (ko) * 1999-02-02 2003-06-02 샤프 가부시키가이샤 저비용 테이프캐리어패키지 및 그를 이용한 액정모듈
KR100780828B1 (ko) * 1998-03-18 2008-05-09 히다찌 케이블 리미티드 반도체장치,리이드패터닝기판,및전자장치와그제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129272B2 (ja) * 1998-01-28 2001-01-29 日本電気株式会社 半導体装置とその製造装置および製造方法
KR100510387B1 (ko) * 1998-07-01 2005-08-30 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6150730A (en) * 1999-07-08 2000-11-21 Advanced Semiconductor Engineering, Inc. Chip-scale semiconductor package
WO2001026147A1 (fr) * 1999-10-04 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2001237348A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
JP3798220B2 (ja) * 2000-04-07 2006-07-19 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール
KR100651788B1 (ko) * 2000-04-25 2006-11-30 삼성테크윈 주식회사 Ｔｂｇａ 반도체 팩키지 제조 방법
US6524881B1 (en) 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
JP4318892B2 (ja) 2002-05-30 2009-08-26 富士通マイクロエレクトロニクス株式会社 電子装置の設計方法および製造方法
US6847102B2 (en) * 2002-11-08 2005-01-25 Freescale Semiconductor, Inc. Low profile semiconductor device having improved heat dissipation
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
JP3693060B2 (ja) * 2003-09-24 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007067272A (ja) * 2005-09-01 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアおよびその製造方法
JP4728079B2 (ja) * 2005-10-07 2011-07-20 ルネサスエレクトロニクス株式会社 半導体装置用基板および半導体装置
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
JP2010238693A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
KR102308384B1 (ko) * 2015-01-06 2021-10-01 매그나칩 반도체 유한회사 방열 반도체 소자 패키지 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63160239A (ja) * 1986-12-23 1988-07-04 Nec Corp リ−ド・ボンデイング方法
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
TW263596B (ko) * 1992-12-28 1995-11-21 Mitsui Mining & Smelting Co
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
JPH07161765A (ja) * 1993-12-03 1995-06-23 Hitachi Cable Ltd フィルムキャリア型半導体装置
JPH07169795A (ja) * 1993-12-16 1995-07-04 Seiko Epson Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780828B1 (ko) * 1998-03-18 2008-05-09 히다찌 케이블 리미티드 반도체장치,리이드패터닝기판,및전자장치와그제조방법
KR100386537B1 (ko) * 1999-02-02 2003-06-02 샤프 가부시키가이샤 저비용 테이프캐리어패키지 및 그를 이용한 액정모듈

Also Published As

Publication number Publication date
JPH10173003A (ja) 1998-06-26
US6011315A (en) 2000-01-04
KR100315138B1 (ko) 2002-02-28
TW351843B (en) 1999-02-01

Similar Documents

Publication Publication Date Title
KR100315138B1 (ko) 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법
US6175151B1 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR900008665B1 (ko) 반도체장치의 제조방법
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US20030109078A1 (en) Semiconductor device, method for manufacturing the same, and method for mounting the same
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
KR20000010668A (ko) 성형된 유연 회로 볼 그리드 어레이 및 그 제조방법
KR100399379B1 (ko) 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법
EP0886313A1 (en) Semiconductor device sealed with resin, and its manufacture
US6847121B2 (en) Semiconductor device and package product of the semiconductor device
US20110100549A1 (en) Method for manufacturing component-embedded module
JP4240899B2 (ja) 半導体装置及び半導体装置の製造方法
US20040106288A1 (en) Method for manufacturing circuit devices
US7045393B2 (en) Method for manufacturing circuit devices
KR100256911B1 (ko) 테이프 캐리어 패키지 및 이 테이프 캐리어 패키지를 포함하는 액정표시장치
US20090079068A1 (en) Methods for attaching a flip chip integrated circuit assembly to a substrate
JP3827978B2 (ja) 半導体装置の製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP3357301B2 (ja) 半導体パッケージ、その製造方法及び搬送フレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee