KR100386537B1 - 저비용 테이프캐리어패키지 및 그를 이용한 액정모듈 - Google Patents

저비용 테이프캐리어패키지 및 그를 이용한 액정모듈 Download PDF

Info

Publication number
KR100386537B1
KR100386537B1 KR10-2000-0004012A KR20000004012A KR100386537B1 KR 100386537 B1 KR100386537 B1 KR 100386537B1 KR 20000004012 A KR20000004012 A KR 20000004012A KR 100386537 B1 KR100386537 B1 KR 100386537B1
Authority
KR
South Korea
Prior art keywords
wiring
tape carrier
carrier package
bending
input
Prior art date
Application number
KR10-2000-0004012A
Other languages
English (en)
Other versions
KR20000071304A (ko
Inventor
타마이시게키
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20000071304A publication Critical patent/KR20000071304A/ko
Application granted granted Critical
Publication of KR100386537B1 publication Critical patent/KR100386537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

기재(2), 상기 기재(2)상에 형성된 배선(6,7,15), 상기 배선(6,7,15)상에 형성되어 배선(6,7,15)을 절연하여 보호하는 절연보호막을 포함하는 테이프캐리어패키지가 개시된다. 배선(7,15)은 절연보호막으로부터 노출되어 있는 복수의 배선 노출부(7-lA,7-3B···) 및 배선 노출부(15-1a,15-2 b···)를 갖는다. 상기 기재(2)에 형성된 절곡부(11)를 따라 기재(2)를 구부림에 의해, 대향하게 되는 배선 노출부(7-1A,15-1a,7-3B,15-2b)가 전기적으로 접속되어 있다. 상기 기재(2)를 구부림에 의해 3차원 배선 구조가 실현된다. 이로써, 다층 배선 구조의 테이프캐리어패키지 및 그를 이용한 액정 모듈이 염가로 제공된다.

Description

저비용 테이프캐리어패키지 및 그를 이용한 액정모듈{LOW-COST TAPE CARRIER PACKAGE AND LIQUID CRYSTAL MODULE USING THE SAME}
본 발명은 반도체장치용 테이프캐리어패키지 및 그를 이용한 액정모듈에 관한 것이다.
종래, 액정패널을 구동하기 위한 IC 등으로 구성된 액정드라이버는, 대부분 반도체장치의 패키지의 일형태인 TCP(테이프 캐리어 패키지)의 형태로 액정패널에 설치된다. 도 9는 상기한 반도체장치가 설치된 액정패널모듈의 일예를 나타낸다.
도 9에 나타낸 바와 같이, 액정패널(101)은 복수의 TCP(102,102,···)에 의해 플렉시블 기판(103,104)에 접속되어 있고, 각 TCP(102)는 액정드라이버칩(105)을 포함하고 있다. TCP(102)는 액정 드라이버칩(105)을 구동하는 전원 및 플렉시블 기판(103,104)으로부터의 각종 제어신호가 공급되며, 액정패널(101)에 액정패널(101)을 구동하는 전압을 공급하고 있다.
다음, 도 10은 종래의 TCP의 일예를 나타낸다. 도 10에 나타낸 바와 같이, 상기 TCP는 출력측 배선(201)과 입력측 배선(202)을 가진다. 이 출력측 배선(201)과 입력측 배선(202)은 기재(203)상에 형성되어 있다. 이 기재(203)는 대략 그의 중앙에 디바이스홀(205)이 형성되어 있다. 이 디바이스홀(205)은 출력측 배선(201)의 노출된 내측 단부(201A) 및 입력측 배선(202)의 내측 단부(202A)를 노출시킨다. 또한, 이 디바이스홀(205)에 반도체 칩(도시 안됨)이 탑재되고, 이 반도체칩의 범프 전극이 출력측 배선(201)의 내측 단부(201A) 및 입력측 배선(202)의 내측 단부(202A)에 접속되어 있다. 또한, 상기 출력측 배선(201)의 외측 단부(201B)는 액정패널에 접속된다. 한편, 상기 입력측 배선(202)의 외측 단부(202B)는 기재(203)에 형성된 입력 접속용슬릿(207)에 의해 노출되고, 상기 외측 단부(202B)는 플렉시블 기판상의 배선에 접속되어 있다. 이 플렉시블 기판상의 배선을 통하여, 상기 TCP는 액정패널 구동용 전원, 반도체를 구동하는 전원, 및 각종 제어신호의 교환을 행한다.
근래, 시장에서의 경박단소화의 요청 때문에, 액정패널에 설치되는 반도체장치도 소형화가 불가피하며, 그와 같은 요청에 부응하기 위해, TCP의 다층 배선에 관한 기술이 제안되어 있다. 이것에 관해서는, 예컨대 일본국 공개 특허 공보 제 89-19737호 및 제 94-29352호등에 개시되어 있다.
즉, 현재로는, 액정패널 구동용 전원, 반도체소자 구동용 전원 및 반도체소자로의 각종 제어신호선을 구비한 플렉시블 기판은, 예컨대 5층등의 다층 기판으로 되어 있다. 따라서, 플렉시블 기판에 접속될 TCP를 다층 배선 구조로 형성함에 의해, 플렉시블 기판측의 배선 부담을 감소시킬 수 있고, 그 결과 소형화할 수 있다.
또한, TCP를 다층 배선 구조로 하면 배선의 자유도가 증가하여, 액정구동용 반도체소자를 입력 단자 형태가 다른 새로운 액정구동용 반도체소자와 교환하는 경우에도, TCP내에서 배선을 바꾸는 것에 의해 플렉시블 기판을 공통화할 수 있어서, 비용을 절감할 수 있다.
또한, 액정구동용 반도체소자에 입력되는 액정패널 구동용 전원은 일반적으로 복수의 범프(패드)를 통해 반도체소자에 입력되지만, 이 전원의 공급선을 TCP상의 다층 배선에 의해 실현함으로써, 저항을 감소시켜, 전압 강하를 방지할 수 있는 동시에, 잡음에도 강하게 할 수 있다.
그러나, 단층 배선 TCP에 비교하여, 다층 배선 TCP는 제조공정의 1인당 노동량의 증가 또는 복잡함의 증가에 의해 스루풋이 감소되는 동시에, 재료 자체도 증가하게 되어, TCP의 단위 면적당 비용은 적어도 2배 이상으로 된다. 그 결과, 상기한 이유로 다층 배선 TCP의 적극적인 채용은 삼가되고 있는 실정이다.
그러나, 근래의 경박단소화 및 비용 절감의 흐름은 반도체소자를 탑재한 TCP만을 단독으로 생각할 때 상기한 요청에 부응할 수 없게 되어 있다. 즉, TCP에 접속되는 플렉시블 기판등도 포함시켜 종합적으로 고려해야 하며, TCP의 다층 배선에 대한 요구도 강화되고 있다.
따라서, 본 발명의 목적은 다층 배선 구조의 저비용 테이프캐리어패키지 및 그를 이용한 액정모듈을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명에서는 반도체소자가 탑재되는 테이프캐리어패키지로서,
기재(3); 상기 기재(3)상에 형성된 배선(7,15); 및 상기 배선을 절연하여 보호하는 절연보호막(35)을 포함하며,
상기 배선(7,15)은 상기 절연보호막(35)에서 노출된 복수의 배선 노출부(A∼J,a∼j)를 가지며,
상기 기재(3)에 형성된 절곡부(11)를 따라 상기 기재(3)를 구부림에 의해 서로 대향하게 되는 적어도 한쌍의 배선 노출부(A,a... )가 서로 전기적으로 접속되어 있는, 반도체소자가 탑재되는 테이프캐리어패키지가 제공된다.
본 발명의 상기 구성에서는, 기재가 절곡부를 따라 구부려져서, 대향하는 배선 노출부가 서로 전기적으로 접속되어 있다. 그 결과, 3차원으로 결선된 2층 배선 구조가 실현된다. 이 3차원 배선 구조는 기재를 구부림에 의해 실현될 수 있음으로써, 저비용으로 된다.
본 발명의 일 실시예에서는, 상기 한쌍의 배선 노출부(A,a)가 이방성 도전막(37)에 의해 전기적으로 접속되어 있다.
본 발명의 상기 실시예에서는, 상층 배선의 배선 노출부와 하층 배선의 배선 노출부를 이방성 도전막에 의해 서로 전기적으로 접속할 수 있다.
본 발명의 일 실시예에서, 상기 기재(3)를 구부릴 때 사용되는 절곡 위치정합 마크(17,18)가 상기 기재(3)에 형성되어 있다.
본 발명의 상기 실시예에서는, 상기 절곡 위치정합용 마크를 이용하여, 전기적으로 접속해야 될 한쌍의 배선 노출부가 서로 정확하게 대향하 도록 기재를 구부릴 수 있다.
본 발명의 일 실시예에서는, 상기 반도체소자에 직접 접속된 주배선(7)에 대하여, 상기 주배선(7)이 배열된 방향에 인접하여 상기 주배선(7)이 연장되는 방향을 따라 연장되는 절곡부(42,43)가 제공된다.
본 발명의 상기 실시예에서는, 상기 절곡부가, 주배선이 배열된 방향에 인접해 있으므로, 상기 절곡부가 주배선이 연장되는 방향에 인접하게 된 경우에 비교하여, 절곡부에서 구부리기 전에 주배선이 연장되는 방향에서의 크기를 감소시킬 수 있다.
본 발명의 일 실시예에서, 상기 반도체소자에 직접 접속된 주배선(7)을 노출시키는 입력 접속용 슬릿(10)이 상기 기재(3)에 형성되며,
상기 절곡부(11)를 따라, 상기 기재(3)를 180°구부릴 때 상기 입력 접속용 슬릿(10)상에 겹치는 입력 접속용 홀(12)이 상기 기재(3)에 형성된다.
본 발명의 상기 실시예에서는, 테이프캐리어패키지를 구부린 후에도, 주배선은 입력 접속용 홀과 입력 접속용 슬릿에서 상하 방향으로 노출되어 있다. 따라서, 구부린 후에도, 주배선의 노출부를 상하 양방향에서 플렉시블 기판에 접속할 수 있다.
또한, 본 발명의 액정모듈은 상기 테이프캐리어패키지를 사용하고 있다다.
본 발명의 액정모듈은 3차원 배선 구조를 갖는 저비용의 테이프캐리어패키지를 사용한다. 따라서, 소형화와 비용 절감을 이룰 수 있다.
도 1은 본 발명의 테이프캐리어패키지의 실시예 1을 나타낸 도면,
도 2는 본 발명의 테이프캐리어패키지의 실시예 2를 나타낸 도면,
도 3은 본 발명의 테이프캐리어패키지의 실시예 3을 나타낸 도면,
도 4는 본 발명의 테이프캐리어패키지의 실시예 4를 나타낸 도면,
도 5는 본 발명의 테이프캐리어패키지의 실시예 5를 나타낸 도면,
도 6은 본 발명의 테이프캐리어패키지의 실시예 6을 나타낸 도면,
도 7은 상기 실시예 2의 180도 구부린 후의 단면도,
도 8은 상기 실시예 2의 테이프캐리어패키지를 구비한 액정모듈의 단면도,
도 9는 종래의 테이프캐리어패키지를 구비한 액정패널의 평면도, 및
도 10은 종래의 테이프캐리어패키지의 평면도이다.
이하, 본 발명을 첨부 도면들에 도시된 실시예들을 참조하여 상세하게 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1의 액정구동 반도체장치용 TCP(테이프 캐리어 패키지)를 나타낸다. 도 1에 도시된 바와 같이, 실시예 1의 TCP는 기부(1) 및 이 기부(1)보다 측방향으로 넓게 확대된 광폭부(2)로 이루어지는 기재(3)를 갖고 있다. 이 기재(3)의 광폭부(2)의 대략 중앙에는 횡방향으로 길게 된 장방형의 디바이스홀(5)이 형성되어 있다.
상기 디바이스홀(5)상에 반도체소자(도시 안됨)가 탑재되어 있다. 이 디바이스홀(5)로부터 광폭부(2)의 단부(2A)에 달하는 복수의 출력측 배선(6,6,6···)이 광폭부(2)상에 배치되어 있다. 이 복수의 출력측 배선(6,6,6···)은 소정 간격을두고 횡방향으로 배열되어 있고, 그의 일단부(6A,6A,6A···)는 디바이스홀(5)로 돌출되어 있다. 이 출력측 배선(6,6,6···)의 타단부(6B,6B,6B···)는 액정패널의 소스 버스 라인 또는 게이트 버스 라인의 ITO(인듐 주석 산화물)에 접속된다.
한편, 상기 디바이스홀(5)로부터 상기 기부(1)의 단부(1A)를 향해 연장되는 입력측 주배선(7,7,7···)은 광폭부(2)로부터 기부(1)에 걸쳐 기재(3)상에 배열되어 있다. 또한, 기부(1)는 입력 접속용 슬릿(10), 절곡부(11) 및 입력 접속용 홀(12)을 갖고 있다. 이 입력 접속용 슬릿(10), 절곡부(11) 및 입력 접속용 홀(12)은 디바이스홀(5)로부터 기부(1)의 단부(1A)를 향해 순서대로 배열된다. 그리고, 상기 입력측 주배선(7)은 일단부(7α)가 상기 디바이스홀(5)로 돌출되고, 타단부(7β)는 상기 절곡부(11)의 바로 앞까지 도달되어 있다.
이 입력측 주배선(7)은 입력 접속용 슬릿(10)에 의해 플렉시블 기판에 접속됨으로써 상기 플렉시블 기판으로부터 전원 및 각종 제어신호가 입력된다.
상기 입력측 주배선(7)은 횡방향으로 19개 배열되어 있고, 이 19개의 입력측 주배선(7)은 도 1에는 도시되어 있지 않지만, 절연보호막으로서작용하는 솔더레지스트로 피복되어 있다.
그리고, 도면중 가장 좌측의 배선(7-1)은 입력 접속용 슬릿(10)의 바로 앞에 위치하는 솔더레지스트 미도포부(A)에서 솔더레지스트로부터 노출되어 있는 배선 노출부(7-1A)를 갖는다. 또한, 3번째의 배선(7-3)은 디바이스홀(5)과 입력 접속용 슬릿(10) 사이의 지점에서 끊겨져 있고, 이 끊겨진 양단부(7-3B,7-3C)가 솔더레지스트 미도포부(B,C)에서 노출되어, 배선 노출부(7-3B,7-3C)를 형성한다. 또한, 7번째의 배선(7-7)도 디바이스홀(5)과 입력 접속용 슬릿(10) 사이의 지점에서 끊겨져 있고, 이 끊겨진 양단부(7-7D,7-7E)가 솔더레지스트 미도포부(D,E)에서 노출되어, 배선 노출부(7-7D,7-7E)를 형성한다. 또한, 12번째의 배선(7-12)도 디바이스홀(5)과 입력 접속용 슬릿(10) 사이의 지점에서 끊겨져 있고, 이 끊겨진 양단부(7-12F,7-12G)가 솔더레지스트 미도포부(F,G)에서 노출되어, 배선 노출부(7-12F,7-12G)를 형성한다. 또한, 14번째의 배선(7-14)은 입력 접속용 슬릿(10) 바로 앞의 솔더레지스트 미도포부(H)에서 솔더레지스트로부터 노출되어 있는 배선 노출부(7-14H)를 갖는다. 또한, 16번째의 배선(7-16)은 디바이스홀(5)과 입력 접속용 슬릿(10) 사이의 지점에서 끊겨져 있고, 이 끊겨진 양단부(7-16I,7-16J)가 솔더레지스트 미도포부(I,J)에서 노출되어, 배선 노출부(7-16I,7-16J)를 형성한다. 그 밖의 배선(7-2,7-4,7-5,7-6,7-8,7-9,7-10,7-11,7-13,7-15,7-17,7-18,7-19)은 일단부(7α)로부터 타단부(7β)까지 도중에서 끊기지 않고, 또한 노출되지 않고 연장되고 있다.
또한, 상기 기재(3)의 기부(1)의 입력 접속용 홀(12)과 기부(1)의 단부(1A) 사이의 영역에 입력측 부배선(15)이 배치되어 있다. 이 입력측 부배선(15)도 상기 입력측 주배선(7)과 마찬가지로 절연보호막으로서 작용하는 솔더레지스트로 피복되어 있다.
상기 입력측 부배선(15)은 부배선(15-1)으로부터 부배선(15-5)까지의 5개의 부배선으로 구성되어 있다. 상기 부배선(15-1)은 절곡부(11)에 대하여 대략 평행하게 연장되며, 양단부에 노출부(15-1a)와 노출부(15-1h)를 갖고 있다. 이 노출부(15-1a,15-1h)는 주배선 노출부(7-1A,7-14H)에 대응하는 솔더레지스트 미도포부(a,h)에서 노출되어 있다. 또한, 부배선(15-2)은 양단부에 노출부(15-2b)와 노출부(15-2e)를 가지며, 노출부(15-2b)는 주배선 노출부(7-3B)에 대응하고, 노출부(15-2e)는 주배선 노출부(7-7E)에 대응한다. 또한, 부배선(15-3)은 양단부에 노출부(15-3c)와 노출부(15-3d)를 가지며, 노출부(15-3c)는 주배선 노출부(7-3C)에 대응하고 노출부(15-3d)는 주배선 노출부(7-7D)에 대응한다. 또한, 부배선(15-4)은 양단부에 노출부(15-4f)와 노출부(15-4j)를 가지며, 노출부(15-4f)는 주배선 노출부(7-12F)에 대응하고 노출부(15-4j)는 주배선 노출부(7-16J)에 대응한다. 또한, 부배선(15-5)은 양단부에 노출부(15-5g)와 노출부(15-5i)를 가지며, 노출부(15-5g)는 주배선 노출부(7-12G)에 대응하고 노출부(15-5i)는 주배선 노출부(7-16I)에 대응한다.
상기 솔더레지스트 미도포부(A,B,C,D,E,F,G,H,I,J) 및 솔더레지스트 미도포부(a,b,c,d,e,f,g,h,i,j)에는 이방성 도전막(도시 안됨)이 도포되어 있다.
또한, 상기 기부(1)와 상기 디바이스홀(5) 사이의 광폭부(2)에 브라켓 형상의 위치정합 마크(17,18)가 형성되어 있다. 이 위치정합 마크(17,18)는 기부(1)를 절곡부(11)에서 구부렸을때 기부(1)의 코너들(20,21)을 위치정합하기 위한 마크이다. 이 위치정합 마크(17,18)는, 예컨대 동(Cu)으로 된 주, 부배선을 패터닝할때, 동시에 패터닝할 수 있다.
다음, 상기 기부(1)를 절곡부(11)를 따라 약 180°구부림에 의해, 상기 주배선(7)의 노출부(7-lA,7-3B,7-3C,7-7D,7-7E)에 부배선(15)의 노출부(15-1a,15-2b,15-3c,15-3d,15-2e)가 겹쳐지고, 열압착을 통해, 상기 이방성 도전막에 의해 서로 전기적으로 접속된다. 그와 동시에, 상기 주배선의 노출부(7-12F,7-12G,7-14H,7-16I,7-16J)에 부배선(15)의 노출부(15-4f,15-5g,15-lh,15-5i,15-4j)가 겹쳐지고, 열압착을 통해, 상기 이방성도전막에 의해 전기적으로 접속된다.
그 결과, 3차원적으로 결선된 2층 배선 구조가 실현된다. 이 3차원 배선 구조는 기재(3)를 구부림에 의해 실현될 수 있음으로써, 비용이 절감된다.
또한, 상기 위치정합 마크(17,18)를 사용함에 의해, 기부(1)를 절곡부(11)에서 구부릴때, 주배선(7)의 노출부(7-1A,7-3B, ···)와 부배선의 노출부(15-1a,15-2b, ···)를 정확하게 대향시켜 접속할 수 있다.
(실시예 2)
다음, 도 2에 본 발명의 테이프캐리어패키지의 실시예 2의 액정구동 반도체장치용 TCP를 나타낸다. 상기 실시예 2는 위치정합 마크(17,18) 대신에 위치정합 구멍(30,31,32,33)을 설치한 점만이, 상기한 실시예 1과 다르다.
도 2에 나타낸 바와 같이, 주배선(7-1)의 옆에 위치정합 구멍(30)이 형성되어 있고, 기부(1)의 중앙(20)에 위치정합 구멍(32)이 형성되어 있다. 또한, 주배선(7-19)의 옆에 위치정합 구멍(31)이 형성되어 있고, 기부(1)의 입력 접속용 홀(12)의 옆에 위치정합 구멍(33)이 형성되어 있다. 절곡부(11)를 따라 기부(1)를 구부렸을때, 위치정합 구멍(30,32)이 서로 겹쳐지며, 위치정합 구멍(31,33)이 서로 겹치게 됨에 따라, 주배선(7)의 노출부(7-1A,7-3B, ···)와 부배선의 노출부(15-1a,15-2b, ···)를 서로 정확하게 대향시켜 접속할 수 있다.
상기 실시예 2에 의하면, 절곡부(11)에 대해 대칭 위치에 제공된 2쌍의 위치정합 구멍(30,32,31,33)을 형성하여, 이 2쌍의 위치정합 구멍을 이용한 위치정합이 행해진다. 따라서, 실시예 1과 비교하여 보다 정확한 위치정합이 가능해진다.
도 7은 상기 절곡부(11)에서 기부가 180°구부려진 상태의 실시예 2의 단면을 나타낸다. 출력측 배선(6)의 타단부(6B)는, 도시되지 않았지만, 이방성 도전막을 통해 액정패널의 ITO에 열압착에 의해 전기적으로 접속된다. 또한, 디바이스홀(5)에는, 도시되어 있지 않지만, 반도체칩이 탑재되어 있고, 이 반도체칩의 범프 전극(패드)은, 입력측 주배선(7)의 일단부(7α) 및 출력측 배선(6)의 일단부(6A)에 전기적으로 접속되어 있다.
또한, 도 7에 나타낸 바와 같이, 솔더레지스트(35)는 출력측 배선(6)의 일단부(6A) 및 타단부(6B) 또는 입력측 주배선(7)의 일단부(7α) 상에도 도포되어 있지 않다. 또한, 기재(3)가 개방되어 있는 입력 접속용 슬릿(10)내의 입력측 주배선(7)상에도 솔더레지스트(35)는 도포되어 있지 않다.
입력 접속용 슬릿(10)은 입력측 주배선(7)을 상기 플렉시블 기판에 접속하기 위한 구멍이다. 이 입력측 주배선(7)과 플렉시블 기판은, 예컨대 솔더등을 이용하여 전기적으로 접속된다. 또한, 입력 접속용 홀(12)은 입력접속용 슬릿(10)과 같이 입력측 주배선(7)을 상기 플렉시블 기판에 접속하기 위한 구멍이다. 상기 입력 접속용 홀(12)이 존재함에 의해, 입력 접속용홀(12)측과 슬릿(10)측의 양쪽으로부터 입력측 주배선(7)을 플렉시블 기판에 접속할 수 있게 된다. 이로써, 접속의 자유도가 증가되고, 예컨대 테이프캐리어패키지를 액정패널 및 플렉시블 기판에 접속된상태로 액정패널의 액자등의 스페이스에 콤팩트하게 수용할 수 있게 된다.
도 7에 나타낸 바와 같이, 테이프캐리어패키지가 절곡부(11)에서 180°구부려진 상태로, 위치정합 구멍(30,32)을 서로 겹치게 하고 위치정합 구멍(31,33)을 서로 겹치게 한다. 그 결과, 예컨대 솔더레지스트 미도포부(A,a)가 서로 대향하게 되고, 열압착을 실행함으로써, 상기 솔더레지스트 미도포부(A,a) 사이의 이방성 도전막(37)내의 도전 입자에 의해 주배선(7)의 노출부(7-1A)와 부배선의 노출부(15-1a) 사이에 양호한 전기적 접속이 이루어질수 있다. 또한, 상기 열압착 조건에서, 가열 온도는 100∼250℃가 바람직하고, 가압 압력은 10∼60 Kgf/cm2이 바람직하다.
또한, 상기 이방성 도전막은, 예컨대 페놀 수지 또는 폴리술폰 수지등의 접착 재료내에 니켈 또는 금등의 도전성 입자가 분산된 이방성 도전 재료로 이루어진 막이다.
또한, 도 8에 실시예 2의 테이프캐리어패키지(77)를 구비한 액정모듈을 나타낸다. 이 액정 모듈은 액정패널(71), 테이프캐리어패키지(77), 액정구동용 반도체칩(74) 및 플렉시블 기판(72)을 포함하고 있다. 테이프캐리어패키지(77)의 출력측 배선(6)의 타단부(6B)에 이방성 도전막(75)에 의해 액정패널(71)의 투명전극(73)이 접속되어 있다. 또한, 출력측 배선(6)의 일단부(6A)에 상기 반도체칩(74)의 범프 전극(74A)이 접속되고, 입력측 주배선(7)의 일단부(7α)에 반도체칩(74)의 범프 전극(74B)이 접속되어 있다. 또한, 상기 입력측 주배선(7)은 입력 접속용 슬릿(10)에서 솔더레지스트(35)로부터 노출되어, 플렉시블 기판(72)에 솔더등에 의해 전기적으로 접속되어 있다. 도 10에 나타낸 구조의 액정모듈에 의하면, 3차원 배선 구조를 갖는 저비용의 테이프캐리어패키지(77)를 사용하고 있으므로, 테이프캐리어패키지의 소형화 및 비용 절감을 이룰 수 있다.
(실시예 3)
다음, 도 3에 본 발명의 실시예 3의 액정구동 반도체장치용 테이프캐리어패키지를 나타낸다.
실시예 3에서는 입력측 주배선(7)이 배열된 방향의 양측에 인접하여 사각형의 베이스 돌출부(40,41)를 갖는 한편, 절곡부(11)로부터 기부(1)의 단부(1A)까지의 부분이 제거되어 있는 점이, 상기 실시예 1과 다르다. 상기 돌출부(40,41)는 기부(1)와의 경계에 주배선(7)의 연장 방향을 따라 연장되는 절곡부(42,43)를 포함한다. 또한, 상기 돌출부(40,41)는 입력 접속용 슬릿(10)이 연장되는 방향으로 연장하는 입력 접속용 홀(45,46)을 포함한다.
또한, 상기 실시예 3에서는 입력측 주배선(7)의 구조가 상기 실시예 1과 다르다. 즉, 실시예 3에서는, 주배선(7-5)이 도중에서 끊겨져 있고 주배선(7-7)은 도중에서 끊겨져 있지 않다. 또한, 상기 도중에서 끊겨진 양단부(7-5D,7-5E)가 솔더레지스트 미도포부(D,E)에서 노출되어, 배선 노출부(7-5D,7-5E)를 형성한다. 또한, 실시예 3에서는, 주배선(7-15)과 주배선(7-17)이 도중에서 끊겨져 있고, 상기 도중에서 끊겨진 양단부(7-15F,7-15G,7-17H,7-17I)가 솔더레지스트 미도포부(F,G,H,I)에서 노출되어, 배선 노출부(7-15F,7-15G,7-17H,7-17I)를 형성한다. 또한, 주배선(7-19)이 솔더레지스트 미도포부(J)에서 노출되어, 배선 노출부(7-19J)로 된다. 상기 솔더레지스트 미도포부(A∼E,F∼J)에는 이방성 도전막이 도포되어 있다. 또한, 상기 주배선(7-6,7-7) 사이에, 브라켓 형상의 위치정합 마크(44)가 형성되어 있고, 주배선(7-13,7-14) 사이에 브라켓 형상의 위치정합 마크(49)가 형성되어 있다.
다음, 실시예 3에서는 상기 베이스 돌출부(40)에 부배선(48-1,48-2,48-3)이 형성되고, 베이스 돌출부(41)에 부배선(48-4,48-5,48-6)이 형성되어 있다. 상기 부배선(48-1)은 양단부의 솔더레지스트 미도포부(a,d)에서 노출되어, 배선 노출부(48-1a,48-1d)를 형성한다. 또한, 배선 노출부(48-1a)에서 상기 부배선(48-3)이 형성되고, 타단부는 솔더레지스트 미도포부(c)에서 노출되어, 배선 노출부(48-3c)를 형성한다. 또한, 부배선(48-2)은 양단부의 솔더레지스트 미도포부(b,e)에서 노출되어, 배선 노출부(48-2b,48-2e)를 형성한다. 또한, 부배선(48-4)은 양단부의 솔더레지스트 미도포부(f,j)에서 노출되어, 배선 노출부(48-4f,48-4j)를 형성한다. 또한, 배선 노출부(48-4j)로부터 상기 부배선(48-6)이 형성되고, 타단부는 솔더레지스트 미도포부(i)에서 노출되어, 배선 노출부(48-6i)를 형성한다. 또한, 부배선(48-5)은 양단부의 솔더레지스트 미도포부(g,h)에서 노출되어, 배선 노출부(48-5g,48-5h)를 형성한다. 상기 솔더레지스트 미도포부(a∼e,f∼j)에는 이방성 도전막(도시 안됨)이 도포되어 있다.
또한, 상기 절곡부(42)에서 베이스 돌출부(40)를 기부(1)를 향해 180°절곡하여, 상기 돌출부(40)의 코너(40A,40B)를 기부(1)의 위치정합 마크(44,44)상에 위치시킨다. 이로써, 배선 노출부(7-1A,7-3B,7-3C,7-5D,7-5E)에 배선 노출부(48-1a,48-2b,48-3c,48-1d,48-2e)를 정확히 위치시키고, 열압착할 수 있다. 따라서, 상기 배선 노출부(7-1A∼7-5E)와 배선 노출부(48-la∼48-2e)가 상기 이방성 도전막에 의해 서로 전기적으로 접속될 수 있다.
또한, 상기 절곡부(43)에서 상기 돌출부(41)를 기부(1)를 향해 180°구부려, 상기 돌출부(41)의 코너들(41A,41B)을 기부(1)의 위치정합 마크(49,49)에 위치시킨다. 이로써, 배선 노출부(7-15F,7-15G,7-17H,7-17I,7-19J)상에 배선 노출부(48-4f,48-5g,48-5h,48-6i,48-4j)를 정확히 위치시켜, 열압착할 수 있다. 따라서, 상기 배선 노출부(7-15F∼7-19J)와 배선 노출부(48-4f∼48-4j)를 상기 이방성 도전막에 의해 전기적으로 접속할 수 있다.
상기한 바와 같이, 실시예 3에 의하면, 2층 배선 구조를 형성하기 위한 베이스 돌출부(40,41)를 주배선(7)의 배열방향에 인접하게 배치하였으므로, 실시예 1 및 2에 비해, 절곡 전에 주배선이 연장되는 방향의 테이프캐리어패키지의 치수를 작게 할 수 있어서, 컴팩트하게 할 수 있다.
또한, 도 1∼3에 나타낸 바와 같이, 통상 액정구동 반도체장치용 테이프캐리어패키지에서, 출력측 배선(6,6,6···)은 액정 패널과 접속할 목적으로 그의 피치를 확대할 필요가 있다. 한편, 입력측 배선(7,7,7···)은 통상 출력측 배선수와 비교하여 적은 수로 되므로, 거의 일직선으로 인출된다. 따라서, 액정구동 반도체 장치용 테이프캐리어패키지의 기재(3)를 천공하는 과정에서, 입력측 배선(7)이 형성되는 영역에서 기부(1)는 출력측 배선의 다른 영역에 비교하여 폭이 좁게 된다. 실시예 3에서는, 기부(1)의 폭이 좁은 측에 있고 불필요한 부분으로서 천공될부분(도 10의 스페이스 S)을 효과적으로 이용할 수 있다.
따라서, 실시예 3에 의하면 실시예 1 및 2와 비교하여, 테이프캐리어패키지의 테이프 길이를 축소할 수 있고, 비용을 절감할 수 있다.
(실시예 4)
다음, 도 4에 본 발명의 실시예 4의 액정구동 반도체장치용 테이프캐리어패키지를 나타낸다.
상기 실시예 4는 위치정합 마크(44,49) 대신에 4쌍의 위치정합 구멍(50,51,52,53,54,55,56,57)이 기재(3)에 형성되어 있는 점이, 상기 실시예 3과 다르다.
상기 위치정합 구멍(50,51)은 그 구멍들 사이에 절곡부(42)가 삽입된 채로 상기 베이스 돌출부(40)와 기부(1)에 인접하게 배치되어 있다. 또한, 상기 위치정합 구멍(52,53)은 그 구멍들 사이에 절곡부(42)가 삽입된 채로 상기 베이스 돌출부(40)의 코너(40B)와 기부(1)에서 떨어져 배치되어 있다. 또한, 위치정합 구멍(54,55)은 그 구멍들 사이에 절곡부(43)가 삽입된 채로 상기 돌출부(41)와 기부(1)에 인접하게 배치되어 있다. 또한, 위치정합 구멍(56,57)은 그 구멍들(56,57) 사이에 절곡부(43)가 삽입된 채로 상기 돌출부(41)의 코너(41B)와 기부(1)에서 떨어져 배치되어 있다.
상기 실시예 4에 의하면, 상기 베이스 돌출부(40)는 절곡부(42)에서 구부려져 2쌍의 위치정합 구멍(50,51,52,53)에 의해 정확하게 절곡 위치로 배향될 수 있다. 또한, 상기 돌출부(41)는 절곡부(43)에서 구부려져 2쌍의 위치정합 구멍(54,55,56,57)에 의해 정확하게 절곡 위치로 배향될 수 있다. 따라서, 상기 실시예 4에 의하면, 실시예 3과 비교하여, 절곡 공정의 방향을 더욱 정확하게 얻을 수 있다.
(실시예 5)
다음, 도 5는 본 발명의 실시예 5의 액정구동 반도체장치용 테이프캐리어패키지를 나타낸다.
상기 실시예 5는, 실시예 3에서, 입력측 배선(7)의 양측에 제공된 돌출부(40,41)중, 한 쪽의 돌출부(41)를 제거하고, 그 돌출부(41)에 대향하는 입력측 주배선(7)의 도중에서 끊겨진 부분 및 솔더레지스트 미도포부(F,G,H,I,J)를 제거한 것이다.
상기 실시예 5에 의하면, 한 쪽의 돌출부(40)만으로 2층 배선 구조를 형성할 수 있다.
(실시예 6)
다음, 도 6은 본 발명의 실시예 6의 액정구동 반도체장치용 테이프캐리어패키지를 나타낸다.
실시예 6에서는, 상기 실시예 4에 있어서, 입력측 배선(7,7,7···)의 양측에 제공된 돌출부(40,41)중, 한 쪽의 돌출부(41)를 제거하고, 그 돌출부(41)에 대향하는 입력측 주배선(7)의 도중에서 끊겨진 부분 및 솔더레지스트 미도포부(F,G,H,I,J)를 제거한 것이다. 상기 실시예 6에 의하면, 한 쪽의 돌출부(40)로만 2층 배선 구조를 형성할 수 있다.
상기 실시예 1∼6에서는, 절곡부를 절곡부 형태로 제공하였지만, 상기 절곡부 대신에, 예컨대 기재(3)에 형성된 바늘 구멍 또는 얇은 벽 부분등의 쉽게 구부려 지는 다른 형태로 절곡부를 구성할 수 있다.
또한, 상기 실시예 1∼6에서는 2층 배선 구조의 전기적 접속에 이방성 도전막을 사용하였지만, 이방성 도전막은 출력측 배선과 액정패널의 투명 전극의 접속에도 사용되고 있기 때문에, 열압착용 공구를 공동 이용할 수 있어서, 상기 이방성 도전막은 큰 비용 상승 요인으로 되지 않는다.
또한, TCP와 액정 패널 사이의 접속에는 다수의 배선 라인 및 좁은 라인 피치를 포함하지만, 플렉시블 기판은 신축성이 크기 때문에 고정밀도를 얻기가 어렵다. 따라서, 도시되지 않았지만, 입력측 배선(7)의 타단부(7β)측의 피치를 확대함에 따라 플렉시블 기판으로의 접속이 용이하게 되어, 미래에 한층 더 소형화를 이룰 수 있다. 따라서, 액정 패널 모듈에서, 한층 더 개선된 경박단소화 및 비용 절감이 가능해진다. 따라서, 사용자 요구에정확하게 부응하는 액정 패널 모듈을 제공할 수 있다.
이상 본 발명이 설명되었지만, 여러 가지 방식으로 변경될 수 있음은 명백하다. 이러한 변경은 본 발명의 정신과 범위에서 벗어나는 것으로 간주되지 않으며, 당업자들이라면 상기한 모든 변경들이 첨부된 특허청구의 범위내에 포함되는 것임을 분명하게 이해할 수 있을 것이다.

Claims (14)

  1. 기재와, 상기 기재 상에 형성된 배선과, 상기 배선 상에 형성되어 상기 배선을 절연보호하는 절연보호막과, 반도체소자를 탑재하는 횡방향으로 뻗어있는 디바이스 홀을 구비한 테이프 캐리어 패키지에 있어서,
    상기 테이프 캐리어 패키지는, 상기 디바이스 홀과 평행하게 간격을 두고 뻗어있는 절곡용 슬릿을 가지며,
    상기 배선은 상기 디바이스 홀로부터 위쪽으로 뻗어있는 복수의 출력측 주배선과 그리고 상기 디바이스 홀로부터 아래쪽으로 뻗어있는 복수의 입력측 주배선 및 상기 절곡용 슬릿의 아래쪽으로 상기 입력측 주배선을 서로 접속하기 위하여 설치된 복수의 부배선으로 이루어지며,
    상기 입력측 주배선과 부배선은 상기 절연보호막으로부터 노출된 복수의 배선 노출부를 가지며, 입력측 주배선과 부배선의 배선노출부는 테이프 캐리어 패키지를 상기 절곡용 슬릿을 따라서 절곡시킴으로써 전기적으로 접속되는 것을 특징으로 하는 테이프 캐리어 패키지.
  2. 삭제
  3. 삭제
  4. 기재와, 상기 기재 상에 형성된 배선과, 상기 배선 상에 형성되어 상기 배선을 절연보호하는 절연보호막과, 반도체소자를 탑재하는 횡방향으로 뻗어있는 디바이스 홀을 구비한 테이프 캐리어 패키지에 있어서,
    상기 테이프 캐리어 패키지는, 상기 디바이스 홀의 하방측부에 이 디바이스홀과 직교하여 뻗어있는 절곡용 슬릿을 가지며,
    상기 배선은 상기 디바이스 홀로부터 위쪽으로 뻗어있는 복수의 출력측 주배선과 그리고 상기 디바이스 홀로부터 아래쪽으로 뻗어있는 복수의 입력측 주배선 및 상기 절곡용 슬릿의 외측방으로 상기 입력측 주배선을 서로 접속하기 위하여 설치된 복수의 부배선으로 이루어지며,
    상기 입력측 주배선과 부배선은 상기 절연보호막으로부터 노출된 복수의 배선 노출부를 가지며, 입력측 주배선과 부배선의 배선노출부는 테이프 캐리어 패키지를 상기 절곡용 슬릿을 따라서 절곡시킴으로써 전기적으로 접속되는 것을 특징으로 하는 테이프 캐리어 패키지.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 1쌍의 배선노출부가 이방성 도전막에 의해 전기적으로 접속되어 있는 것을 특징으로 하는 테이프 캐리어 패키지.
  8. 제1항에 있어서, 상기 기재를 절곡할 때의 절곡위치맞춤용 마크가 상기 기재에 형성되어 있는 것을 특징으로 하는 테이프 캐리어 패키지.
  9. 제1항에 있어서, 상기 반도체소자에 직접 접속되어 있는 주배선을 노출시키는 입력접속용 슬릿이 상기 기재에 형성되어 있고, 상기 절곡부를 따라서 상기 기재를 180°절곡한 경우에 상기 입력접속용 슬릿에 서로 포개지는 입력접속용 홀이 상기 기재에 형성되어 있는 것을 특징으로 하는 테이프 캐리어 패키지.
  10. 삭제
  11. 제4항에 있어서, 상기 1쌍의 배선노출부가 이방성 도전막에 의해 전기적으로 접속되어 있는 것을 특징으로 하는 테이프 캐리어 패키지.
  12. 제4항에 있어서, 상기 기재를 절곡할 때의 절곡위치맞춤용 마크가 상기 기재에 형성되어 있는 것을 특징으로 하는 테이프 캐리어 패키지.
  13. 제4항에 있어서, 상기 반도체소자에 직접 접속되어 있는 주배선을 노출시키는 입력접속용 슬릿이 상기 기재에 형성되어 있고, 상기 절곡부를 따라서 상기 기재를 180°절곡한 경우에 상기 입력접속용 슬릿에 서로 포개지는 입력접속용 홀이 상기 기재에 형성되어 있는 것을 특징으로 하는 테이프 캐리어 패키지.
  14. 제1, 4, 7 내지 9 및 11 내지 13항 중 어느 한 항에 기재된 테이프 캐리어 패키지를 사용한 것을 특징으로 하는 액정모듈.
KR10-2000-0004012A 1999-02-02 2000-01-27 저비용 테이프캐리어패키지 및 그를 이용한 액정모듈 KR100386537B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-025005 1999-02-02
JP02500599A JP3487777B2 (ja) 1999-02-02 1999-02-02 テープキャリアパッケージおよびそれを用いた液晶モジュール

Publications (2)

Publication Number Publication Date
KR20000071304A KR20000071304A (ko) 2000-11-25
KR100386537B1 true KR100386537B1 (ko) 2003-06-02

Family

ID=12153840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0004012A KR100386537B1 (ko) 1999-02-02 2000-01-27 저비용 테이프캐리어패키지 및 그를 이용한 액정모듈

Country Status (4)

Country Link
US (1) US6300675B1 (ko)
JP (1) JP3487777B2 (ko)
KR (1) KR100386537B1 (ko)
TW (1) TW455958B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US8501122B2 (en) 2009-12-08 2013-08-06 Affymetrix, Inc. Manufacturing and processing polymer arrays

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063684A (ja) * 1992-06-17 1994-01-14 Sharp Corp 液晶ドライバｉｃ用のテープキャリアパッケージ
US5448387A (en) * 1992-09-11 1995-09-05 Hitachi, Ltd. Liquid crystal display device having tape carrier with semiconductor device on flap portion
JPH10133218A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd テープキャリアパッケージを実装した機器および液晶表示装置
KR19980018307A (ko) * 1996-08-01 1998-06-05 카나이 쯔또무 테이프캐리어패키지를 구비한 액정표시장치
KR19980063532A (ko) * 1996-12-13 1998-10-07 쯔오 하루오 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
JPH10294332A (ja) * 1997-04-18 1998-11-04 Nec Corp テープキャリアパッケージ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419737A (en) 1987-07-15 1989-01-23 Hitachi Ltd Multilayer interconnection tape carrier
JP3573352B2 (ja) 1992-05-12 2004-10-06 日立電線株式会社 多層配線ｔａｂテープキャリア
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5917149A (en) * 1997-05-15 1999-06-29 Daimlerchrysler Corporation Flexible circuit board interconnect with strain relief
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
JP3426140B2 (ja) * 1998-08-27 2003-07-14 シャープ株式会社 テープキャリアパッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063684A (ja) * 1992-06-17 1994-01-14 Sharp Corp 液晶ドライバｉｃ用のテープキャリアパッケージ
US5448387A (en) * 1992-09-11 1995-09-05 Hitachi, Ltd. Liquid crystal display device having tape carrier with semiconductor device on flap portion
KR19980018307A (ko) * 1996-08-01 1998-06-05 카나이 쯔또무 테이프캐리어패키지를 구비한 액정표시장치
JPH10133218A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd テープキャリアパッケージを実装した機器および液晶表示装置
KR19980063532A (ko) * 1996-12-13 1998-10-07 쯔오 하루오 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
JPH10294332A (ja) * 1997-04-18 1998-11-04 Nec Corp テープキャリアパッケージ

Also Published As

Publication number Publication date
TW455958B (en) 2001-09-21
KR20000071304A (ko) 2000-11-25
JP2000223531A (ja) 2000-08-11
JP3487777B2 (ja) 2004-01-19
US6300675B1 (en) 2001-10-09

Similar Documents

Publication Publication Date Title
US7750457B2 (en) Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus
US6433414B2 (en) Method of manufacturing flexible wiring board
JP5390057B2 (ja) 安価型フレキシブルフィルムパッケージモジュール及びその製造方法
KR100686788B1 (ko) 플렉시블 회로기판의 압착구조
JP3285168B2 (ja) 表示装置の実装構造及び実装方法
KR20070037310A (ko) 배선기판 및 반도체 장치
US6872081B2 (en) Electronic device, method of manufacturing the same and method of designing the same, and circuit board and electronic instrument
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
US7425766B2 (en) Film substrate, fabrication method thereof, and image display substrate
JP2005310905A (ja) 電子部品の接続構造
JP4935758B2 (ja) Ｔａｂテープの製造方法ならびに配線板の製造方法
KR20000034177A (ko) 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈
KR100386537B1 (ko) 저비용 테이프캐리어패키지 및 그를 이용한 액정모듈
EP1494319B1 (en) Flexible substrate and a connection method thereof that can achieve reliable connection
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
JP2009044126A (ja) テープキャリア基板および半導体装置
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
KR100867502B1 (ko) 액정 모듈
JP2001284751A (ja) フレキシブル配線基板およびそれを備えた表示モジュール
JP2002236458A (ja) 表示装置の実装構造
JPH11264999A (ja) 液晶装置、及び該液晶装置の製造方法
JP2003324130A (ja) 半導体装置およびその製造方法並びに半導体素子搭載用配線基板
JP2006332415A (ja) 半導体装置
JP2004325751A (ja) 液晶表示パネル用可撓配線板
JP2002270639A (ja) 半導体実装用基板

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000127

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20011221

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20020821

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20011221

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20021104

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20020821

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20030321

Appeal identifier: 2002101004206

Request date: 20021104

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20021104

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20021104

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20020219

Patent event code: PB09011R02I

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030116

Patent event code: PE09021S01D

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20030321

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20021216

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030523

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030526

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060511

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070511

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080508

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20090508

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20090508

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee