JPH10133218A - テープキャリアパッケージを実装した機器および液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】液晶駆動用回路基板の層数を増加することな
く、グランド線や電源線の面積を十分確保し、ＥＭＩ対
策を強化するとともに、該回路基板の幅を縮小し、した
がって、小型化、軽量化、大画面化、および表示品質の
安定化を実現できる液晶表示装置等の機器を提供する。 【解決手段】各テープキャリアパッケージＴＣＰの端子
ばらけ防止用ベースフィルムＢＦ２にグランド線ＧＮＤ
を形成し、ベースフィルムＢＦ２をその長辺方向に沿っ
て折り返し、複数枚のテープキャリアパッケージＴＣＰ
を回路基板ＰＣＢ１の長辺に沿って配列し、折り返した
互いに隣接するベースフィルムＢＦ２の一部を重ね合わ
せて実装し、端子ＴＴＢの伸長方向と垂直方向に伸びる
隣接する各グランド線ＧＮＤどうしを電気的に接続する
とともに、回路基板ＰＣＢ１のパッドＧＮＰＡＤに電気
的に接続した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣチップを搭載
したテープキャリアパッケージを実装した機器、および
液晶駆動用ＩＣチップを搭載したテープキャリアパッケ
ージにより液晶表示パネルと液晶駆動用回路基板とを電
気的に接続した液晶表示装置に関する。

【０００２】

【従来の技術】テープキャリアパッケージを実装した機
器として、液晶表示パネルと液晶駆動用回路基板とを、
液晶駆動用ＩＣチップを搭載したテープキャリアパッケ
ージにより電気的に接続した液晶表示装置を例に挙げて
説明する。

【０００３】液晶表示装置（すなわち、液晶表示モジュ
ール）は、例えば、表示用の透明画素電極と配向膜等を
それぞれ積層した面が対向するように所定の間隙を隔て
て２枚のガラス等からなる透明絶縁基板を重ね合わせ、
該両基板間の周縁部に枠状（ロの字状）に設けたシール
材により、両基板を貼り合わせるとともに、シール材の
一部の切り欠け部である液晶封入口から両基板間のシー
ル材の内側に液晶を封止し、さらに両基板の外側に偏光
板を設けてなる液晶表示パネル（すなわち、液晶表示素
子、ＬＣＤ：リキッド クリスタル ディスプレイ(Liqui
d Crystal Display)）と、液晶表示パネルの下に配置さ
れ、液晶表示パネルに光を供給するバックライトと、液
晶表示パネルの外周部の外側に配置した液晶駆動用回路
基板と、バックライトを収納、保持するプラスチックモ
ールド成型品である下側ケースと、前記各部材を収納
し、表示窓があけられた金属製シールドケース等で構成
されている。

【０００４】なお、液晶表示パネルと回路基板とは、液
晶駆動用ＩＣ（半導体集積回路）チップを搭載したテー
プキャリアパッケージ（Tape Carrier Package：ＴＣＰ
と略称される）により電気的に接続されている。さらに
詳しくいうと、回路基板の多数の出力端子と、テープキ
ャリアパッケージの多数の入力端子（すなわち、入力側
アウターリード）とは半田付けにより接続され、テープ
キャリアパッケージの多数の出力端子（すなわち、出力
側アウターリード）と、液晶表示パネルの走査信号線あ
るいは映像信号線の多数の入力端子（液晶表示パネルを
構成する一方の透明ガラス基板面上の端部に配列形成さ
れている）とは異方性導電膜により接続されている。ま
た、テープキャリアパッケージに搭載されたＩＣチップ
の多数の入力端子は、テープキャリアパッケージの多数
の出力側インナーリードと接続され、他方、該ＩＣチッ
プの多数の出力端子は、テープキャリアパッケージの多
数の入力側インナーリードと接続されている。なお、回
路基板としては、ガラスエポキシ等からなる固いいわゆ
るプリント基板、あるいはポリイミド樹脂等からなる柔
軟なＦＰＣ等が使用可能である。

【０００５】なお、このような液晶表示装置は、例えば
特開昭６１−２１４５４８号公報や、実開平２−１３７
６５号公報等に記載されている。

【０００６】図１７は、従来のテープキャリアパッケー
ジの平面図、図１８は図１７の１８−１８切断線におけ
る断面構造を示す図、図１９は該テープキャリアパッケ
ージを液晶表示パネルの端子に接続した状態を示す要部
断面図である。

【０００７】これらの図において、ＴＣＰはテープキャ
リアパッケージ、ＣＨＩはテープキャリアパッケージＴ
ＣＰに搭載された液晶駆動用ＩＣチップ、ＴＴＭはテー
プキャリアパッケージＴＣＰの出力端子、ＴＴＢはテー
プキャリアパッケージＴＣＰの入力端子、ＨＬはテープ
キャリアパッケージＴＣＰを位置決めピンを用いて液晶
表示パネルＰＮＬと端子合せするための位置決め穴であ
る。出力端子ＴＴＭ、入力端子ＴＴＢは例えばＣｕから
なり、それぞれの内側の先端部（通称インナーリード）
にはＩＣチップＣＨＩのボンディングパッドＰＡＤがい
わゆるフェースダウンボンディング法により接続され
る。端子ＴＴＢ、ＴＴＭの外側の先端部（通称アウター
リード）はそれぞれＩＣチップＣＨＩの入力および出力
に対応し、半田付けによりＣＲＴ／ＴＦＴ変換回路・電
源回路ＳＵＰ（図８参照）に、異方性導電膜ＡＣＦによ
って液晶表示パネルＰＮＬに接続される。テープキャリ
アパッケージＴＣＰは、その先端部が液晶表示パネルＰ
ＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳＶ１を覆
うように液晶表示パネルＰＮＬに接続されており、した
がって、外部接続端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ
１かテープキャリアパッケージＴＣＰの少なくとも一方
で覆われるので電触に対して強くなる。

【０００８】ＢＦ１はポリイミド等からなるベースフィ
ルム、ＢＦ２は所定のピッチで配置された複数本の入力
端子ＴＴＢを保持する（ばらけ防止用の）ポリイミド等
からなるベースフィルムであり、ＰＲＥはＩＣチップＣ
ＨＩの封止用樹脂（モールドレジン）、ＳＲＳは半田付
けの際、半田が余計なところへつかないようにマスクす
るためのソルダレジスト膜である。シールパターンＳＬ
の外側の上下透明ガラス基板ＳＵＢ１、ＳＵＢ２の隙間
は洗浄後エポキシ樹脂ＥＰＸ等により保護され、テープ
キャリアパッケージＴＣＰと上部透明ガラス基板ＳＵＢ
２の間にはさらにシリコン樹脂ＳＩＬが充填され、保護
が多重化されている。

【０００９】図１９は、前述のように、テープキャリア
パッケージＴＣＰと液晶表示パネルＰＮＬおよび液晶駆
動用回路基板ＰＣＢ１との電気的接続を示す要部断面図
である。図１９において、ＳＬＤは回路基板ＰＣＢ１の
出力端子の半田付け用ランド、ＳＯＬは半田付け用ラン
ドＳＬＤの上に設けられた半田層、ＯＩＬはテープキャ
リアパッケージＴＣＰの出力側インナーリード、ＩＩＬ
はテープキャリアパッケージＴＣＰの入力側インナーリ
ードである。この図に示すように、回路基板ＰＣＢ１の
面上に配列形成された多数の出力端子の半田付け用ラン
ドＳＬＤと、テープキャリアパッケージＴＣＰの多数の
入力端子（入力側アウターリード）ＴＴＢとは、半田層
ＳＯＬを介して半田付けにより接続されている。テープ
キャリアパッケージＴＣＰの多数の出力端子（出力側ア
ウターリード）ＴＴＭと液晶表示パネルＰＮＬの多数の
入力端子ＤＴＭとは異方性導電膜ＡＣＦにより接続され
ている。また、テープキャリアパッケージＴＣＰに搭載
されたＩＣチップＣＨＩの多数の入力端子（ボンディン
グパッドＰＡＤ）は、テープキャリアパッケージＴＣＰ
の多数の出力側インナーリードＯＩＬと接続され、ＩＣ
チップＣＨＩの多数の出力端子（ボンディングパッドＰ
ＡＤ）は、テープキャリアパッケージＴＣＰの多数の入
力側インナーリードＩＩＬと接続されている。

【００１０】

【発明が解決しようとする課題】液晶表示パネルの高精
細化に伴って、液晶駆動用回路基板は高密度に配線さ
れ、電子部品が高密度に実装される傾向にあるが、高密
度配線、高密度部品実装の多層回路基板の場合、該回路
基板の配線パターン形成のために許される面積が減少し
ている。

【００１１】液晶表示装置の小型化、軽量化のために、
回路基板の寸法を縮小化する場合、必要な配線領域を得
るには、該回路基板の層数を増やすか、あるいは幅の太
いグランド線または電源線の太さを細くすることが考え
られる。しかし、層数を増やすと、回路基板の単価が上
昇してしまい、層数を増やさない場合は、グランド線ま
たは電源線の面積を十分確保することができない。

【００１２】最近、液晶表示装置を表示部として組み込
んだパソコン、ワープロ等の情報処理装置の外形寸法の
小型化、軽量化、および大画面化のために、表示画面の
周囲のいわゆる額縁部の幅が縮小化される傾向にある。
液晶表示パネルの外周部の外側には回路基板が設置され
るので、額縁部の縮小化のためには、回路基板の幅を縮
小する必要がある。

【００１３】また、グランド線が充分広く取れないと、
装置外部から侵入したり、装置内部で発生する不要な輻
射電波（すなわち、ノイズ）により、例えば安定した表
示品質が得られなかったりする、ＥＭＩ（エレクトロ
マグネティック インタフィアレンス(Electro Magnetic
Interference)、すなわち、電磁波障害）を引き起こす
問題がある。なお、液晶表示装置の駆動周波数は年々高
くなっており、ノイズの防止は特に重要となっている。

【００１４】本発明の目的は、回路基板の層数を増加す
ることなく、また、グランド線や電源線の面積を縮小す
ることなく、その面積を十分確保し、ＥＭＩ対策を強化
するとともに、該回路基板の幅、すなわち、額縁部の幅
を縮小し、したがって、小型化、軽量化、大画面化、お
よび表示品質の安定化を実現できる機器および液晶表示
装置を提供することにある。

【００１５】

【課題を解決するための手段】前記課題を解決するため
に、本発明では、ＩＣチップを搭載したテープキャリア
パッケージにより、液晶表示パネルと回路基板とを電気
的に接続した液晶表示装置あるいはテープキャリアパッ
ケージを実装した他の機器において、前記テープキャリ
アパッケージの端子のばらけ防止用ベースフィルムに、
配線を形成したことを特徴とする。

【００１６】また、前記ばらけ防止用ベースフィルム
を、その長辺方向に沿って折り返し、複数枚の前記テー
プキャリアパッケージを、前記回路基板の長辺に沿って
配列し、前記折り返した互いに隣接する前記ばらけ防止
用ベースフィルムの一部を重ね合わせて実装し、前記端
子の伸長方向と横切る方向に伸びる隣接する前記各配線
どうしを電気的に接続するとともに、前記回路基板に電
気的に接続したことを特徴とする。

【００１７】また、前記ばらけ防止用ベースフィルムと
前記配線の両方に一致して設けた貫通穴を介して、前記
各配線どうしを半田付けにより前記回路基板に電気的に
接続したことを特徴とする。

【００１８】さらに、前記配線が、グランド線、電源
線、あるいは信号線であることを特徴とする。

【００１９】本発明では、各テープキャリアパッケージ
の端子ばらけ防止用ベースフィルムにグランド線、電源
線、あるいは信号線の配線（すなわち、回路パターン）
を形成し、該配線どうしを電気的に接続するとともに、
回路基板と電気的に導通を取る構造とすることにより、
回路基板の層数を増加することなく、グランド線や電源
線の面積を十分確保することができる。したがって、Ｅ
ＭＩ対策を強化するとともに、該回路基板の幅、すなわ
ち、額縁部の幅を縮小することができ、その結果、液晶
表示装置等の機器の小型化、軽量化、大画面化、および
表示品質の安定化を実現することができる。

【００２０】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。

【００２１】《アクティブ・マトリクス液晶表示装置》
以下、本発明を適用したアクティブ・マトリクス方式の
カラー液晶表示装置（すなわち、液晶表示モジュール）
について詳細に説明する。

【００２２】《液晶表示モジュールの全体構成》図３
は、液晶表示モジュールＭＤＬの分解斜視図である。

【００２３】ＳＨＤは金属板からなるシールドケース
（メタルフレームとも称す）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板、ＰＣＢ２はゲート側回路基板、
ＰＣＢ３はインターフェイス回路基板）、ＪＮは回路基
板ＰＣＢ１〜３どうしを電気的に接続するジョイナ、Ｔ
ＣＰ１、ＴＣＰ２はテープキャリアパッケージ、ＰＮＬ
は液晶表示パネル、ＧＣはゴムクッション、ＩＬＳは遮
光スペーサ、ＰＲＳはプリズムシート、ＳＰＳは拡散シ
ート、ＧＬＢは導光板、ＲＦＳは反射シート、ＭＣＡは
一体成型により形成された下側ケース（モールドケー
ス）、ＬＰは蛍光管、ＬＰＣはランプケーブル、ＧＢは
蛍光管ＬＰを支持するゴムブッシュであり、図に示すよ
うな上下の配置関係で各部材が積み重ねられて液晶表示
モジュールＭＤＬが組み立てられる。

【００２４】モジュールＭＤＬは、下側ケースＭＣＡ、
シールドケースＳＨＤの２種の収納・保持部材を有す
る。絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜３、
液晶表示パネルＰＮＬを収納、固定した金属製シールド
ケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリズム
シートＰＲＳ等からなるバックライトＢＬを収納した下
側ケースＭＣＡとを合体させることにより、モジュール
ＭＤＬが組み立てられる。

【００２５】図１６は、液晶表示モジュールＭＤＬを実
装したノートブック型のパソコン、あるいはワープロの
斜視図である。

【００２６】《テープキャリアパッケージＴＣＰおよび
その実装》図１は、本発明の一実施の形態のテープキャ
リアパッケージＴＣＰの要部概略平面図（下面図）であ
る。

【００２７】図１において、ＴＣＰはテープキャリアパ
ッケージ、ＴＴＢはテープキャリアパッケージＴＣＰの
入力端子、ＢＦ１はポリイミド等からなる柔軟なベース
フィルム、ＢＦ２は同じくポリイミド等からなり、所定
のピッチで配置された複数本の入力端子ＴＴＢを保持す
る該端子のばらけ防止用ベースフィルムであり、ＣＨＩ
はテープキャリアパッケージＴＣＰに搭載された液晶駆
動用ＩＣチップ、ＰＲＥはＩＣチップＣＨＩの封止用樹
脂（モールドレジン）、ＧＮＤはばらけ防止用ベースフ
ィルムＢＦ２に設けたグランド線、ＧＮＤＴはグランド
線ＧＮＤとＩＣチップＣＨＩとを接続する配線、ＳＬＴ
はベースフィルムＢＦ２の実装時の折り返し部分に折り
曲げやすいように設けた２本のスリット、ＣＨ１、ＣＨ
２は実装時に互いに隣接するテープキャリアパッケージ
ＴＣＰのグランド線ＧＮＤどうしを電気的に接続するた
めに該グランド線ＧＮＤの両端部に設けた貫通穴、ＢＨ
１、ＢＨ２は同じく隣接するグランド線ＧＮＤどうしを
電気的に接続するために、貫通穴ＣＨ１、ＣＨ２の中心
と一致してベースフィルムＢＦ２に設けた貫通穴であ
る。

【００２８】なお、本図では、テープキャリアパッケー
ジＴＣＰの出力端子ＴＴＭや、ソルダレジスト膜ＳＲＳ
や、テープキャリアパッケージＴＣＰを位置決めピンを
用いて液晶表示パネルＰＮＬと端子合せするための位置
決め穴ＨＬ等は図示省略してある（図１７参照）。

【００２９】入力端子ＴＴＢ（出力端子ＴＴＭ）は例え
ばＣｕからなり、それぞれの内側の先端部（通称インナ
ーリード）にはＩＣチップＣＨＩのボンディングパッド
（図１８の符号ＰＡＤ参照）がいわゆるフェースダウン
ボンディング法により接続される。

【００３０】図２（ａ）は、図１に示したテープキャリ
アパッケージＴＣＰを、液晶表示パネルＰＮＬと駆動用
回路基板ＰＣＢ１に実装した様子を示す概略断面図であ
る。

【００３１】図２（ａ）において、ＢＰＡＤはテープキ
ャリアパッケージＴＣＰの入力端子ＴＴＢが接続される
回路基板ＰＣＢ１の出力端子のパッド、ＧＮＰＡＤはグ
ランド線ＧＮＤが接続されるパッド、ＳＯＬはパッドＢ
ＰＡＤと端子ＴＴＢとを接続し、およびパッドＧＮＰＡ
Ｄとグランド線ＧＮＤとを接続するための半田層、ＴＴ
ＭはテープキャリアパッケージＴＣＰの出力端子、ＤＴ
Ｍは液晶表示パネルＰＮＬの映像信号線の外部接続端
子、ＡＣＦはテープキャリアパッケージＴＣＰの出力端
子ＴＴＭと液晶表示パネルＰＮＬの入力端子ＤＴＭとを
電気的に接続する異方性導電膜である（図１９参照）。

【００３２】図２（ｂ）は、図１に示した複数枚のテー
プキャリアパッケージＴＣＰの互いに隣接するベースフ
ィルムＢＦ２の一部を重ね合わせて配列実装した様子を
示す概略斜視図、（ｃ）はベースフィルムＢＦ２の重ね
合わせ部分の要部断面図である。

【００３３】（ｂ）において、ＯＶＬは隣接するベース
フィルムＢＦ２の重複部、（ｃ）において、ＳＲＳは半
田付けの際、半田が余計なところへつかないようにマス
クするためのソルダレジスト膜である。

【００３４】本実施の形態では、図１に示すように、各
テープキャリアパッケージＴＣＰのばらけ防止用ベース
フィルムＢＦ２に銅箔パターン等からなるグランド線Ｇ
ＮＤを形成している。また、図２（ａ）に示すように、
ベースフィルムＢＦ２をその長辺方向に沿って折り返
し、図２（ｂ）に示すように、複数枚のテープキャリア
パッケージＴＣＰを回路基板ＰＣＢ１の長辺に沿って配
列する。この際、折り返した互いに隣接するベースフィ
ルムＢＦ２の一部を重ね合わせて実装する。また、端子
ＴＴＢ（およびＴＴＭ）の伸長方向と横切る方向（ここ
では垂直方向）に伸びる隣接する各グランド線ＧＮＤど
うしを電気的に接続するとともに、回路基板ＰＣＢ１の
グランド線用のパッドＧＮＰＡＤに電気的に接続してあ
る。なお、この電気的接続は、図２（ｃ）に示すよう
に、ベースフィルムＢＦ２とグランド線ＧＮＤの両方に
一致して設けた貫通穴ＢＨ１、ＣＨ１およびＢＨ２、Ｃ
Ｈ２を介し、半田層ＳＯＬを用いた半田付けによる。な
お、ここでは、図１に示すように、ベースフィルムＢＦ
２に設けた貫通穴ＢＨ１、ＢＨ２の径は、すべて同じに
してあるが、各テープキャリアパッケージＴＣＰにおい
て、グランド線ＧＮＤに設けた左側の貫通穴ＣＨ１の径
は、右側の貫通穴ＣＨ２の径より大きくしてある。すな
わち、図２（ｃ）に示すように、回路基板ＰＣＢ１と接
続する下の貫通穴ＣＨ２を小さく、上の貫通穴ＣＨ１を
大きくすることにより、半田は大きい貫通穴ＣＨ１を通
り、小さい貫通穴ＣＨ２を抜けて回路基板ＰＣＢ１の接
続用パッドＧＮＰＡＤと接続する。このとき、大小の貫
通穴ＣＨ１、ＣＨ２の穴回りの銅箔パターンと半田とが
接続し、穴壁のみの場合より接続面積が増える。また、
回路基板ＰＣＢ１側、すなわち、下側のテープキャリア
パッケージＴＣＰを抑える役目もする。さらに、テープ
キャリアパッケージＴＣＰを回路基板ＰＣＢ１と接続す
るときのずれが生じても、テープキャリアパッケージＴ
ＣＰどうしの接続不良が軽減できる。

【００３５】なお、本実施の形態では、ベースフィルム
ＢＦ２に設ける配線として、グランド線ＧＮＤを形成し
たが、これに限らず、電源線や信号線を形成してもよい
ことはもちろんである。

【００３６】本実施の形態では、テープキャリアパッケ
ージＴＣＰの端子ばらけ防止用ベースフィルムＢＦ２に
グランド線ＧＮＤ（あるいは電源線、信号線）を形成
し、各グランド線ＧＮＤどうしを電気的に接続するとと
もに、回路基板ＰＣＢ１と電気的に導通を取る構造とす
ることにより、回路基板の層数を増加することなく、グ
ランド線や電源線の面積を十分確保することができる。
したがって、安定した電源供給を行うことができ、ＥＭ
Ｉを引き起こす不要な輻射電波が出射したり、あるいは
装置の外部から不要な輻射電波が侵入したりするのを低
減でき、ＥＭＩ対策を強化できる。特に、本実施の形態
のように、ベースフィルムＢＦ２にグランド線ＧＮＤを
設ける場合、ベースフィルムＢＦ２を図２（ａ）に示す
ように折り返し、回路基板ＰＣＢ１とテープキャリアパ
ッケージＴＣＰとの電気的接続部をグランド線ＧＮＤで
覆う構成とすることにより、グランド線ＧＮＤによるシ
ールドが可能となり、ＥＭＩ対策が強化される。その結
果、液晶表示装置において、安定した表示品質が得られ
るとともに、回路基板の幅、すなわち、額縁部の幅を縮
小できる。その結果、液晶表示装置の小型化、軽量化、
大画面化、および表示品質の安定化が実現できる。

【００３７】《回路基板ＰＣＢ１〜３》図１４は、表示
パネルＰＮＬと回路基板ＰＣＢ１〜３とがシールドケー
スＳＨＤ内に収納・実装された状態を示す下面図と各断
面図、図１５は、回路基板ＰＣＢ１〜３の下面図（ＰＣ
Ｂ１と２にＴＣＰが実装されてない状態を示し、ＰＣＢ
３は図１４よりも詳細に示す）である。

【００３８】ＣＨＩ１、ＣＨＩ２は表示パネルＰＮＬを
駆動させる駆動用ＩＣ（集積回路）チップ（図１４の下
側の５個は垂直走査回路側の駆動用ＩＣチップ、左側の
１０個は映像信号駆動用回路側の駆動用ＩＣチップ）で
ある。ＴＣＰ１、ＴＣＰ２は図２、図１３で説明したよ
うに駆動用ＩＣチップＣＨＩがテープ オートメイティ
ド ボンディング法（ＴＡＢ）により実装されたテープ
キャリアパッケージ、ＰＣＢ１、ＰＣＢ２はそれぞれＴ
ＣＰやコンデンサＣＤＳ等が実装されたＰＣＢ（プリン
テッド サーキット ボード）からなる回路基板である。
ＦＧＰはフレームグランドパッド、ＪＮ３はドレイン側
回路基板ＰＣＢ１とゲート側回路基板ＰＣＢ２とを電気
的に接続するジョイナ、ＪＮ１、ＪＮ２はドレイン側回
路基板ＰＣＢ１とインターフェイス回路基板ＰＣＢ３と
を電気的に接続するジョイナである。図３、図１４に示
すジョイナＪＮ１〜３は、複数のリード線（りん青銅の
素材にＳｎ鍍金を施したもの）をストライプ状のポリエ
チレン層とポリビニルアルコール層とでサンドイッチし
て支持して構成される。なお、ＪＮ１〜３は、ＦＰＣ
（フレキシブルプリンティドサーキット）を用いて構成
することも可能である。

【００３９】すなわち、表示パネルＰＮＬの３方の外周
部には表示パネルＰＮＬの回路基板ＰＣＢ１〜３が
「コ」の字状に配置されている。表示パネルＰＮＬの１
つの長辺（図１４では左側）の外周部には表示パネルＰ
ＮＬの映像信号線（ドレイン信号線）に駆動信号を与え
る駆動用ＩＣチップ（ドライバ）ＣＨＩ１をそれぞれ搭
載した複数個のテープキャリアパッケージＴＣＰ１を実
装したドレイン側回路基板ＰＣＢ１が配置されている。
また、表示パネルＰＮＬの短辺（図１４の下側）の外周
部には表示パネルＰＮＬの走査信号線（ゲート信号線）
に駆動信号を与える駆動用ＩＣチップＣＨＩ２をそれぞ
れ搭載した複数個のテープキャリアパッケージＴＣＰ２
を実装したゲート側回路基板ＰＣＢ２が配置されてい
る。さらに、表示パネルＰＮＬのもう一方の短辺（図１
４の上側）の外周部にはインターフェイス回路基板（コ
ントロール回路基板、コンバータ回路基板とも称す）Ｐ
ＣＢ３が配置されている。

【００４０】回路基板ＰＣＢ１〜３は、３枚の略長方形
状に分割されているので、表示パネルＰＮＬと回路基板
ＰＣＢ１〜３との熱膨張率の差により回路基板ＰＣＢ１
〜３の長軸方向に生じる応力（ストレス）がジョイナＪ
Ｎ１〜３の箇所で吸収され、接続強度が弱いテープキャ
リアパッケージＴＣＰの出力リード（図２、図１３のＴ
ＴＭ）と液晶表示パネルＰＮＬの外部接続端子（図１３
のＤＴＭ（ＧＴＭ））の剥がれが防止でき、さらに、テ
ープキャリアパッケージＴＣＰの入力リードの応力緩和
にも寄与し、熱に対するモジュールの信頼性を向上でき
る。このような基板の分割方式は、さらに、１枚の
「コ」の字状基板に比べて、それぞれが四角形状の単純
な形状であるので１枚の基板材料から多数枚の基板ＰＣ
Ｂ１〜３が取得でき、プリント基板材料の利用率が高く
なり、部品・材料費が低減できる効果がある（本例の場
合は、約５０％に低減できた）。なお、回路基板ＰＣＢ
１〜３は、ガラスエポキシ樹脂等からなるＰＣＢ（プリ
ンティドサーキットボード）の代わりに柔軟なＦＰＣ
（フレキシブルプリンティドサーキット）を使用する
と、ＦＰＣはたわむのでリード剥がれ防止効果をいっそ
う高めることができる。また、分割しない一体型の
「コ」の字状のＰＣＢを用いることもでき、その場合は
工数の低減、部品点数削減による製造工程管理の単純
化、回路基板間ジョイナの廃止による信頼性向上に効果
がある。

【００４１】３枚の回路基板ＰＣＢ１〜３の各グランド
線に接続されたフレームグランドパッドＦＧＰは、図１
５に示すように、それぞれ５個、４個、３個設けられ、
合計１２個設けてある。回路基板が複数に分割されてい
る場合、直流的には駆動用回路基板のうち少なくとも１
箇所がフレームグランドに接続されていれば、電気的な
問題は起きないが、高周波領域ではその箇所が少ない
と、各駆動用回路基板の特性インピーダンスの違い等に
より電気信号の反射、グランド線の電位が振られる等が
原因で、ＥＭＩを引き起こす不要な輻射電波の発生ポテ
ンシャルが高くなる。特に、薄膜トランジスタを用いた
アクティブ・マトリクス方式のモジュールＭＤＬでは、
高速のクロックを用いるので、ＥＭＩ対策が難しい。こ
れを防止するために、複数に分割された各回路基板毎に
少なくとも１箇所でグランド線（交流接地電位）をイン
ピーダンスが十分に低い共通のフレーム（すなわち、シ
ールドケースＳＨＤ）に接続する。これにより、高周波
領域におけるグランド線が強化されるので、全体で１箇
所だけシールドケースＳＨＤに接続した場合と比較する
と、本例の１２箇所の場合は輻射の電界強度で５ｄＢ以
上の改善が見られた。

【００４２】シールドケースＳＨＤのフレームグランド
用爪ＦＧＮは、前述のように、金属の細長い突起で構成
され、折り曲げることにより容易に回路基板ＰＣＢ１〜
３のフレームグランドパッドＦＧＰに接続でき、接続用
の特別のワイヤ（リード線）が不要である。また、爪Ｆ
ＧＮを介してシールドケースＳＨＤと回路基板ＰＣＢ１
〜３とを機械的にも接続できるので、回路基板ＰＣＢ１
〜３の機械的強度も向上することができる。

【００４３】従来は、ＥＭＩを引き起こす不要な輻射電
波の発生を抑えるために、信号波形をなまらせるための
複数個の抵抗・コンデンサが、信号源集積回路の近く、
あるいは信号の伝送経路の途中などに分散して配置され
ていた。したがって、信号源集積回路の付近やテープキ
ャリアパッケージ間などに、該抵抗・コンデンサを設け
るためのスペースが何箇所も必要なため、デッドスペー
スが大きくなり、電子部品を高密度に実装することがで
きなかった。本例では、図１４に示すように、ＥＭＩ対
策用の複数個のコンデンサ・抵抗ＣＲが、インターフェ
イス回路基板ＰＣＢ３に設けた信号源集積回路ＴＣＯＮ
から遠い、また、信号源集積回路ＴＣＯＮからの信号を
受信するドレイン側回路基板ＰＣＢ１の駆動用ＩＣチッ
プＣＨＩ１よりもさらに遠い、複数個の駆動用ＩＣチッ
プＣＨＩ１の信号流れ方向の下流側のドレイン側回路基
板ＰＣＢ１の端部に集中して配置してある。したがっ
て、分散して配置するのに比べ、デッドスペースを低減
することができ、電子部品を高密度に実装することがで
きる。したがって、モジュールＭＤを小型化、軽量化す
ることができ、製造コストを低減することができる。

【００４４】《マトリクス部の概要》図４は本発明が適
用可能なアクティブ・マトリクス方式カラー液晶表示装
置の一画素とその周辺を示す平面図、図５はマトリクス
の画素部、すなわち、図４の５ｂ−５ｂ切断線における
断面を中央（ｂ）にして、左側（ａ）に液晶表示パネル
（すなわち、液晶表示素子。ＬＣＤ）の角付近、すなわ
ち、図１１の１２−１２切断線における断面と、右側
（ｃ）に映像信号駆動用回路が接続されるべき映像信号
端子部（外部接続端子ＤＴＭ）付近の断面を示す図であ
る。

【００４５】図４に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは列方向に延在し、行方
向に複数本配置されている。映像信号線ＤＬは行方向に
延在し、列方向に複数本配置されている。

【００４６】図５に示すように、液晶ＬＣを基準に下部
透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦＴ
および透明画素電極ＩＴＯ１が形成され、上部透明ガラ
ス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブ
ラックマトリクスパターンＢＭが形成されている。下部
透明ガラス基板ＳＵＢ１は例えば１.１mm程度の厚さで
構成されている。また、透明ガラス基板ＳＵＢ１、ＳＵ
Ｂ２の両面にはディップ処理等によって形成された酸化
シリコン膜ＳＩＯが設けられている。このため、透明ガ
ラス基板ＳＵＢ１、ＳＵＢ２の表面に鋭い傷があったと
しても、鋭い傷を酸化シリコン膜ＳＩＯで覆うことがで
きるので、その上にデポジットされる走査信号線ＧＬ、
遮光膜ＢＭ等の膜質を均質に保つことができる。

【００４７】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。

【００４８】《マトリクス周辺の概要》図９は上下のガ
ラス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を、図１０はその周
辺部をさらに誇張した平面を、図１１は図９および図１
０のパネル左上角部に対応するシール部ＳＬ付近の拡大
平面を示す図である。また、図５は前述のように図４の
断面を中央にして、左側に図１１の１２−１２切断線に
おける断面を、右側に映像信号駆動用回路が接続される
べき外部接続端子ＤＴＭ付近の断面を示す図である。同
様に図１２は、左側に走査回路が接続されるべき外部接
続端子ＧＴＭ付近の断面を、右側に外部接続端子が無い
ところのシール部付近の断面を示す図である。

【００４９】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図９〜図１１は後者の例を示す
もので、図９、図１０の両図とも上下基板ＳＵＢ１、Ｓ
ＵＢ２の切断後を、図１１は切断前を表しており、ＬＮ
は両基板の切断前の縁を、ＣＴ１とＣＴ２はそれぞれ基
板ＳＵＢ１、ＳＵＢ２の切断すべき位置を示す。いずれ
の場合も、完成状態では外部接続端子群Ｔｇ、Ｔｄ（添
字略）が存在する（図で上下辺と左辺の）部分はそれら
を露出するように上側基板ＳＵＢ２の大きさが下側基板
ＳＵＢ１よりも内側に制限されている。端子群Ｔｇ、Ｔ
ｄはそれぞれ後述する走査回路接続用端子ＧＴＭ、映像
信号回路接続用端子ＤＴＭとそれらの引出配線部を集積
回路チップＣＨＩが搭載されたテープキャリアパッケー
ジＴＣＰ（図２、図１３）の単位に複数本まとめて名付
けたものである。各群のマトリクス部から外部接続端子
部に至るまでの引出配線は、両端に近づくにつれ傾斜し
ている。これは、パッケージＴＣＰの配列ピッチおよび
各パッケージＴＣＰにおける接続端子ピッチに表示パネ
ルＰＮＬの端子ＤＴＭ、ＧＴＭを合わせるためである。

【００５０】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂からなる。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本例ではパネルの４角で銀ペース
ト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側に形
成されたその引出配線ＩＮＴに接続されている。この引
出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイン端
子ＤＴＭと同一製造工程で形成される。

【００５１】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜Ｐ
ＳＶ１の上部に形成される。

【００５２】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００５３】《薄膜トランジスタＴＦＴ》薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。

【００５４】各画素の薄膜トランジスタＴＦＴは、画素
内において２つ(複数)に分割され、薄膜トランジスタ
（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構
成されている。薄膜トランジスタＴＦＴ１、ＴＦＴ２の
それぞれは実質的に同一サイズ（チャネル長、チャネル
幅が同じ）で構成されている。この分割された薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、ゲート電極
ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導
電型決定不純物がドープされていない）非晶質シリコン
（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極
ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ド
レインは本来その間のバイアス極性によって決まるもの
で、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース、ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明では、便宜上一方をソー
ス、他方をドレインと固定して表現する。

【００５５】《ゲート電極ＧＴ》ゲート電極ＧＴは図４
に示すように、走査信号線ＧＬから垂直方向（図４にお
いて上方向）に突出する形状で構成されている（Ｔ字形
状に分岐されている）。ゲート電極ＧＴは薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれの能動領域を越える
よう突出している。薄膜トランジスタＴＦＴ１、ＴＦＴ
２のそれぞれのゲート電極ＧＴは、一体に（共通ゲート
電極として）構成されており、走査信号線ＧＬに連続し
て形成されている。本例では、ゲート電極ＧＴは、単層
の第２導電膜ｇ２で形成されている。第２導電膜ｇ２は
例えばスパッタで形成されたアルミニウム（Ａｌ）膜を
用い、１０００〜５５００Å程度の膜厚で形成する。ま
た、ゲート電極ＧＴ上にはＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００５６】このゲート電極ＧＴは図４、図５に示され
ているように、ｉ型半導体層ＡＳを完全に覆うよう（下
方からみて）それより大き目に形成される。したがっ
て、下部透明ガラス基板ＳＵＢ１の下方に螢光管等のバ
ックライトＢＬを取り付けた場合、この不透明なＡｌか
らなるゲート電極ＧＴが影となって、ｉ型半導体層ＡＳ
にはバックライト光が当たらず、光照射による導電現象
すなわち薄膜トランジスタＴＦＴのオフ特性劣化は起き
にくくなる。なお、ゲート電極ＧＴの本来の大きさは、
ソース電極ＳＤ１とドレイン電極ＳＤ２との間をまたが
るに最低限必要な（ゲート電極ＧＴとソース電極ＳＤ
１、ドレイン電極ＳＤ２との位置合わせ余裕分も含め
て）幅を持ち、チャネル幅Ｗを決めるその奥行き長さは
ソース電極ＳＤ１とドレイン電極ＳＤ２との間の距離
（チャネル長）Ｌとの比、すなわち相互コンダクタンス
gmを決定するファクタＷ／Ｌをいくつにするかによって
決められる。この液晶表示装置におけるゲート電極ＧＴ
の大きさはもちろん、上述した本来の大きさよりも大き
くされる。

【００５７】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００５８】《絶縁膜ＧＩ》絶縁膜ＧＩは薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査
信号線ＧＬの上層に形成されている。絶縁膜ＧＩは例え
ばプラズマＣＶＤで形成された窒化シリコン膜を用い、
１２００〜２７００Åの膜厚（この液晶表示装置では、
２０００Å程度の膜厚）で形成する。ゲート絶縁膜ＧＩ
は図１１に示すように、マトリクス部ＡＲの全体を囲む
ように形成され、周辺部は外部接続端子ＤＴＭ、ＧＴＭ
を露出するよう除去されている。

【００５９】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、図４に示すように、複数に分割された薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのチャネル形成領域
として使用される。ｉ型半導体層ＡＳは非晶質シリコン
膜または多結晶シリコン膜で形成し、２００〜２２００
Åの膜厚（この液晶表示装置では、２０００Å程度の膜
厚）で形成する。

【００６０】このｉ型半導体層ＡＳは、供給ガスの成分
を変えてＳｉ₃Ｎ₄からなるゲート絶縁膜として使用され
る絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ装
置で、しかもそのプラズマＣＶＤ装置から外部に露出す
ることなく形成される。また、オーミックコンタクト用
のリン（Ｐ）を２.５％ドープしたＮ⁺型半導体層ｄ０
（図５）も同様に連続して２００〜５００Åの膜厚（こ
の液晶表示装置では、３００Å程度の膜厚）で形成され
る。しかる後、下部透明ガラス基板ＳＵＢ１はＣＶＤ装
置から外に取り出され、写真処理技術によりＮ⁺型半導
体層ｄ０およびｉ型半導体層ＡＳは図４、図５に示すよ
うに独立した島状にパターニングされる。

【００６１】ｉ型半導体層ＡＳは、図４、図５に示すよ
うに、走査信号線ＧＬと映像信号線ＤＬとの交差部（ク
ロスオーバ部）の両者間にも設けられている。この交差
部のｉ型半導体層ＡＳは交差部における走査信号線ＧＬ
と映像信号線ＤＬとの短絡を低減する。

【００６２】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００６３】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。なお、２つの薄膜トランジスタ
ＴＦＴ１、ＴＦＴ２に同時に欠陥が発生することは稀で
あり、このような冗長方式により点欠陥や線欠陥の確率
を極めて小さくすることができる。透明画素電極ＩＴＯ
１は第１導電膜ｄ１によって構成されており、この第１
導電膜ｄ１はスパッタリングで形成された透明導電膜
（Indium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、１０
００〜２０００Åの膜厚（この液晶表示装置では、１４
００Å程度の膜厚）で形成される。

【００６４】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》複数に分割された薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ
２とは、図４、図５に示すように、ｉ型半導体層ＡＳ上
にそれぞれ離隔して設けられている。

【００６５】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ⁺型半導体層ｄ０に接触する下層側か
ら、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせ
て構成されている。ソース電極ＳＤ１の第２導電膜ｄ２
および第３導電膜ｄ３は、ドレイン電極ＳＤ２の第２導
電膜ｄ２および第３導電膜ｄ３と同一製造工程で形成さ
れる。

【００６６】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの膜厚（この
液晶表示装置では、６００Å程度の膜厚）で形成する。
Ｃｒ膜は膜厚を厚く形成するとストレスが大きくなるの
で、２０００Å程度の膜厚を越えない範囲で形成する。
Ｃｒ膜はＮ⁺型半導体層ｄ０との接触が良好である。Ｃ
ｒ膜は後述する第３導電膜ｄ３のＡｌがＮ⁺型半導体層
ｄ０に拡散することを防止するいわゆるバリア層を構成
する。第２導電膜ｄ２として、Ｃｒ膜の他に高融点金属
（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド
（ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用
いてもよい。

【００６７】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの膜厚（この液晶表示装置では、
４０００Å程度の膜厚）に形成される。Ａｌ膜はＣｒ膜
に比べてストレスが小さく、厚い膜厚に形成することが
可能で、ソース電極ＳＤ１、ドレイン電極ＳＤ２および
映像信号線ＤＬの抵抗値を低減するように構成されてい
る。第３導電膜ｄ３として純Ａｌ膜の他にシリコンや銅
（Ｃｕ）を添加物として含有させたＡｌ膜を用いてもよ
い。

【００６８】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ⁺型半導体層ｄ０が除去される。つまり、ｉ
型半導体層ＡＳ上に残っていたＮ⁺型半導体層ｄ０は第
２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフアラ
インで除去される。このとき、Ｎ⁺型半導体層ｄ０はそ
の厚さ分は全て除去されるようエッチングされるので、
ｉ型半導体層ＡＳも若干その表面部分がエッチングされ
るが、その程度はエッチング時間で制御すればよい。

【００６９】ソース電極ＳＤ１は透明画素電極ＩＴＯ１
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳ段差（第２導電膜ｇ２の膜厚、陽極酸化膜ＡＯＦの
膜厚、ｉ型半導体層ＡＳの膜厚およびＮ⁺型半導体層ｄ
０の膜厚を加算した膜厚に相当する段差）に沿って構成
されている。具体的には、ソース電極ＳＤ１は、ｉ型半
導体層ＡＳの段差に沿って形成された第２導電膜ｄ２
と、この第２導電膜ｄ２の上部に形成した第３導電膜ｄ
３とで構成されている。ソース電極ＳＤ１の第３導電膜
ｄ３は第２導電膜ｄ２のＣｒ膜がストレスの増大から厚
く形成できず、ｉ型半導体層ＡＳの段差形状を乗り越え
られないので、このｉ型半導体層ＡＳを乗り越えるため
に構成されている。つまり、第３導電膜ｄ３は厚く形成
することでステップカバレッジを向上している。第３導
電膜ｄ３は厚く形成できるので、ソース電極ＳＤ１の抵
抗値（ドレイン電極ＳＤ２や映像信号線ＤＬについても
同様）の低減に大きく寄与している。

【００７０】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１は例えばプラズマＣＶＤ装置で形成した酸化
シリコン膜や窒化シリコン膜で形成されており、１μｍ
程度の膜厚で形成する。

【００７１】保護膜ＰＳＶ１は図１１に示すように、マ
トリクス部ＡＲの全体を囲むように形成され、周辺部は
外部接続端子ＤＴＭ、ＧＴＭを露出するよう除去され、
また上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵ
Ｂ１の外部接続端子接続用引出配線ＩＮＴに銀ペースト
ＡＧＰで接続する部分も除去されている。保護膜ＰＳＶ
１とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保
護効果を考え厚くされ、後者はトランジスタの相互コン
ダクタンスｇｍを薄くされる。したがって、図１１に示
すように、保護効果の高い保護膜ＰＳＶ１は周辺部もで
きるだけ広い範囲に亘って保護するようゲート絶縁膜Ｇ
Ｉよりも大きく形成されている。

【００７２】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光（図５では上方からの光）がチャネル
形成領域として使用されるｉ型半導体層ＡＳに入射され
ないように、遮光膜ＢＭが設けられ、遮光膜ＢＭは図４
に示すようなパターンとされている。遮光膜ＢＭは光に
対する遮蔽性が高い例えばアルミニウム膜やクロム膜等
で形成されており、この液晶表示装置ではクロム膜がス
パッタリングで１３００Å程度の膜厚に形成される。

【００７３】したがって、薄膜トランジスタＴＦＴ１、
ＴＦＴ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭお
よび大き目のゲート電極ＧＴによってサンドイッチにさ
れ、その部分は外部の自然光やバックライト光が当たら
なくなる。遮光膜ＢＭは図４に示すように、画素の周囲
に形成され、つまり遮光膜ＢＭは格子状に形成され（ブ
ラックマトリクス）、この格子で１画素の有効表示領域
が仕切られている。したがって、各画素の輪郭が遮光膜
ＢＭによってはっきりとし、コントラストが向上する。
つまり、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光と
ブラックマトリクスとの２つの機能をもつ。

【００７４】また、透明画素電極ＩＴＯ１のラビング方
向の根本側のエッジ部に対向する部分（図４右下部分）
が遮光膜ＢＭによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないの
で、表示特性が劣化することはない。

【００７５】なお、バックライトを上部透明ガラス基板
ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を
観察側（外部露出側）とすることもできる。

【００７６】遮光膜ＢＭは周辺部にも図１０に示すよう
に額縁状のパターンに形成され、そのパターンはドット
状に複数の開口を設けた図４に示すマトリクス部のパタ
ーンと連続して形成されている。周辺部の遮光膜ＢＭは
図５、図１０〜図１２に示すように、シール部ＳＬの外
側に延長され、パソコン等の実装機に起因する反射光等
の漏れ光がマトリクス部に入り込むのを防いでいる。他
方、この遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３
〜１．０ｍｍ程内側に留められ、基板ＳＵＢ２の切断領
域を避けて形成されている。

【００７７】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタＦ
ＩＬは画素に対向する位置にストライプ状に形成され
（図４）、染め分けられている。カラーフィルタＦＩＬ
は図４に示すように透明画素電極ＩＴＯ１の全てを覆う
ように大き目に形成され、遮光膜ＢＭはカラーフィルタ
ＦＩＬおよび透明画素電極ＩＴＯ１のエッジ部分と重な
るよう透明画素電極ＩＴＯ１の周縁部より内側に形成さ
れている。

【００７８】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタＲを形成する。つぎに、同様な工程を施すこと
によって、緑色フィルタＧ、青色フィルタＢを順次形成
する。

【００７９】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬを異なる色に染め分けた染料が液晶Ｌ
Ｃに漏れることを防止するために設けられている。保護
膜ＰＳＶ２は例えばアクリル樹脂、エポキシ樹脂等の透
明樹脂材料で形成されている。

【００８０】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本例では、
コモン電圧Ｖcomは映像信号線ＤＬに印加されるロウレ
ベルの駆動電圧Ｖｄminとハイレベルの駆動電圧Ｖｄmax
との中間電位に設定されるが、映像信号駆動用回路で使
用される集積回路の電源電圧を約半分に低減したい場合
は、交流電圧を印加すれば良い。なお、共通透明画素電
極ＩＴＯ２の平面形状は図１０、図１１を参照された
い。

【００８１】《ゲート端子部》図６は表示マトリクスの
走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続
構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図１１下方付近に対応し、斜め配線の部分は
便宜状一直線状で表した。

【００８２】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。したがって、このホトレジストは陽極酸化後除去さ
れ、図に示すパターンＡＯは完成品としては残らない
が、ゲート配線ＧＬには断面図に示すように酸化膜ＡＯ
Ｆが選択的に形成されるのでその軌跡が残る。平面図に
おいて、ホトレジストの境界線ＡＯを基準にして左側は
レジストで覆い陽極酸化をしない領域、右側はレジスト
から露出され陽極酸化される領域である。陽極酸化され
たＡＬ層ｇ２は表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形
成され下方の導電部は体積が減少する。勿論、陽極酸化
はその導電部が残るように適切な時間、電圧などを設定
して行われる。マスクパターンＡＯは走査線ＧＬに単一
の直線では交差せず、クランク状に折れ曲がって交差さ
せている。

【００８３】図中ＡＬ層ｇ２は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。したがって、本例では櫛の
根本に相当する部分もマスクＡＯに沿ってずらしてい
る。

【００８４】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、
さらにその表面を保護し画素電極ＩＴＯ１と同レベル
（同層、同時形成）の透明導電層ｄ１とで構成されてい
る。なお、ゲート絶縁膜ＧＩ上およびその側面部に形成
された導電層ｄ２およびｄ３は、導電層ｄ３やｄ２のエ
ッチング時ピンホール等が原因で導電層ｇ２やｇ１が一
緒にエッチングされないようその領域をホトレジストで
覆っていた結果として残っているものである。また、ゲ
ート絶縁膜ＧＩを乗り越えて右方向に延長されたＩＴＯ
層ｄ１は同様な対策をさらに万全とさせたものである。

【００８５】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図１１に示すように上下に複数本並べられ端子群Ｔｇ
（図１０、図１１）が構成され、ゲート端子の左端は、
製造過程では、基板の切断領域ＣＴ１を越えて延長され
配線ＳＨｇによって短絡される。製造過程におけるこの
ような短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲ
Ｉ１のラビング時等の静電破壊防止に役立つ。

【００８６】《ドレイン端子ＤＴＭ》図７は映像信号線
ＤＬからその外部接続端子ＤＴＭまでの接続を示す図で
あり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ−
Ｂ切断線における断面を示す。なお、同図は図１１右上
付近に対応し、図面の向きは便宜上変えてあるが右端方
向が基板ＳＵＢ１の上端部（または下端部）に該当す
る。

【００８７】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子ＴＳＴｄと外部接続ドレイン端
子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検
査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に
到達することなく終端しているが、ドレイン端子ＤＴＭ
は、図１１に示すように端子群Ｔｄ（添字省略）を構成
し基板ＳＵＢ１の切断線ＣＴ１を越えてさらに延長さ
れ、製造過程中は静電破壊防止のためその全てが互いに
配線ＳＨｄによって短絡される。検査端子ＴＳＴｄが存
在する映像信号線ＤＬのマトリクスを挟んで反対側には
ドレイン接続端子が接続され、逆にドレイン接続端子Ｄ
ＴＭが存在する映像信号線ＤＬのマトリクスを挟んで反
対側には検査端子が接続される。

【００８８】ドレイン接続端子ＤＴＭは前述したゲート
端子ＧＴＭと同様な理由でＣｒ層ｇ１およびＩＴＯ層ｄ
１の２層で形成されており、ゲート絶縁膜ＧＩを除去し
た部分で映像信号線ＤＬと接続されている。ゲート絶縁
膜ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁
膜ＧＩの縁をテーパ状にエッチングするためのものであ
る。端子ＤＴＭ上では外部回路との接続を行うため保護
膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯは前述
した陽極酸化マスクでありその境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
は層ｇ２が存在しないのでこのパターンは直接は関係し
ない。

【００８９】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は図５の（ｃ）部にも示されるように、ド
レイン端子部ＤＴＭと同じレベルの層ｄ１、ｇ１のすぐ
上に映像信号線ＤＬと同じレベルの層ｄ２、ｄ３がシー
ルパターンＳＬの途中まで積層された構造になっている
が、これは断線の確率を最小限に押さえ、電触し易いＡ
ｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬででき
るだけ保護する狙いである。

【００９０】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図８に示す。同
図は回路図ではあるが、実際の幾何学的配置に対応して
描かれている。ＡＲは複数の画素を二次元状に配列した
マトリクス・アレイである。

【００９１】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１、２、３、…、endは走査タイミングの順序にしたが
って付加されている。

【００９２】映像信号線Ｘ（添字省略）は上側の映像信
号駆動用回路Ｈｅに接続されている。すなわち、映像信
号線Ｘは、走査信号線Ｙと同様に、液晶表示パネルＰＮ
Ｌの片側のみに端子が引き出されている。

【００９３】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【００９４】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００９５】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は前記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。例えば、図１、図２に
示したテープキャリアパッケージＴＣＰの形状、構成等
は種々のものが考えられる。また、前記実施の形態で
は、端子ばらけ防止用ベースフィルムＢＦ２にグランド
線ＧＮＤ（あるいは電源線）を形成したが、回路基板Ｐ
ＣＢ１にもさらにグランド線ＧＮＤ（あるいは電源線）
を形成してもよい。また、テープキャリアパッケージＴ
ＣＰが実装される回路基板としては、ガラスエポキシ等
からなる固いプリント基板、あるいはポリイミド樹脂等
からなる柔軟なＦＰＣ等が使用可能である。また、本発
明は、縦電界方式のアクティブマトリクス方式の液晶表
示装置に適用した例を示したが、横電界方式やＣＯＧ
（チップオンガラス）方式の液晶表示装置にも、また、
単純マトリクス方式の液晶表示装置にも適用可能なこと
は言うまでもない。さらに、本発明は、液晶表示装置に
限らず、各種表示装置、カメラ、ラジオ、電卓等の各種
電子・電気機器等、テープキャリアパッケージを実装す
る製品に幅広く適用することができる。

【００９６】

【発明の効果】以上説明したように、本発明によれば、
各テープキャリアパッケージの端子ばらけ防止用ベース
フィルムにグランド線、電源線、あるいは信号線の配線
を形成し、該配線どうしを電気的に接続するとともに、
回路基板と電気的に導通を取る構造とすることにより、
回路基板の層数を増加することなく、グランド線や電源
線の面積を十分確保することができる。したがって、Ｅ
ＭＩ対策を強化するとともに、該回路基板の幅を縮小す
ることができ、その結果、液晶表示装置等の機器の小型
化、軽量化、大画面化、および表示品質の安定化を実現
することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態のテープキャリアパッケ
ージＴＣＰの要部概略平面図（下面図）である。

【図２】（ａ）は図１に示したテープキャリアパッケー
ジＴＣＰを、液晶表示パネルＰＮＬと駆動用回路基板Ｐ
ＣＢ１に実装した様子を示す概略断面図、（ｂ）は図１
に示した複数枚のテープキャリアパッケージＴＣＰの一
部を重ね合わせて配列実装した様子を示す概略斜視図、
（ｃ）はベースフィルムＢＦ２の重ね合わせた部分の要
部断面図である。

【図３】本発明が適用可能なアクティブ・マトリックス
方式のカラー液晶表示装置の液晶表示モジュールＭＤＬ
の分解斜視図である。

【図４】液晶表示部の一画素とその周辺を示す要部平面
図である。

【図５】マトリクスの画素部を中央（ｂ）に、両側
（ａ）、（ｃ）にパネル角付近と映像信号端子部付近を
示す断面図である。

【図６】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近
辺を示す平面と断面の図である。

【図７】ドレイン端子ＤＴＭと映像信号線ＤＬとの接続
部付近を示す平面と断面の図である。

【図８】アクティブ・マトリックス方式のカラー液晶表
示装置の液晶表示部を示す等価回路図である。

【図９】液晶表示パネルＰＮＬのマトリクス周辺部の構
成を説明するための平面図である。

【図１０】図９の周辺部をやや誇張しさらに具体的に説
明するためのパネル平面図である。

【図１１】上下基板の電気的接続部を含む液晶表示パネ
ルＰＮＬの角部の拡大平面図である。

【図１２】左側に走査信号端子ＧＴＭ、右側に外部接続
端子の無いパネル縁部分を示す断面図である。

【図１３】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状
態を示す要部断面図である。

【図１４】シールドケースＳＨＤ内に液晶表示パネルＰ
ＮＬと回路基板ＰＣＢ１〜３が組み込まれた下面図、Ａ
−Ａ切断線における断面図、Ａ−Ａ切断線における断面
図、Ｂ−Ｂ切断線における断面図、Ｃ−Ｃ切断線におけ
る断面図、Ｄ−Ｄ切断線における断面図である。

【図１５】テープキャリアパッケージＴＣＰを実装しな
い回路基板ＰＣＢ１〜３の詳細下面図である。

【図１６】液晶表示モジュールＭＤＬを実装したノート
ブック型のパソコン、あるいはワープロの斜視図であ
る。

【図１７】従来のテープキャリアパッケージＴＣＰの平
面図である。

【図１８】駆動用回路を構成する集積回路チップＣＨＩ
がフレキシブル配線基板に搭載された従来のテープキャ
リアパッケージＴＣＰの断面構造を示す図である。

【図１９】従来のテープキャリアパッケージＴＣＰと液
晶表示パネルＰＮＬおよび駆動用回路基板ＰＣＢ１との
電気的接続を示す要部断面図である。

【符号の説明】

ＴＣＰ…テープキャリアパッケージ、ＴＴＢ…テープキ
ャリアパッケージの入力端子、ＢＦ１…ベースフィル
ム、ＢＦ２…端子ばらけ防止用ベースフィルム、ＣＨＩ
…液晶駆動用ＩＣチップ、ＰＲＥ…封止用樹脂（モール
ドレジン）、ＧＮＤ…グランド線、ＧＮＤＴ…グランド
線接続用配線、ＳＬＴ…スリット、ＣＨ１、ＣＨ２…グ
ランド線の貫通穴、ＢＨ１、ＢＨ２…ベースフィルム
（ＢＦ２）の貫通穴、ＢＰＡＤ…回路基板の出力端子の
パッド、ＧＮＰＡＤ…グランド線接続用パッド、ＳＯＬ
…半田層、ＴＴＭ…テープキャリアパッケージの出力端
子、ＤＴＭ…映像信号線の外部接続端子、ＡＣＦ…異方
性導電膜、ＯＶＬ…ベースフィルム（ＢＦ２）の重複
部、ＳＲＳ…ソルダレジスト膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 和文 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 高森 正典 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】ＩＣチップを搭載したテープキャリアパッ
   ケージを実装した機器において、前記テープキャリアパ
   ッケージの端子のばらけ防止用ベースフィルムに、配線
   を形成したことを特徴とする機器。
2. 【請求項２】ＩＣチップを搭載したテープキャリアパッ
   ケージにより、液晶表示パネルと回路基板とを電気的に
   接続した液晶表示装置において、前記テープキャリアパ
   ッケージの端子のばらけ防止用ベースフィルムに、配線
   を形成したことを特徴とする液晶表示装置。
3. 【請求項３】前記ばらけ防止用ベースフィルムを、その
   長辺方向に沿って折り返し、 複数枚の前記テープキャリアパッケージを、前記回路基
   板の長辺に沿って配列し、 前記折り返した互いに隣接する前記ばらけ防止用ベース
   フィルムの一部を重ね合わせて実装し、 前記端子の伸長方向と横切る方向に伸びる隣接する前記
   各配線どうしを電気的に接続するとともに、前記回路基
   板に電気的に接続したことを特徴とする請求項２記載の
   液晶表示装置。
4. 【請求項４】前記ばらけ防止用ベースフィルムと前記配
   線の両方に一致して設けた貫通穴を介して、前記各配線
   どうしを半田付けにより前記回路基板に電気的に接続し
   たことを特徴とする請求項３記載の液晶表示装置。
5. 【請求項５】ＩＣチップを搭載したテープキャリアパッ
   ケージにより、液晶表示パネルと回路基板とを電気的に
   接続した液晶表示装置において、 前記テープキャリアパッケージの端子のばらけ防止用ベ
   ースフィルムに、配線を形成し、 前記ばらけ防止用ベースフィルムを、その長辺方向に沿
   って折り返し、 複数枚の前記テープキャリアパッケージを、前記回路基
   板の長辺に沿って配列し、 前記折り返した互いに隣接する前記ばらけ防止用ベース
   フィルムの一部を重ね合わせて実装し、 前記端子の伸長方向と横切る方向に伸びる隣接する前記
   各配線どうしを、前記ばらけ防止用ベースフィルムと前
   記配線の両方に一致して設けた貫通穴を介して、半田付
   けにより前記回路基板に電気的に接続したことを特徴と
   する液晶表示装置。
6. 【請求項６】前記配線が、グランド線、電源線、あるい
   は信号線であることを特徴とする請求項１、２、または
   ５記載の液晶表示装置。