JP3737432B2 - 液晶表示装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、液晶表示装置に係り、特に、薄膜トランジスタ等を使用したアクティブ・マトリクス方式の液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブ・マトリクス方式の液晶表示装置は、マトリクス状に配列された複数の画素電極のそれぞれに対応して非線形素子（スイッチング素子）を設けたものである。各画素における液晶は理論的には常時駆動（デューティ比 1.0）されているので、時分割駆動方式を採用している、いわゆる単純マトリクス方式と比べてアクティブ方式はコントラストが良く、特にカラー液晶表示装置では欠かせない技術となりつつある。スイッチング素子として代表的なものとしては薄膜トランジスタ（ＴＦＴ）がある。
【０００３】
液晶表示部（液晶表示パネル）は、液晶層を基準として下部透明ガラス基板上に薄膜トランジスタ、透明画素電極、薄膜トランジスタの保護膜、液晶分子の向きを設定するための下部配向膜が順次設けられた下部基板と、上部透明ガラス基板上にブラックマトリクス、カラーフィルタ、カラーフィルタの保護膜、共通透明画素電極、上部配向膜が順次設けられた上部基板とを互いの配向膜が向き合うように重ね合わせ、基板の縁周囲に配置したシール材によって両基板を接着すると共に両基板間に液晶を封止する。なお、下部基板側にはバックライトが配置される。
【０００４】
なお、薄膜トランジスタを使用したアクティブ・マトリクス方式の液晶表示装置は、例えば特開昭６３−３０９９２１号公報や、「冗長構成を採用した12.5型アクティブ・マトリクス方式カラー液晶ディスプレイ」、日経エレクトロニクス、頁193〜210、1986年12月15日、日経マグロウヒル社発行、で知られている。
【０００５】
【発明が解決しようとする課題】
従来の液晶表示装置では、バックライトの収納ケースと、バックライトの光を液晶表示部の方へ反射させるためのアルミ等の金属板から成る反射板とを別個に有し、部品点数が多く、構造が複雑であり、製造コストが高い問題があった。
【０００６】
本発明の一つの目的は部品点数を少なくでき、他の目的は構造を簡略化でき、更に他の目的は製造コストを低減できる液晶表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の液晶表示装置は、液晶表示パネルと、バックライトと、前記液晶表示パネルを収納する第１の部材と、前記バックライトを収納する第２の部材と、前記液晶表示パネルの表示部分に開口部を有し、金属よりなる第３の部材と、前記液晶表示パネルに接続される駆動ＩＣチップと、前記第３の部材の前記開口部以外の領域に収納され、前記駆動ＩＣチップに接続される回路基板とを有する液晶表示装置であって、前記回路基板上の端子と前記第３の部材とは電気的に接続されており、前記第３の部材には爪が形成されており、前記爪は前記第１の部材の所定の箇所に折り曲げられていることを特徴とする。
また、液晶表示パネルと、バックライトと、前記液晶表示パネルを収納する第１の部材と、前記バックライトを収納する第２の部材と、前記液晶表示パネルの表示部分に開口部を有し、金属よりなる第３の部材と、前記液晶表示パネルに接続される駆動ＩＣチップと、前記第３の部材の前記開口部以外の領域に収納され、前記駆動ＩＣチップに接続される回路基板とを有する液晶表示装置であって、前記回路基板上の端子と前記第３の部材とは電気的に接続されており、前記第３の部材には爪が形成されており、前記爪が前記液晶表示パネルの表示面と平行な方向に折り曲げられ、前記第１の部材の所定の箇所に折り曲げられていることを特徴とする。
また、前記所定の箇所とは、前記第１の部材が有する凹部であることを特徴とする。
また、液晶表示パネルと、バックライトと、前記液晶表示パネルを収納する第１の部材と、前記バックライトを収納する第２の部材と、前記液晶表示パネルの表示部分に開口部を有し、金属よりなる第３の部材と、前記液晶表示パネルに接続される駆動ＩＣチップと、前記第３の部材の前記開口部以外の領域に収納され、前記駆動ＩＣチップに接続される回路基板とを有する液晶表示装置であって、前記回路基板上の端子と前記第３の部材とは電気的に接続されており、前記第３の部材にはフックが形成されており、前記フックは前記第２の部材が有する突起部分に留められていることを特徴とする。
また、液晶表示パネルと、バックライトと、前記液晶表示パネルを収納する第１の部材と、前記バックライトを収納する第２の部材と、前記液晶表示パネルの表示部分に開口部を有し、金属よりなる第３の部材と、前記液晶表示パネルに接続される駆動ＩＣチップと、前記第３の部材の前記開口部以外の領域に収納され、前記駆動Ｃチップに接続される回路基板とを有する液晶表示装置であって、前記回路基板上の端子と前記第３の部材とは電気的に接続されており、前記第３の部材は爪とフックとが形成されており、前記爪は前記第１の部材の所定の箇所に折り曲げられており、前記フックは前記第２の部材が有する突起の箇所に留められていることを特徴とする。
また、前記回路基板は複数個に分割されており、この分割されている各基板はそれぞれ電気的に接続されていることを特徴とする。
また、前記分割されている各基板に、それぞれグランドラインに接続された端子を有していることを特徴とする。
また、前記各基板に少なくとも２個の端子を有していることを特徴とする。
また、前記各基板の少なくとも２個の端子を、それぞれ前記第２の部材と電気的に接続していることを特徴とする。
【００１５】
【作用】
本発明の液晶表示装置では、上記の構成により、部品点数を少なくでき、構造を簡略化でき、製造コストを低減できる。
【００１６】
【実施例】
本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。
《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装置にこの発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
《マトリクス部の概要》
図１はこの発明が適用されるアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図、図２は図１の２−２切断線における断面を示す図、図３は図１の３−３切断線における断面図である。また、図４には図１に示す画素を複数配置したときの平面図を示す。
【００１７】
図１に示すように、各画素は隣接する２本の走査信号線（ゲート信号線または水平信号線）ＧＬと、隣接する２本の映像信号線（ドレイン信号線または垂直信号線）ＤＬとの交差領域内（４本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子Ｃaddを含む。走査信号線ＧＬは列方向に延在し、行方向に複数本配置されている。映像信号線ＤＬは行方向に延在し、列方向に複数本配置されている。
【００１８】
図２に示すように、液晶ＬＣを基準に下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブラックマトリクスパターンＢＭが形成されている。下部透明ガラス基板ＳＵＢ１はたとえば１.１mm程度の厚さで構成されている。また、透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディップ処理等によって形成された酸化シリコン膜ＳＩＯが設けられている。このため、透明ガラス基板ＳＵＢ１、ＳＵＢ２の表面に鋭い傷があったとしても、鋭い傷を酸化シリコン膜ＳＩＯで覆うことができるので、その上にデポジットされる走査信号線ＧＬ、遮光膜ＢＭ等の膜質を均質に保つことができる。
【００１９】
上部透明ガラス基板ＳＵＢ２の内側（液晶ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩＬ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯＭ）および上部配向膜ＯＲＩ２が順次積層して設けられている。
《マトリクス周辺の概要》
図１６は上下のガラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬのマトリクス（ＡＲ）周辺の要部平面を、図１７はその周辺部を更に誇張した平面を、図１８は図１６及び図１７のパネル左上角部に対応するシール部ＳＬ付近の拡大平面を示す図である。また、図１９は図２の断面を中央にして、左側に図１８の１９ａ−１９ａ切断線における断面を、右側に映像信号駆動回路が接続されるべき外部接続端子ＤＴＭ付近の断面を示す図である。同様に図２０は、左側に走査回路が接続されるべき外部接続端子ＧＴＭ付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。
【００２０】
このパネルの製造では、小さいサイズであればスループット向上のため１枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。図１６〜図１８は後者の例を示すもので、図１６、図１７の両図とも上下基板ＳＵＢ１，ＳＵＢ２の切断後を、図１８は切断前を表しており、ＬＮは両基板の切断前の縁を、ＣＴ１とＣＴ２はそれぞれ基板ＳＵＢ１，ＳＵＢ２の切断すべき位置を示す。いずれの場合も、完成状態では外部接続端子群Ｔｇ，Ｔｄ（添字略）が存在する（図で上下辺と左辺の）部分はそれらを露出するように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ１よりも内側に制限されている。端子群Ｔｇ，Ｔｄはそれぞれ後述する走査回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭとそれらの引出配線部を集積回路チップＣＨＩが搭載されたテープキャリアパッケージＴＣＰ（図２０、図２１）の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージＴＣＰの配列ピッチ及び各パッケージＴＣＰにおける接続端子ピッチに表示パネルＰＮＬの端子ＤＴＭ，ＧＴＭを合わせるためである。
【００２１】
透明ガラス基板ＳＵＢ１、ＳＵＢ２の間にはその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣを封止するようにシールパターンＳＬが形成される。シール材は例えばエポキシ樹脂から成る。上部透明ガラス基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なくとも一箇所において、本実施例ではパネルの４角で銀ペースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側に形成されたその引出配線ＩＮＴに接続されている。この引出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイン端子ＤＴＭと同一製造工程で形成される。
【００２２】
配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層は、シールパターンＳＬの内側に形成される。偏光板ＰＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成されている。液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパターンＳＬで仕切られた領域に封入されている。下部配向膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。
【００２３】
この液晶表示装置は、下部透明ガラス基板ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。
《薄膜トランジスタＴＦＴ》
薄膜トランジスタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加すると、ソース−ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。
【００２４】
各画素の薄膜トランジスタＴＦＴは、画素内において２つ(複数)に分割され、薄膜トランジスタ（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構成されている。薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれは実質的に同一サイズ（チャネル長、チャネル幅が同じ）で構成されている。この分割された薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれは、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導電型決定不純物がドープされていない）非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。
《ゲート電極ＧＴ》
ゲート電極ＧＴは図５（図１の第２導電膜ｇ２およびｉ型半導体層ＡＳのみを描いた平面図）に示すように、走査信号線ＧＬから垂直方向（図１および図５において上方向）に突出する形状で構成されている（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領域を越えるよう突出している。薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に（共通ゲート電極として）構成されており、走査信号線ＧＬに連続して形成されている。本例では、ゲート電極ＧＴは、単層の第２導電膜ｇ２で形成されている。第２導電膜ｇ２はたとえばスパッタで形成されたアルミニウム（Ａｌ）膜を用い、１０００〜５５００Å程度の膜厚で形成する。また、ゲート電極ＧＴ上にはＡｌの陽極酸化膜ＡＯＦが設けられている。
【００２５】
このゲート電極ＧＴは図１、図２および図５に示されているように、ｉ型半導体層ＡＳを完全に覆うよう（下方からみて）それより大き目に形成される。したがって、下部透明ガラス基板ＳＵＢ１の下方に蛍光灯等のバックライトＢＬを取り付けた場合、この不透明なＡｌからなるゲート電極ＧＴが影となって、ｉ型半導体層ＡＳにはバックライト光が当たらず、光照射による導電現象すなわち薄膜トランジスタＴＦＴのオフ特性劣化は起きにくくなる。なお、ゲート電極ＧＴの本来の大きさは、ソース電極ＳＤ１とドレイン電極ＳＤ２との間をまたがるに最低限必要な（ゲート電極ＧＴとソース電極ＳＤ１、ドレイン電極ＳＤ２との位置合わせ余裕分も含めて）幅を持ち、チャネル幅Ｗを決めるその奥行き長さはソース電極ＳＤ１とドレイン電極ＳＤ２との間の距離（チャネル長）Ｌとの比、すなわち相互コンダクタンスgmを決定するファクタＷ／Ｌをいくつにするかによって決められる。この液晶表示装置におけるゲート電極ＧＴの大きさはもちろん、上述した本来の大きさよりも大きくされる。
《走査信号線ＧＬ》
走査信号線ＧＬは第２導電膜ｇ２で構成されている。この走査信号線ＧＬの第２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一製造工程で形成され、かつ一体に構成されている。また、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設けられている。
《絶縁膜ＧＩ》
絶縁膜ＧＩは薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれのゲート絶縁膜として使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬの上層に形成されている。絶縁膜ＧＩはたとえばプラズマＣＶＤで形成された窒化シリコン膜を用い、１２００〜２７００Åの膜厚（この液晶表示装置では、２０００Å程度の膜厚）で形成する。ゲート絶縁膜ＧＩは図１８に示すように、マトリクス部ＡＲの全体を囲むように形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去されている。
《ｉ型半導体層ＡＳ》
ｉ型半導体層ＡＳは、図５に示すように、複数に分割された薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれのチャネル形成領域として使用される。ｉ型半導体層ＡＳは非晶質シリコン膜または多結晶シリコン膜で形成し、２００〜２２００Åの膜厚（この液晶表示装置では、２０００Å程度の膜厚）で形成する。
【００２６】
このｉ型半導体層ＡＳは、供給ガスの成分を変えてＳｉ_３Ｎ_４からなるゲート絶縁膜として使用される絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ装置で、しかもそのプラズマＣＶＤ装置から外部に露出することなく形成される。また、オーミックコンタクト用のリン（Ｐ）を２.５％ドープしたＮ^＋型半導体層ｄ０（図２）も同様に連続して２００〜５００Åの膜厚（この液晶表示装置では、３００Å程度の膜厚）で形成される。しかる後、下部透明ガラス基板ＳＵＢ１はＣＶＤ装置から外に取り出され、写真処理技術によりＮ^＋型半導体層ｄ０およびｉ型半導体層ＡＳは図１、図２および図５に示すように独立した島状にパターニングされる。
【００２７】
ｉ型半導体層ＡＳは、図１および図５に示すように、走査信号線ＧＬと映像信号線ＤＬとの交差部（クロスオーバ部）の両者間にも設けられている。この交差部のｉ型半導体層ＡＳは交差部における走査信号線ＧＬと映像信号線ＤＬとの短絡を低減する。
《透明画素電極ＩＴＯ１》
透明画素電極ＩＴＯ１は液晶表示部の画素電極の一方を構成する。
【００２８】
透明画素電極ＩＴＯ１は薄膜トランジスタＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴＦＴ２のソース電極ＳＤ１の両方に接続されている。このため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの１つに欠陥が発生しても、その欠陥が副作用をもたらす場合はレーザ光等によって適切な箇所を切断し、そうでない場合は他方の薄膜トランジスタが正常に動作しているので放置すれば良い。なお、２つの薄膜トランジスタＴＦＴ１、ＴＦＴ２に同時に欠陥が発生することは稀であり、このような冗長方式により点欠陥や線欠陥の確率を極めて小さくすることができる。透明画素電極ＩＴＯ１は第１導電膜ｄ１によって構成されており、この第１導電膜ｄ１はスパッタリングで形成された透明導電膜（Indium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、１０００〜２０００Åの膜厚（この液晶表示装置では、１４００Å程度の膜厚）で形成される。
《ソース電極ＳＤ１、ドレイン電極ＳＤ２》
複数に分割された薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ２とは、図１、図２および図６（図１の第１〜第３導電膜ｄ１〜ｄ３のみを描いた平面図）に示すように、ｉ型半導体層ＡＳ上にそれぞれ離隔して設けられている。
【００２９】
ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれは、Ｎ^＋型半導体層ｄ０に接触する下層側から、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせて構成されている。ソース電極ＳＤ１の第２導電膜ｄ２および第３導電膜ｄ３は、ドレイン電極ＳＤ２の第２導電膜ｄ２および第３導電膜ｄ３と同一製造工程で形成される。
【００３０】
第２導電膜ｄ２はスパッタで形成したクロム（Ｃｒ）膜を用い、５００〜１０００Åの膜厚（この液晶表示装置では、６００Å程度の膜厚）で形成する。Ｃｒ膜は膜厚を厚く形成するとストレスが大きくなるので、２０００Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ^＋型半導体層ｄ０との接触が良好である。Ｃｒ膜は後述する第３導電膜ｄ３のＡｌがＮ^＋型半導体層ｄ０に拡散することを防止するいわゆるバリア層を構成する。第２導電膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ_２、ＴｉＳｉ_２、ＴａＳｉ_２、ＷＳｉ_２）膜を用いてもよい。
【００３１】
第３導電膜ｄ３はＡｌのスパッタリングで３０００〜５０００Åの膜厚（この液晶表示装置では、４０００Å程度の膜厚）に形成される。Ａｌ膜はＣｒ膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値を低減するように構成されている。第３導電膜ｄ３として純Ａｌ膜の他にシリコンや銅（Ｃｕ）を添加物として含有させたＡｌ膜を用いてもよい。
【００３２】
第２導電膜ｄ２、第３導電膜ｄ３を同じマスクパターンでパターニングした後、同じマスクを用いて、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスクとして、Ｎ^＋型半導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ上に残っていたＮ^＋型半導体層ｄ０は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフアラインで除去される。このとき、Ｎ^＋型半導体層ｄ０はその厚さ分は全て除去されるようエッチングされるので、ｉ型半導体層ＡＳも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。
【００３３】
ソース電極ＳＤ１は透明画素電極ＩＴＯ１に接続されている。ソース電極ＳＤ１は、ｉ型半導体層ＡＳ段差（第２導電膜ｇ２の膜厚、陽極酸化膜ＡＯＦの膜厚、ｉ型半導体層ＡＳの膜厚およびＮ^＋型半導体層ｄ０の膜厚を加算した膜厚に相当する段差）に沿って構成されている。具体的には、ソース電極ＳＤ１は、ｉ型半導体層ＡＳの段差に沿って形成された第２導電膜ｄ２と、この第２導電膜ｄ２の上部に形成した第３導電膜ｄ３とで構成されている。ソース電極ＳＤ１の第３導電膜ｄ３は第２導電膜ｄ２のＣｒ膜がストレスの増大から厚く形成できず、ｉ型半導体層ＡＳの段差形状を乗り越えられないので、このｉ型半導体層ＡＳを乗り越えるために構成されている。つまり、第３導電膜ｄ３は厚く形成することでステップカバレッジを向上している。第３導電膜ｄ３は厚く形成できるので、ソース電極ＳＤ１の抵抗値（ドレイン電極ＳＤ２や映像信号線ＤＬについても同様）の低減に大きく寄与している。
《保護膜ＰＳＶ１》
薄膜トランジスタＴＦＴおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が設けられている。保護膜ＰＳＶ１は主に薄膜トランジスタＴＦＴを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、１μｍ程度の膜厚で形成する。
【００３４】
保護膜ＰＳＶ１は図１８に示すように、マトリクス部ＡＲの全体を囲むように形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、また上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵＢ１の外部接続端子接続用引出配線ＩＮＴに銀ペーストＡＧＰで接続する部分も除去されている。保護膜ＰＳＶ１とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスｇｍを薄くされる。従って図１８に示すように、保護効果の高い保護膜ＰＳＶ１は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜ＧＩよりも大きく形成されている。
《遮光膜ＢＭ》
上部透明ガラス基板ＳＵＢ２側には、外部光（図２では上方からの光）がチャネル形成領域として使用されるｉ型半導体層ＡＳに入射されないように、遮光膜ＢＭが設けられ、遮光膜ＢＭは図７のハッチングに示すようなパターンとされている。なお、図７は図１におけるＩＴＯ膜からなる第１導電膜ｄ１、カラーフィルタＦＩＬおよび遮光膜ＢＭのみを描いた平面図である。遮光膜ＢＭは光に対する遮蔽性が高いたとえばアルミニウム膜やクロム膜等で形成されており、この液晶表示装置ではクロム膜がスパッタリングで１３００Å程度の膜厚に形成される。
【００３５】
従って、薄膜トランジスタＴＦＴ１、ＴＦＴ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび大き目のゲート電極ＧＴによってサンドイッチにされ、その部分は外部の自然光やバックライト光が当たらなくなる。遮光膜ＢＭは図７のハッチング部分で示すように、画素の周囲に形成され、つまり遮光膜ＢＭは格子状に形成され（ブラックマトリクス）、この格子で１画素の有効表示領域が仕切られている。従って、各画素の輪郭が遮光膜ＢＭによってはっきりとし、コントラストが向上する。つまり、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光とブラックマトリクスとの２つの機能をもつ。
【００３６】
また、透明画素電極ＩＴＯ１のラビング方向の根本側のエッジ部に対向する部分（図１右下部分）が遮光膜ＢＭによって遮光されているから、上記部分にドメインが発生したとしても、ドメインが見えないので、表示特性が劣化することはない。
【００３７】
なお、バックライトを上部透明ガラス基板ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を観察側（外部露出側）とすることもできる。
【００３８】
遮光膜ＢＭは周辺部にも図１７に示すように額縁状のパターンに形成され、そのパターンはドット状に複数の開口を設けた図７に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜ＢＭは図１７〜図２０に示すように、シール部ＳＬの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に留められ、基板ＳＵＢ２の切断領域を避けて形成されている。
《カラーフィルタＦＩＬ》
カラーフィルタＦＩＬはアクリル樹脂等の樹脂材料で形成される染色基材に染料を着色して構成されている。カラーフィルタＦＩＬは画素に対向する位置にストライプ状に形成され（図８）、染め分けられている（図８は図４の第１導電膜膜ｄ１、遮光膜ＢＭおよびカラーフィルタＦＩＬのみを描いたもので、Ｂ、Ｒ、Ｇの各カラーフィルターＦＩＬはそれぞれ、４５°、１３５°、クロスのハッチを施してある）。カラーフィルタＦＩＬは図７，９に示すように透明画素電極ＩＴＯ１の全てを覆うように大き目に形成され、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極ＩＴＯ１の周縁部より内側に形成されている。
【００３９】
カラーフィルタＦＩＬは次のように形成することができる。まず、上部透明ガラス基板ＳＵＢ２の表面に染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタＲを形成する。つぎに、同様な工程を施すことによって、緑色フィルタＧ、青色フィルタＢを順次形成する。
《保護膜ＰＳＶ２》
保護膜ＰＳＶ２はカラーフィルタＦＩＬを異なる色に染め分けた染料が液晶ＬＣに漏れることを防止するために設けられている。保護膜ＰＳＶ２はたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。
《共通透明画素電極ＩＴＯ２》
共通透明画素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明画素電極ＩＴＯ２との間の電位差（電界）に応答して変化する。この共通透明画素電極ＩＴＯ２にはコモン電圧Ｖcomが印加されるように構成されている。本実施例では、コモン電圧Ｖcomは映像信号線ＤＬに印加されるロウレベルの駆動電圧Ｖｄminとハイレベルの駆動電圧Ｖｄmaxとの中間電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。なお、共通透明画素電極ＩＴＯ２の平面形状は図１７、図１８を参照されたい。
《ゲート端子部》
図９は表示マトリクスの走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続構造を示す図であり、（Ａ）は平面であり（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面を示している。なお、同図は図１８下方付近に対応し、斜め配線の部分は便宜状一直線状で表した。
【００４０】
ＡＯは写真処理用のマスクパターン、言い換えれば選択的陽極酸化のホトレジストパターンである。従って、このホトレジストは陽極酸化後除去され、図に示すパターンＡＯは完成品としては残らないが、ゲート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選択的に形成されるのでその軌跡が残る。平面図において、ホトレジストの境界線ＡＯを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。陽極酸化されたＡＬ層ｇ２は表面にその酸化物Ａｌ_２Ｏ_３膜ＡＯＦが形成され下方の導電部は体積が減少する。勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。マスクパターンＡＯは走査線ＧＬに単一の直線では交差せず、クランク状に折れ曲がって交差させている。
【００４１】
図中ＡＬ層ｇ２は、判り易くするためハッチを施してあるが、陽極化成されない領域は櫛状にパターニングされている。これは、Ａｌ層の幅が広いと表面にホイスカが発生するので、１本１本の幅は狭くし、それらを複数本並列に束ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。従って、本例では櫛の根本に相当する部分もマスクＡＯに沿ってずらしている。
【００４２】
ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、更にその表面を保護し画素電極ＩＴＯ１と同レベル（同層、同時形成）の透明導電層ｄ１とで構成されている。なお、ゲート絶縁膜ＧＩ上及びその側面部に形成された導電層ｄ２及びｄ３は、導電層ｄ３やｄ２のエッチング時ピンホール等が原因で導電層ｇ２やｇ１が一緒にエッチングされないようその領域をホトレジストで覆っていた結果として残っているものである。又、ゲート絶縁膜ＧＩを乗り越えて右方向に延長されたＩＴＯ層ｄ１は同様な対策を更に万全とさせたものである。
【００４３】
平面図において、ゲート絶縁膜ＧＩはその境界線よりも右側に、保護膜ＰＳＶ１もその境界線よりも右側に形成されており、左端に位置する端子部ＧＴＭはそれらから露出し外部回路との電気的接触ができるようになっている。図では、ゲート線ＧＬとゲート端子の一つの対のみが示されているが、実際はこのような対が図１８に示すように上下に複数本並べられ端子群Ｔｇ（図１７、図１８）が構成され、ゲート端子の左端は、製造過程では、基板の切断領域ＣＴ１を越えて延長され配線ＳＨｇによって短絡される。製造過程におけるこのような短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲＩ１のラビング時等の静電破壊防止に役立つ。
《ドレイン端子ＤＴＭ》
図１０は映像信号線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面を示す。なお、同図は図１８右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板ＳＵＢ１の上端部（又は下端部）に該当する。
【００４４】
ＴＳＴｄは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるよう配線部より幅が広げられている。同様に、ドレイン端子ＤＴＭも外部回路との接続ができるよう配線部より幅が広げられている。検査端子ＴＳＴｄと外部接続ドレイン端子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に到達することなく終端しているが、ドレイン端子ＤＴＭは、図１８に示すように端子群Ｔｄ（添字省略）を構成し基板ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、製造過程中は静電破壊防止のためその全てが互いに配線ＳＨｄによって短絡される。検査端子ＴＳＴｄが存在する映像信号線ＤＬのマトリクスを挟んで反対側にはドレイン接続端子が接続され、逆にドレイン接続端子ＤＴＭが存在する映像信号線ＤＬのマトリクスを挟んで反対側には検査端子が接続される。
【００４５】
ドレイン接続端子ＤＴＭは前述したゲート端子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１の２層で形成されており、ゲート絶縁膜ＧＩを除去した部分で映像信号線ＤＬと接続されている。ゲート絶縁膜ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜ＧＩの縁をテーパ状にエッチングするためのものである。端子ＤＴＭ上では外部回路との接続を行うため保護膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯは前述した陽極酸化マスクでありその境界線はマトリクス全体をを大きく囲むように形成され、図ではその境界線から左側がマスクで覆われるが、この図で覆われない部分には層ｇ２が存在しないのでこのパターンは直接は関係しない。
【００４６】
マトリクス部からドレイン端子部ＤＴＭまでの引出配線は図１９の（Ｃ）部にも示されるように、ドレイン端子部ＤＴＭと同じレベルの層ｄ１，ｇ１のすぐ上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシールパターンＳＬの途中まで積層された構造になっているが、これは断線の確率を最小限に押さえ、電触し易いＡｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬでできるだけ保護する狙いである。
《保持容量素子Ｃaddの構造》
透明画素電極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端部と反対側の端部において、隣りの走査信号線ＧＬと重なるように形成されている。この重ね合わせは、図１、図３からも明らかなように、透明画素電極ＩＴＯ１を一方の電極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ１とする保持容量素子（静電容量素子）Ｃaddを構成する。この保持容量素子Ｃaddの誘電体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜として使用される絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。
【００４７】
保持容量素子Ｃaddは、図５からも明らかなように、走査信号線ＧＬの第２導電膜ｇ２の幅を広げた部分に形成されている。なお、映像信号線ＤＬと交差する部分の第２導電膜ｇ２は映像信号線ＤＬとの短絡の確率を小さくするため細くされている。
【００４８】
保持容量素子Ｃaddの電極ＰＬ１の段差部において透明画素電極ＩＴＯ１が断線しても、その段差をまたがるように形成された第２導電膜ｄ２および第３導電膜ｄ３で構成された島領域によってその不良は補償される。
《表示装置全体等価回路》
表示マトリクス部の等価回路とその周辺回路の結線図を図１１に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ＡＲは複数の画素を二次元状に配列したマトリクス・アレイである。
【００４９】
図中、Ｘは映像信号線ＤＬを意味し、添字Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応して付加されている。Ｙは走査信号線ＧＬを意味し、添字１，２，３，…，endは走査タイミングの順序に従って付加されている。
【００５０】
映像信号線Ｘ（添字省略）は交互に上側（または奇数）映像信号駆動回路Ｈｅ、下側（または偶数）映像信号駆動回路Ｈｏに接続されている。
【００５１】
走査信号線Ｙ（添字省略）は垂直走査回路Ｖに接続されている。
【００５２】
ＳＵＰは１つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト（上位演算処理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報に交換する回路を含む回路である。
《保持容量素子Ｃaddの等価回路とその動作》
図１に示される画素の等価回路を図１２に示す。図１２において、Ｃgsは薄膜トランジスタＴＦＴのゲート電極ＧＴとソース電極ＳＤ１との間に形成される寄生容量である。寄生容量Ｃgsの誘電体膜は絶縁膜ＧＩおよび陽極酸化膜ＡＯＦである。Ｃpixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素電極ＩＴＯ２（ＣＯＭ）との間に形成される液晶容量である。液晶容量Ｃpixの誘電体膜は液晶ＬＣ、保護膜ＰＳＶ１および配向膜ＯＲＩ１、ＯＲＩ２である。Ｖlcは中点電位である。
【００５３】
保持容量素子Ｃaddは、薄膜トランジスタＴＦＴがスイッチングするとき、中点電位（画素電極電位）Ｖlcに対するゲート電位変化ΔＶgの影響を低減するように働く。この様子を式で表すと、次式のようになる。
【００５４】
ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×ΔＶg
ここで、ΔＶlcはΔＶgによる中点電位の変化分を表わす。この変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因となるが、保持容量Ｃaddを大きくすればする程、その値を小さくすることができる。また、保持容量素子Ｃaddは放電時間を長くする作用もあり、薄膜トランジスタＴＦＴがオフした後の映像情報を長く蓄積する。液晶ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。
【００５５】
前述したように、ゲート電極ＧＴはｉ型半導体層ＡＳを完全に覆うよう大きくされている分、ソース電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面積が増え、従って寄生容量Ｃgsが大きくなり、中点電位Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなるという逆効果が生じる。しかし、保持容量素子Ｃaddを設けることによりこのデメリットも解消することができる。
【００５６】
保持容量素子Ｃaddの保持容量は、画素の書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃpix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定する。
《保持容量素子Ｃadd電極線の結線方法》
保持容量電極線としてのみ使用される初段の走査信号線ＧＬ（Ｙ_０）は、図１１に示すように、共通透明画素電極ＩＴＯ２（Ｖcom）と同じ電位にする。図１８の例では、初段の走査信号線は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及び外部配線を通じて共通電極ＣＯＭに短絡される。或いは、初段の保持容量電極線Ｙ_０は最終段の走査信号線Ｙendに接続、Ｖcom以外の直流電位点（交流接地点）に接続するかまたは垂直走査回路Ｖから１つ余分に走査パルスＹ_０を受けるように接続してもよい。
《外部回路との接続構造》
図２１は走査信号駆動回路Ｖや映像信号駆動回路Ｈｅ，Ｈｏを構成する、集積回路チップＣＨＩがフレキシブル配線基板（通称ＴＡＢ、Tape Automated Bonding）に搭載されたテープキャリアパッケージＴＣＰの断面構造を示す図であり、図２２はそれを液晶表示パネルの、本例では映像信号回路用端子ＤＴＭに接続した状態を示す要部断面図である。
【００５７】
同図において、ＴＴＢは集積回路ＣＨＩの入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出力端子・配線部であり、例えばＣｕから成り、それぞれの内側の先端部（通称インナーリード）には集積回路ＣＨＩのボンディングパッドＰＡＤがいわゆるフェースダウンボンディング法により接続される。端子ＴＴＢ，ＴＴＭの外側の先端部（通称アウターリード）はそれぞれ半導体集積回路チップＣＨＩの入力及び出力に対応し、半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路ＳＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰＮＬに接続される。パッケージＴＣＰは、その先端部がパネルＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳＶ１を覆うようにパネルに接続されており、従って、外部接続端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケージＴＣＰの少なくとも一方で覆われるので電触に対して強くなる。
【００５８】
ＢＦ１はポリイミド等からなるベースフィルムであり、ＳＲＳは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールパターンＳＬの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコーン樹脂ＳＩＬが充填され保護が多重化されている。
《製造方法》
つぎに、上述した液晶表示装置の基板ＳＵＢ１側の製造方法について図１３〜図１５を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図２に示す画素部分、右側は図９に示すゲート端子付近の断面形状でみた加工の流れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。なお、写真処理とは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って、説明する。
【００５９】
工程Ａ、図１３
７０５９ガラス（商品名）からなる下部透明ガラス基板ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理により設けたのち、５００℃、６０分間のベークを行なう。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Åのクロムからなる第１導電膜ｇ１をスパッタリングにより設け、写真処理後、エッチング液として硝酸第２セリウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッチングする。それによって、ゲート端子ＧＴＭ、ドレイン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バスラインＳＨｇ、ドレイン端子ＤＴＭを短絡するバスラインＳＨｄ、陽極酸化バスラインＳＨｇに接続された陽極酸化パッド（図示せず）を形成する。
【００６０】
工程Ｂ、図１３
膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２をスパッタリングにより設ける。写真処理後、リン酸と硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエッチングする。
【００６１】
工程Ｃ、図１３
写真処理後（前述した陽極酸化マスクＡＯ形成後）、３％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調整した溶液をエチレングリコール液で１：９に稀釈した液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成電流密度が０.５ｍＡ／ｃｍ^２になるように調整する（定電流化成）。次に所定のＡｌ_２Ｏ_３膜厚が得られるのに必要な化成電圧１２５Ｖに達するまで陽極酸化を行う。その後この状態で数１０分保持することが望ましい（定電圧化成）。これは均一なＡｌ_２Ｏ_３膜を得る上で大事なことである。それによって、導電膜ｇ２を陽極酸化され、走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される
工程Ｄ、図１４
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設け、プラズマＣＶＤ装置にシランガス、水素ガスを導入して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたのち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを導入して、膜厚が３００ÅのＮ^＋型非晶質Ｓｉ膜を設ける。
【００６２】
工程Ｅ、図１４
写真処理後、ドライエッチングガスとしてＳＦ_６、ＣＣｌ_４を使用してＮ^＋型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を選択的にエッチングすることにより、ｉ型半導体層ＡＳの島を形成する。
【００６３】
工程Ｆ、図１４
写真処理後、ドライエッチングガスとしてＳＦ_６を使用して、窒化Ｓｉ膜を選択的にエッチングする。
【００６４】
工程Ｇ、図１５
膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択的にエッチングすることにより、ゲート端子ＧＴＭ、ドレイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１を形成する。
【００６５】
工程Ｈ、図１５
膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッタリングにより設け、さらに膜厚が４０００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第３導電膜ｄ３をスパッタリングにより設ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液でエッチングし、第２導電膜ｄ２を工程Ａと同様な液でエッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ドレイン電極ＳＤ２を形成する。つぎに、ドライエッチング装置にＣＣｌ_４、ＳＦ_６を導入して、Ｎ^＋型非晶質Ｓｉ膜をエッチングすることにより、ソースとドレイン間のＮ^＋型半導体層ｄ０を選択的に除去する。
【００６６】
工程Ｉ、図１５
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設ける。写真処理後、ドライエッチングガスとしてＳＦ_６を使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチングすることによって、保護膜ＰＳＶ１を形成する。
《液晶表示モジュールの全体構成》
図２３は、液晶表示モジュールＭＤＬの分解斜視図であり、各構成部品の具体的な構成は図２４〜図３９に示す。
【００６７】
ＳＨＤは金属板から成るシールドケース（＝メタルフレーム）、ＬＣＷは液晶表示窓、ＰＮＬは液晶表示パネル、ＳＰＢは光拡散板、ＭＦＲは中間フレーム、ＢＬはバックライト、ＢＬＳはバックライト支持体、ＬＣＡは下側ケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールＭＤＬが組み立てられる。
【００６８】
モジュールＭＤＬは、下側ケースＬＣＡ、中間フレームＭＦＲ、シールドケースＳＨＤの３種の保持部材を有する。これらの３部材はそれぞれ略箱状を成し、上記記載順に重箱式に積み重ねられ、シールドケースＳＨＤによって各部品を搭載した他の２部材を保持する構成になっている。表示パネルＰＮＬと光拡散板ＳＰＢは一旦中間フレームＭＦＲ上に置くことができ、４本のバックライト（冷陰極螢光管）ＢＬを支持するバックライト支持体ＢＬＳは下側ケースＬＣＡ上に一旦置くことができる。従って、下側ケースＬＣＡと中間フレームＭＦＲの２部材にそれぞれ必要な部品を実装しながらこの２部材をひっくり返すことなく積み重ねて製造することができるので、製造を容易に行うことができ、組立性が良く、信頼性の高い装置を提供できる利点がある。これが本モジュールの１つの大きな特徴である。
【００６９】
以下、各部材について詳しく説明する。
《シールドケースＳＨＤ》
図２４は、シールドケースＳＨＤの上面、前側面、後側面、右側面、左側面を示す図であり、図２５は、シールドケースＳＨＤを斜め上方からみたときの斜視図である。
【００７０】
シールドケース（メタルフレーム）ＳＨＤは、１枚の金属板をプレス加工技術により、打ち抜きや折り曲げ加工により作製される。ＬＣＷは表示パネルＰＮＬを視野に露出する開口を示し、以下表示窓と称す。
【００７１】
ＣＬは中間フレームＭＦＲ固定用爪（全部で１９個）、ＦＫは下側ケースＬＣＡ固定用フック（全部で９個）であり、シールドケースＳＨＤに一体に設けられている。図に示された状態の固定用爪ＣＬは組立て時、それぞれ内側に折り曲げられて中間フレームＭＦＲに設けられた四角い固定用爪穴ＣＬＨ（図２７の各側面図参照）に挿入される。これにより、シールドケースＳＨＤが表示パネルＰＮＬ等を保持・収納する中間フレームＭＦＲを保持し、両者がしっかりと固定される。固定用フックＦＫは、それぞれ下側ケースＬＣＡに設けた固定用突起ＦＫＰ（図３４の各側面図参照）に嵌合される。これにより、シールドケースＳＨＤがバックライトＢＬ、バックライト支持体ＢＬＳ等を保持・収納する下側ケースＬＣＡを保持し、両者がしっかりと固定される。なお、中間フレームＭＦＲと下側ケースＬＣＡとは周縁部において嵌合し、また、シールドケースＳＨＤは中間フレームＭＦＲに被覆・嵌合し、３部材は合体するようになっている。また、表示パネルＰＮＬの上面および下面の表示に影響を与えない四方の縁周囲には薄く細長い長方形状のゴムスペーサ（ゴムクッション。図示省略）が設けられている。上面側のゴムスペーサは、表示パネルＰＮＬとシールドケースＳＨＤとの間に介在され、下面側のゴムスペーサは、表示パネルＰＮＬと中間フレームＭＦＲ及び光拡散板ＳＰＢとの間に介在される。これらのゴムスペーサの弾性を利用して、シールドケースＳＨＤを装置内部方向に押し込むことにより固定用フックＦＫが固定用突起ＦＫＰにかかり、両固定用部材がストッパとして機能し、さらに、固定用爪ＣＬが折り曲げられ、爪穴ＣＬＨに挿入されて、シールドケースＳＨＤにより中間フレームＭＦＲと下側ケースＬＣＡが固定され、モジュール全体が一体となってしっかりと保持され、他の固定用部材が不要である。従って、組立が容易で製造コストを低減できる。また、機械的強度が大きく、耐振動衝撃性を向上でき、装置の信頼性を向上できる。また、固定用爪ＣＬと固定用フックＦＫは取り外しが容易なため（固定用爪ＣＬの折り曲げを延ばし、固定用フックＦＫを外すだけ）、３部材の分解・組立が容易なので、修理が容易で、バックライトＢＬの交換も容易である（バックライト交換などで外す率が大きい下側ケースＬＣＡの固定用フックＦＫの方が固定用爪ＣＬより取り外し易くなっている）。なお、本モジュールでは下側ケースＬＣＡと中間フレームＭＦＲは上記固定用部材による取付けの他、それぞれ４個ずつ設けた下側ケースＬＣＡのねじ穴が設けられた貫通孔ＬＨＬ（図３４〜図３６参照）と中間フレームＭＦＲのねじ穴ＭＶＨ（図２８参照）とねじにより更にねじ止めされている。
【００７２】
ＣＯＨは共通貫通穴である。共通貫通穴ＣＯＨは、このシールドケースＳＨＤの他、表示パネルＰＮＬの駆動回路基板ＰＣＢ１、中間フレームＭＦＲの駆動回路基板ＰＣＢ２、中間フレームＭＦＲ、下側ケースＬＣＡに２個ずつ共通して（同じ平面位置に）設けられた貫通穴で、製造時、固定して立てたピンに下側ケースＬＣＡから順に各共通貫通穴ＣＯＨを挿入して各部品を実装していくことにより、各部材・各部品の相対位置を精度良く設定するためのものである。また、当該モジュールＭＤＬをパソコン等の応用製品に実装するとき、この共通貫通穴ＣＯＨを位置決めの基準とすることができる。
【００７３】
ＦＧは金属製シールドケースＳＨＤと一体に形成された６個のフレームグランドで、シールドケースＳＨＤに開けられた「コ」の字状の開口、換言すれば、四角い開口部中に延びた細長い突起部により構成される。この細長い突起部が、それぞれ装置内部へ向かう方向に折り曲げられ、表示パネルＰＮＬの駆動回路基板ＰＣＢ１のグランドラインが接続されたフレームグランドパッドＦＧＰ（図２６）に半田付けにより接続された構造になっている。
《表示パネルＰＮＬと駆動回路基板ＰＣＢ１》
図２６は、図１６等に示した表示パネルＰＮＬに駆動回路を実装した状態を示す上面図である。
【００７４】
ＣＨＩは表示パネルＰＮＬを駆動させる駆動ＩＣチップ（下側の３個は垂直走査回路側の駆動ＩＣチップ、左右の６個ずつは映像信号駆動回路側の駆動ＩＣチップ）である。ＴＣＰは図２１、図２２で説明したように駆動用ＩＣチップＣＨＩがテープ オートメイティド ボンディング法（ＴＡＢ）により実装されたテープキャリアパッケージ、ＰＣＢ１はそれぞれＴＣＰやコンデンサＣＤＳ等が実装されたＰＣＢ（プリンテッド サーキット ボード）から成る駆動回路基板で、３つに分割されている。ＦＧＰはフレームグランドパッドである。ＦＣは下側の駆動回路基板ＰＣＢ１と左側の駆動回路基板ＰＣＢ１、および下側の駆動回路基板ＰＣＢ１と右側の駆動回路基板ＰＣＢ１とを電気的に接続するフラットケーブルである。フラットケーブルＦＣとしては図に示すように、複数のリード線（りん青銅の素材にＳｎ鍍金を施したもの）をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持したものを使用する。
《駆動回路基板ＰＣＢ１》
駆動回路基板ＰＣＢ１は、図２６に示すように、３個に分割され、表示パネルＰＮＬの回りに「コ」字状に配置され、２個のフラットケーブルＦＣによってそれぞれ電気的、機械的に接続されている。駆動回路基板ＰＣＢ１は分割されているので、表示パネルＰＮＬと駆動回路基板ＰＣＢ１との熱膨張率の差により駆動回路基板ＰＣＢ１の長軸方向に生じる応力（ストレス）がフラットケーブルＦＣの箇所で吸収され、接続強度が弱いテープキャリアパッケージＴＣＰテープの出力リード（図２１、図２２のＴＴＭ）と表示パネルの外部接続端子ＤＴＭ（ＧＴＭ）の剥がれが防止でき、熱に対するモジュールの信頼性を向上できる。このような基板の分割方式は、更に、１枚の「コ」の字状基板に比べて、それぞれが矩形上の単純な形状であるので１枚の基板材料から多数枚の基板ＰＣＢ１が取得できプリント基板材料の利用率が高くなり、部品・材料費が低減できる（本実施例の場合は約５０％に低減）効果が有る。なお、駆動回路基板ＰＣＢ１は、ＰＣＢの代わりに柔軟なＦＰＣ（フレキシブル プリンティド サーキット）を使用すると、ＦＰＣはたわむのでリード剥がれ防止効果をいっそう高めることができる。また、分割しない一体型の「コ」の字状のＰＣＢを用いることもでき、その場合は工数の低減、部品点数削減による製造工程管理の単純化、ＰＣＢ間接続ケーブルの廃止による信頼性向上に効果が有る。
【００７５】
３個に分割された各駆動回路基板ＰＣＢ１の各グランドラインに接続されたフレームグランドパッドＦＧＰは、図２６に示すように、各基板毎に２個ずつ合計６個設けてある。駆動回路基板ＰＣＢ１が複数に分割されている場合、直流的には駆動回路基板のうち少なくとも１ヶ所がフレームグランドに接続されていれば、電気的な問題は起きないが、高周波領域ではその箇所が少ないと、各駆動回路基板の特性インピーダンスの違い等により電気信号の反射、グランドラインの電位が振られる等が原因で、ＥＭＩ（エレクトロ マグネティック インタフィアレンス）を引き起こす不要な輻射電波の発生ポテンシャルが高くなる。特に、薄膜トランジスタを用いたモジュールＭＤＬでは、高速のクロックを用いるので、ＥＭＩ対策が難しい。これを防止するために、複数に分割された各駆動回路基板ＰＣＢ１毎に少なくとも１ヶ所、本実施例では２ヶ所でグランド配線（交流接地電位）をインピーダンスが十分に低い共通のフレーム（すなわち、シールドケースＳＨＤ）に接続する。これにより、高周波領域におけるグランドラインが強化されるので、全体で１ヶ所だけシールドケースＳＨＤに接続した場合と比較すると、本実施例の６ヶ所の場合は輻射の電界強度で５ｄＢ以上の改善が見られた。
【００７６】
シールドケースＳＨＤのフレームグランドＦＧは、金属の細長い突起部で構成され、折り曲げることにより容易に表示パネルＰＮＬのフレームグランドパッドＦＧＰに接続でき、接続用の特別のワイヤ（リード線）が不要である。また、フレームグランドＦＧを介してシールドケースＳＨＤと駆動回路基板ＰＣＢ１とを機械的にも接続できるので、駆動回路基板ＰＣＢ１の機械的強度も向上できる。
《中間フレームＭＦＲ》
図２７は、中間フレームＭＦＲの上面図、前側面図、後側面図、右側面図、左側面図、図２８は、中間フレームＭＦＲの下面図、図２９は、中間フレームＭＦＲの上面側から見た斜視図である。
【００７７】
中間フレームＭＦＲは駆動回路基板ＰＣＢ１と一体に構成された液晶表示部ＬＣＤ、光拡散板ＳＰＢ、Ｌ字形の駆動回路基板ＰＣＢ２の保持部材である。
【００７８】
ＢＬＷはバックライトＢＬの光を液晶表示部ＬＣＤへ取り込むためのバックライト光取り入れ窓で、ここに光拡散板ＳＰＢが載置・保持される。ＳＰＢＳは、光拡散板ＳＰＢの保持部である。ＲＤＷは放熱穴、ＣＷは外部と接続されるコネクタ用の切欠きである。ＭＶＨは４個のねじ穴であり、このねじ穴ＭＶＨと下側ケースＬＣＡの貫通穴ＬＨＬ（図３４〜図３６参照）を介して図示しないねじにより下側ケースＬＣＡと中間フレームＭＦＲとが固定される。ＣＬＨはシールドケースＳＨＤの固定用爪ＣＬが挿入される固定用爪穴である（図２７の各側面図、図２９参照）。２ＨＬは駆動回路基板ＰＣＢ２（図３０参照）の固定用穴で、ナイロンリベット等の止め具が挿入される。Ｌ字形の駆動回路基板ＰＣＢ２は図２７の中間フレームＭＦＲの上面図の右および下の縁のＬ字領域に配置される。なお、中間フレームＭＦＲは、バックライト支持体ＢＬＳ、下側ケースＬＣＡと同じ白色の合成樹脂により形成されている。また、中間フレームＭＦＲは、合成樹脂で作られているので、駆動回路基板ＰＣＢ１および駆動回路基板ＰＣＢ２の絶縁上有利である。
《光拡散板ＳＰＢ》
光拡散板ＳＰＢ（図２３参照）は、中間フレームＭＦＲのバックライト光取り入れ窓ＢＬＷの四方の周縁部に設けられた保持部ＳＰＢＳ（図２７、図２９参照。中間フレームＭＦＲの上面より低い）上で保持される。光拡散板ＳＰＢを保持部ＳＰＢＳ上に載置すると、光拡散板ＳＰＢの上面と中間フレームＭＦＲの上面とは同一平面になる。光拡散板ＳＰＢの上には、駆動回路基板ＰＣＢ１と一体となった液晶表示部ＬＣＤが載置される。液晶表示部ＬＣＤと光拡散板ＳＰＢとの間には、液晶表示部ＬＣＤの下面の四方の縁周囲に配置された４本のゴムスペーサ（図示省略。《シールドケースＳＨＤ》の説明の欄参照）が介在し、液晶表示部ＬＣＤと光拡散板ＳＰＢとの間がこれらのゴムスペーサにより密閉されている。すなわち、光拡散板ＳＰＢは中間フレームＭＦＲ（枠体）上に載置され、光拡散板ＳＰＢの上面は、液晶表示部ＬＣＤによって覆われ、かつ、液晶表示部ＬＣＤと光拡散板ＳＰＢとの間隙はゴムスペーサによって完全に密閉されている（光拡散板ＳＰＢと液晶表示部ＬＣＤとを中間フレームＭＦＲを用いてバックライト部と独立に一体化・固定化した）。従って、液晶表示部ＬＣＤと光拡散板ＳＰＢとの間に異物が侵入したり、表示領域以外に静電気等により付着していた異物が表示領域に移動したりして表示品質が低下する問題を抑制できる。なお、光拡散板ＳＰＢは光拡散シートと比較して厚いので、光拡散板ＳＰＢ下面側の異物の存在は目立たない。また、光拡散板ＳＰＢの下面側に存在する異物は、液晶表示部ＬＣＤから遠いので、焦点を結びにくく、像が拡散してしまうので、ほとんど問題とならない。さらに、光拡散板ＳＰＢと液晶表示部ＬＣＤとを順に中間フレームＭＦＲに保持させる構成なので、組立性も良い。
《駆動回路基板ＰＣＢ２》
図３０は、駆動回路基板ＰＣＢ２の下面図である。中間フレームＭＦＲに保持・収納される液晶表示部ＬＣＤの駆動回路基板ＰＣＢ２は、図３０に示すように、Ｌ字形をしており、ＩＣ、コンデンサ、抵抗等の電子部品が搭載されている。この駆動回路基板ＰＣＢ２には、１つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換する回路を含む回路が搭載されている。ＣＪは外部と接続される図示しないコネクタが接続されるコネクタ接続部である。なお、駆動回路基板ＰＣＢ２と駆動回路基板ＰＣＢ１とは、図３１に示すように、フラットケーブルＦＣにより電気的に接続される（詳細後述）。また、駆動回路基板ＰＣＢ２とインバータ回路基板ＩＰＣＢとは、駆動回路基板ＰＣＢ２のバックライト接続部ＢＣ２およびインバータ回路基板ＩＰＣＢのバックライト接続部ＢＣＩに接続される図示しないバックライトコネクタおよびバックライトケーブルにより、中間フレームＭＦＲに設けたコネクタ穴ＣＨＬ（図２７〜図２９参照）を介して電気的に接続される。
《駆動回路基板ＰＣＢ１と駆動回路基板ＰＣＢ２との電気的接続》
図３１は、液晶表示部ＬＣＤの駆動回路基板ＰＣＢ１（上面が見える）と中間フレームＭＦＲの駆動回路基板ＰＣＢ２（下面が見える）との接続状態を示す上面図である。
【００７９】
液晶表示部ＬＣＤと駆動回路基板ＰＣＢ２とは折り曲げ可能なフラットケーブルＦＣにより電気的に接続されている。この状態で動作チェックを行うことができる。駆動回路基板ＰＣＢ２は、フラットケーブルＦＣを180°折り曲げることにより、液晶表示部ＬＣＤの下面側に重ねて配置され、中間フレームＭＦＲの所定の凹部に嵌合され、ナイロンリベット等の止め具等により固定され、その上に液晶表示部ＬＣＤと一体になった駆動回路基板ＰＣＢ１が載置・保持される。
《バックライト支持体ＢＬＳ》
図３２は、バックライト支持体ＢＬＳの上面図、後側面図、右側面図、左側面図、図３３は、バックライト支持体ＢＬＳの上面側から見た斜視図である。
【００８０】
バックライト支持体ＢＬＳは、４本のバックライト（冷陰極螢光管）ＢＬ（図３７、図２３参照）を支持する。ＳＰＣは穴（空間）であり、バックライト支持体ＢＬＳは枠体を成している。
【００８１】
バックライト支持体ＢＬＳは、４本のバックライトＢＬを白色のシリコンゴムＳＧ（図３７、図３９参照）を介して支持するようになっている。ＳＳはバックライト支持部で、ここにシリコンゴムＳＧを介して各バックライトＢＬの両端を支持するようになっている。なお、シリコンゴムＳＧは、バックライトＢＬの点燈領域内への異物侵入防止の役目もする。ＲＨはバックライトＢＬの両端に接続されたリード線ＬＤ（図３７参照）が通るリード線穴である。
【００８２】
ＳＨＬはバックライト支持体ＢＬＳに設けた４個の貫通穴で、下側ケースＬＣＡのねじ穴ＬＶＨと一致し、図示しないねじによって下側ケースＬＣＡに固定される。
【００８３】
ＳＲＭはバックライト支持体ＢＬＳの図３２の左右両内側面に形成されたバックライトＢＬ（４本のバックライトＢＬのうち外側の２本のバックライトＢＬ）のバックライト光反射部で、下側ケースＬＣＡのバックライト光反射山ＲＭ（図３４、図３６参照）の上面と同様にバックライトＢＬの光を液晶表示部ＬＣＤの方に効率良く反射するための複数の平面の組み合せから構成されている（《下側ケース》の説明の欄参照）。なお、バックライト支持体ＢＬＳは、中間フレームＭＦＲ、下側ケースＬＣＡと同じ白色の合成樹脂により成型により作られる。
《下側ケースＬＣＡ》
図３４は、下側ケースＬＣＡの上面図（反射側）、後側面図、右側面図、左側面図、図３５は、下側ケースＬＣＡの下面図、図３６は、下側ケースＬＣＡの上面側から見た斜視図、図３８は、下側ケースＬＣＡの断面図（図３４の３８−３８切断線における断面図）である。
【００８４】
下側ケースＬＣＡは、バックライトＢＬ、バックライト支持体ＢＬＳ、バックライトＢＬ点燈用のインバータ回路基板ＩＰＣＢの保持部材（バックライト収納ケース）であり、バックライトＢＬのバックライト光反射板を兼ねており、バックライトＢＬの光を最も効率良く反射する色である白色の合成樹脂で１個の型で一体成型することにより作られる。下側ケースＬＣＡの上面には、この下側ケースＬＣＡと一体に形成された３本のバックライト光反射山ＲＭが形成され、バックライトＢＬのバックライト光反射面を構成している。３本のバックライト光反射山ＲＭは、バックライトＢＬの光を液晶表示部ＬＣＤの方に効率良く反射するための複数の平面の組み合せから構成されている。すなわち、バックライト光反射山ＲＭの断面形状は、図３８の断面図に示すように、バックライトＢＬの光を最も効率良く、反射するように計算により求められた曲線の近似直線で構成されている。なお、バックライト光反射山ＲＭの高さは、反射光率を上げるため、バックライトＢＬの上面より高くなっている（図３９参照）。このように、バックライトＢＬの収納ケースとバックライトＢＬのバックライト光反射板とを一体の部材で構成したので、部品点数を少なくでき、構造を簡略化でき、製造コストを低減できる。従って、装置の耐振動衝撃性、耐熱衝撃性を向上でき、信頼性を向上できる。また、下側ケースＬＣＡは、合成樹脂で作られているので、インバータ回路基板ＩＰＣＢの絶縁上有利である。
【００８５】
なお、ＬＶＨは４個のねじ穴であり、このねじ穴ＬＶＨとバックライト支持体ＢＬＳの貫通穴ＳＨＬ（図３２、図３３参照）を介して図示しないねじによりバックライト支持体ＢＬＳが下側ケースＬＣＡに固定される。ＬＨＬは４個の貫通穴であり、この貫通穴ＬＨＬと中間フレームＭＦＲのねじ穴ＭＶＨ（図２８参照）を介して図示しないねじにより中間フレームＭＦＲと下側ケースＬＣＡとが固定される。ＩＨＬはナイロンリベット等の止め具が挿入されるインバータ回路基板ＩＰＣＢの固定用穴、ＣＷは外部と接続されるコネクタ用の切欠き、ＦＫＰはシールドケースＳＨＤの固定用フックＦＫが嵌合する固定用突起である（図３４の各側面図、図３６参照）。
《バックライトＢＬ》
図３７は、下側ケースＬＣＡにバックライト支持体ＢＬＳ、バックライトＢＬ、インバータ回路基板ＩＰＣＢを搭載した状態を示す上面図、後側面図、右側面図、左側面図、図３９は、図３７の３９−３９切断線における断面図である。
【００８６】
バックライトＢＬは、液晶表示部ＬＣＤの真下に配置される直下型バックライトである。バックライトＢＬは、４本の冷陰極螢光管により構成され、バックライト支持体ＢＬＳにより支持され、バックライト支持体ＢＬＳを下側ケースＬＣＡに図示しないねじを用いバックライト支持体ＢＬＳの貫通穴ＳＨＬおよび下側ケースＬＣＡのねじ穴ＬＶＨを介して固定することによりバックライト収納ケースである下側ケースＬＣＡに保持される。
【００８７】
ＥＣＬは冷陰極管の封止側（螢光体を管の内表面に塗布したり、ガスを引いて真空にしたり、ガスを封入したりする側のことをいう）である。図３７に示すように、並んで配置された４本のバックライトＢＬの封止側ＥＣＬが左右交互（図３７では上下交互）に配置されている（千鳥配置）。これにより、螢光管における螢光体塗布に起因して生じる表示画面の色温度の左右傾斜（封止側の方が色温度が高い）を目立たなくでき、表示品質を向上できる。
《インバータ回路基板ＩＰＣＢ》
インバータ回路ＩＰＣＢは、４本のバックライトＢＬの点燈用回路基板で、図３７に示すように、下側ケースＬＣＡに載置され、下側ケースＬＣＡの固定用穴ＩＨＬ（図３４〜図３６参照）を介して図示しないナイロンリベット等の止め具によって固定される。インバータ回路ＩＰＣＢ上には２個のトランスＴＦ１、ＴＦ２や、コンデンサ、コイル、抵抗等の電子部品が搭載されている。なお、熱源となるインバータ回路基板ＩＰＣＢは、装置の上部側（図３７では、上面図の左側に示す）に配置されるので、放熱性が良い。また、インバータ回路基板ＩＰＣＢは装置の上部側に配置され、Ｌ字形の駆動回路基板ＰＣＢ２は装置の下部側および左側（図２７の中間フレームＭＦＲの上面図の右および下の縁のＬ字領域）に配置され、熱源となるインバータ回路基板ＩＰＣＢと駆動回路基板ＰＣＢ２とは、放熱性の点とモジュール全体の厚さを薄くする点から上下に重ならないように配置されている。
《バックライトＢＬ、バックライト支持体ＢＬＳ、インバータ回路基板ＩＰＣＢ》
バックライト支持体ＢＬＳに、それぞれ両端にリード線ＬＤ（図３７参照）が付いた４本のバックライトＢＬを嵌め込んだ後、（バックライト支持体ＢＬＳとインバータ回路基板ＩＰＣＢを下側ケースＬＣＡに収納・固定する前に）各バックライトＢＬのリード線ＬＤをインバータ回路基板ＩＰＣＢに半田付けする。これにより、バックライトＢＬとバックライト支持体ＢＬＳとインバータ回路基板ＩＰＣＢとで１個のユニットが構成される（図２３、図３７参照）。この状態でバックライトＢＬの点燈試験が可能である。従来は、バックライトとインバータ回路基板とをバックライト収納ケースにそれぞれ固定した後、バックライトのリード線をインバータ回路基板に半田付けする構成だったので、半田付けのためのスペースが非常に狭く、作業性が悪かったが、本モジュールでは、バックライトＢＬおよびインバータ回路基板ＩＰＣＢを下側ケースＬＣＡに固定する前に、バックライトＢＬがバックライト支持体ＢＬＳに支持された状態でバックライトＢＬのリード線ＬＤをインバータ回路基板ＩＰＣＢに半田付けできるので、作業性が良い。また、不良部品が生じた場合の部品交換も容易である。点燈試験が終了したら、図３７に示すように、インバータ回路基板ＩＰＣＢをナイロンリベット等の止め具を用いて下側ケースＬＣＡの固定用穴ＩＨＬを介して固定し、バックライト支持体ＢＬＳを図示しないねじにより４個の貫通穴ＳＨＬとねじ穴ＬＶＨ（図３６、図３４参照）を介して下側ケースＬＣＡに固定する。
【００８８】
また、従来は、冷陰極管を６本とインバータ回路基板２個を用い、（それぞれ２個のトランスを有する）インバータ回路基板１個当たり冷陰極管３本ずつを点燈させる構成で、２個のインバータ回路基板がバックライト収納ケース内のバックライトの上下両側（図３７で言えば下側ケースＬＣＡの上面図の左右）に配置されていたため、バックライト部全体の寸法が大きくなり、また、熱源である２個のインバータ回路基板が上下両側に配置されるため、放熱性の点で問題があった。しかし、本装置では、インバータ回路基板ＩＰＣＢが１個だけなので、バックライト部全体の寸法を小さくできると共に、放熱性も良い。また、本装置では、インバータ回路基板ＩＰＣＢは、装置の上部側（図３７では、上面図の左側に示す）に配置されているので、放熱性が良い。
【００８９】
【発明の効果】
以上説明したように、本発明によれば、部品点数を少なくでき、構造を簡略化でき、製造コストを低減できる。従って、液晶表示モジュールの耐振動衝撃性、耐熱衝撃性を向上でき、信頼性を向上できる。
【図面の簡単な説明】
【図１】この発明を適用したアクティブ・マトリックス方式のカラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図２】図１の２−２切断線における１画素とその周辺を示す断面図である。
【図３】図１の３−３切断線における付加容量Ｃaddの断面図である。
【図４】図１に示す画素を複数配置した液晶表示部の要部平面図である。
【図５】図１に示す画素の層ｇ２，ＡＳのみを描いた平面図である。
【図６】図１に示す画素の層ｄ１，ｄ２，ｄ３のみを描いた平面図である。
【図７】図１に示す画素の画素電極層、遮光膜およびカラーフィルタ層のみを描いた平面図である。
【図８】図６に示す画素配列の画素電極層、遮光膜およびカラーフィルタ層のみを描いた要部平面図である。
【図９】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近辺を示す平面と断面の図である。
【図１０】ドレイン端子ＤＴＭと映像信号線ＤＬとの接続部付近を示す平面と断面の図である。
【図１１】アクティブ・マトリックス方式のカラー液晶表示装置の液晶表示部を示す等価回路図である。
【図１２】図１に示す画素の等価回路図である。
【図１３】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１４】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１５】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１６】表示パネルのマトリクス周辺部の構成を説明するための平面図である。
【図１７】図１６の周辺部をやや誇張し更に具体的に説明するためのパネル平面図である。
【図１８】上下基板の電気的接続部を含む表示パネルの角部の拡大平面図である。
【図１９】マトリクスの画素部を中央に、両側にパネル角付近と映像信号端子部付近を示す断面図である。
【図２０】左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。
【図２１】駆動回路を構成する集積回路チップＣＨＩがフレキシブル配線基板に搭載されたテープキャリアパッケージＴＣＰの断面構造を示す図である。
【図２２】テープキャリアパッケージＴＣＰを液晶表示パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状態を示す要部断面図である。
【図２３】液晶表示モジュールの分解斜視図である。
【図２４】液晶表示モジュールのシールドケースの上面図、前側面図、後側面図、右側面図、左側面図である。
【図２５】シールドケースの上面側から見た斜視図である。
【図２６】液晶表示パネルに周辺の駆動回路を実装した状態を示す上面図である。
【図２７】中間フレームの上面図、前側面図、後側面図、右側面図、左側面図である。
【図２８】中間フレームの下面図である。
【図２９】中間フレームの上面側から見た斜視図である。
【図３０】中間フレームに搭載される駆動回路基板の下面図である。
【図３１】液晶表示部の駆動回路基板（上面が見える）と中間フレームの駆動回路基板（下面が見える）との接続状態を示す上面図である。
【図３２】バックライト支持体の上面図、後側面図、右側面図、左側面図である。
【図３３】バックライト支持体の上面側から見た斜視図である。
【図３４】下側ケースの上面図（反射側）、後側面図、右側面図、左側面図である。
【図３５】下側ケースの下面図である。
【図３６】下側ケースの上面側から見た斜視図である。
【図３７】下側ケースにバックライト支持体、バックライト、インバータ回路基板を搭載した状態を示す上面図、後側面図、右側面図、左側面図である。
【図３８】下側ケースの断面図（図３４の３８−３８切断線における断面図）である。
【図３９】図３７の３９−３９切断線における断面図である。
【符号の説明】
ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映像信号線
ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ…ｉ型半導体層
ＳＤ…ソース電極またはドレイン電極、ＰＳＶ…保護膜、ＢＭ…遮光膜
ＬＣ…液晶、ＴＦＴ…薄膜トランジスタ、ＩＴＯ…透明画素電極
ｇ、ｄ…導電膜、Ｃadd…保持容量素子、ＡＯＦ…陽極酸化膜
ＡＯ…陽極酸化マスク、ＧＴＭ…ゲート端子、ＤＴＭ…ドレイン端子
ＳＨＤ…シールドケース、ＰＮＬ…液晶表示パネル、ＳＰＢ…光拡散板、
ＭＦＲ…中間フレーム、ＢＬ…バックライト、ＢＬＳ…バックライト支持体、
ＬＣＡ…下側ケース、ＲＭ…バックライト光反射山。

Claims (9)

1. 液晶表示パネルと、
   バックライトと、
   前記液晶表示パネルを収納する第１の部材と、
   前記バックライトを収納する第２の部材と、
   前記液晶表示パネルの表示部分に開口部を有し、金属よりなる第３の部材と、
   前記液晶表示パネルに接続される駆動ＩＣチップと、
   前記第３の部材の前記開口部以外の領域に収納され、前記駆動ＩＣチップに接続される回路基板とを有する液晶表示装置であって、
   前記回路基板上の端子と前記第３の部材とは電気的に接続されており、
   前記第３の部材には爪が形成されており、前記爪は前記第１の部材の所定の箇所に折り曲げられていることを特徴とする液晶表示装置。
2. 液晶表示パネルと、
   バックライトと、
   前記液晶表示パネルを収納する第１の部材と、
   前記バックライトを収納する第２の部材と、
   前記液晶表示パネルの表示部分に開口部を有し、金属よりなる第３の部材と、
   前記液晶表示パネルに接続される駆動ＩＣチップと、
   前記第３の部材の前記開口部以外の領域に収納され、前記駆動ＩＣチップに接続される回路基板とを有する液晶表示装置であって、
   前記回路基板上の端子と前記第３の部材とは電気的に接続されており、
   前記第３の部材には爪が形成されており、前記爪が前記液晶表示パネルの表示面と平行な方向に折り曲げられ、前記第１の部材の所定の箇所に折り曲げられていることを特徴とする液晶表示装置。
3. 前記所定の箇所とは、前記第１の部材が有する凹部であることを特徴とする請求項１または２に記載の液晶表示装置。
4. 液晶表示パネルと、
   バックライトと、
   前記液晶表示パネルを収納する第１の部材と、
   前記バックライトを収納する第２の部材と、
   前記液晶表示パネルの表示部分に開口部を有し、金属よりなる第３の部材と、
   前記液晶表示パネルに接続される駆動ＩＣチップと、
   前記第３の部材の前記開口部以外の領域に収納され、前記駆動ＩＣチップに接続される回路基板とを有する液晶表示装置であって、
   前記回路基板上の端子と前記第３の部材とは電気的に接続されており、
   前記第３の部材にはフックが形成されており、前記フックは前記第２の部材が有する突起部分に留められていることを特徴とする液晶表示装置。
5. 液晶表示パネルと、
   バックライトと、
   前記液晶表示パネルを収納する第１の部材と、
   前記バックライトを収納する第２の部材と、
   前記液晶表示パネルの表示部分に開口部を有し、金属よりなる第３の部材と、
   前記液晶表示パネルに接続される駆動ＩＣチップと、
   前記第３の部材の前記開口部以外の領域に収納され、前記駆動Ｃチップに接続される回路基板とを有する液晶表示装置であって、
   前記回路基板上の端子と前記第３の部材とは電気的に接続されており、
   前記第３の部材は爪とフックとが形成されており、前記爪は前記第１の部材の所定の箇所に折り曲げられており、前記フックは前記第２の部材が有する突起の箇所に留められていることを特徴とする液晶表示装置。
6. 前記回路基板は複数個に分割されており、
   この分割されている各基板はそれぞれ電気的に接続されていることを特徴とする請求項１乃至５のいずれかに記載の液晶表示装置。
7. 前記分割されている各基板に、それぞれグランドラインに接続された端子を有していることを特徴とする請求項６記載の液晶表示装置。
8. 前記各基板に少なくとも２個の端子を有していることを特徴とする請求項７記載の液晶表示装置。
9. 前記各基板の少なくとも２個の端子を、それぞれ前記第２の部材と電気的に接続していることを特徴とする請求項８記載の液晶表示装置。

Images