JPH0720463A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 見る角度に係わらずに均一な輝度分布を得
る。 【構成】 導光板３の面の一方に積層した拡散板５、他
方に積層した反射板６、導光板の側面に配置した冷陰極
管４の近傍かつ有効表示領域７の外側に、冷陰極管４側
から有効表示領域方向７にかけて漸次光吸収率が減少す
る濃度勾配を有する光吸収材２を設けた。 【効果】 冷陰極管から直接反射板に反射して液晶表示
素子に指向する光の強度に勾配をもたせることで、液晶
表示装置を斜め方向からみた場合の輝度むらの発生が阻
止され、有効表示領域の全域にわたって均一な輝度分布
が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置に係り、特
に表示領域の輝度が均一かつ高輝度のバックライト構造
体を備えた液晶表示装置に関する。

【０００２】

【従来の技術】透過型の液晶表示装置は、液晶表示素子
の下側に導光板、光源（一般には蛍光灯等の冷陰極
管）、拡散板、反射板からなるバックライト構造を備
え、液晶表示素子に形成した画像を上記バックライト構
造体から放出されるバックライト光で照明し、その透過
光を観察するものである。

【０００３】例えば、アクティブ・マトリクス方式の液
晶表示素子は、マトリクス状に配列された複数の画素電
極のそれぞれに対応して非線形素子（スイッチング素
子）を設けたものである。各画素における液晶は理論的
には常時駆動（デューティ比１．０）されているので、
時分割駆動方式を採用する単純マトリクス方式と比べ
て、アクティブ方式はコントラストが良好で、特にカラ
ー液晶表示装置として欠かせない技術となりつつある。
スイッチング素子の代表的なものとしては薄膜トランジ
スタ（ＴＦＴ）がある。

【０００４】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置を記述したものと
しては、例えば「冗長構成を採用した１２．５型アクテ
ィブ・マトリクス方式カラー液晶ディスプレイ」（日経
エレクトロニクス、第１９３〜２１０頁、１９８６年１
２月１５日、日経マグロウヒル社発行）を挙げることが
できる。

【０００５】従来の液晶表示装置は、それぞれ透明電極
と配向膜等を積層した面が対向するように２枚の透明ガ
ラス基板を重ね合わせ、両基板間に液晶をを注入，封止
し、さらに両基板の外側に偏光板を張り付けてなる液晶
表示素子の下側，すなわち表示画面と反対側に液晶表示
素子に光を照射するためのバックライト構造体が配置し
てなる。

【０００６】バックライト構造体は、液晶表示素子の下
側に、光源から発せられる光を光源から離れた方に導
き、光を液晶表示素子全体に照射させる半透明の合成樹
脂からなる導光板を配置し、この導光板の１側面または
対向する２側面に隣接して光源である１本または２本の
冷陰極蛍光灯を配置する。また、導光板と液晶表示素子
との間には、不均一な光をぼかして拡散させ、液晶表示
素子に均一に光を照射するための拡散板を配置し、さら
に導光板の下には光を液晶表示素子の方へ反射させる反
射板を配置する。

【０００７】図２４は従来の導光板方式のバックライト
構造体の説明図で、（ａ）は平面図、（ｂ）は（ａ）の
Ｂ−Ｂ’断に沿った断面図である。同図において、１は
バックライト構造体、２は光吸収材、３は導光板、４は
冷陰極蛍光灯、５は拡散板、６は反射板、７は有効表示
領域である。バックライト構造体１は、導光板３の上側
に拡散板５を、下側に反射板６を積層し、導光板の３の
上下の長辺のそれぞれの側面に隣接して冷陰極蛍光灯４
を配置し、導光板３と反射板６との間の上記有効領域７
の外側に光吸収材２を配置して構成される。

【０００８】図２５は反射板に設けた光吸収材の説明図
であって、この光吸収材2cは、例えば黒色の粘着テープ
を反射板６に張り付けたり、黒色インクを印刷してな
る。光吸収材2cは冷陰極蛍光灯４の発光光が反射板６に
直接反射する光を遮光して有効表示領域７の端部が明る
くなるのを防止し、有効表示領域７の輝度むらをなくす
ためのものである。

【０００９】

【発明が解決しようとする課題】上記従来技術において
は、有効表示領域を正面からみた場合はその輝度分布は
略々均一であるが、有効表示領域を斜めから見ると、そ
の端部において輝度の低下が観察される。図２６は光吸
収材を設けたバックライト構造体を用いて製作した液晶
表示装置の輝度分布の説明図であって、ａは有効表示領
域を正面からみた場合の輝度分布、ｂは同じく４５°方
向からみた場合の輝度分布を示す。

【００１０】図示したように、有効表示領域を正面から
見た場合、ａに示したように、有効表示領域全域で略々
均一な輝度分布が得られる。しかし、４５°斜めからみ
た場合は、ｂに示したように有効表示領域の端部におい
て輝度が低下する。このように、従来のバックライト構
造体では、見る角度によって輝度むらは観察されるとい
う問題があった。

【００１１】本発明の目的は、上記従来技術の問題を解
消し、見る角度に係わらずに均一な輝度分布を得ること
のできる液晶表示装置を提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、導光板と、前記導光板の面の一方に積層
した拡散板と、前記導光板の面の他方に積層した反射板
と、前記導光板の少なくとも１側面に隣接して配置した
冷陰極管と、前記導光体と反射板との間の前記冷陰極管
の近傍、かつ有効表示領域の外側に、当該冷陰極管に沿
って設けた光吸収材とからなるバックライト構造体と、
前記バックライトの拡散板の上に液晶表示素子を積層し
てなる液晶表示装置において、前記光吸収材に、前記冷
陰極管側から前記有効表示領域方向にかけて漸次光吸収
率が減少する濃度勾配を有せしめたことを特徴とする。

【００１３】上記光吸収材は、遮光性のストライプを、
その幅が有効表示領域方向に漸次狭くなるように形成す
るか、あるいはその間隔が有効表示領域方向に漸次広く
なるように形成することにより得る。また、上記光吸収
材は、遮光性のドットを、その径が有効表示領域方向に
漸次小さくなるように形成するか、あるいはその密度分
布が有効表示領域方向に漸次荒くなるように形成するこ
とにより得る。

【００１４】

【作用】上記本発明の構成としたことにより、冷陰極管
から直接反射板に反射して液晶表示素子に指向する光の
強度を冷陰極管から有効領域方向にかけて漸次勾配をも
たせることで、液晶表示装置を斜め方向からみた場合の
輝度むらの発生を阻止し、有効表示領域の全域にわたっ
て均一な輝度分布を得ることができる。

【００１５】

【実施例】以下、本発明の実施例につき、図面を参照し
て詳細に説明する。図１は本発明による液晶表示装置の
第１実施例を説明するバックライト構造体の平面図であ
って、１はバックライト構造体、２は光吸収材、３は導
光板、４は冷陰極管、５は拡散板、６は反射板、７は有
効表示領域である。

【００１６】また、図２は図１のＡ−Ａ’線に沿った断
面図であり、図１と同一符号は同一部分に対応する。図
１，図２において、本実施例におけるバックライト構造
体１は、導光板３と、この導光板３の面の一方に積層し
た拡散板５と、前記導光板３の面の他方に積層した反射
板６と、前記導光板３の長手方向の両側面に隣接して配
置した冷陰極管４と、前記導光体３と反射板６との間の
前記冷陰極管４の近傍で、かつ有効表示領域７の外側に
上記冷陰極管４に沿ってそれぞれ設けた光吸収材２とか
ら構成される。

【００１７】このバックライト構造体１の上記拡散板５
上に液晶表示素子を積層して液晶表示装置が構成され
る。そして、上記光吸収材２は反射板６の上に、冷陰極
管４側から有効表示領域７の方向にかけて漸次光吸収率
が減少するような濃度勾配をもって適当な光吸収物質が
連続的に塗布されている。

【００１８】本実施例によれば、冷陰極管から直接反射
板に反射して液晶表示素子に指向する光の強度を冷陰極
管から有効領域方向にかけて漸次勾配をもたせること
で、液晶表示装置を斜め方向からみた場合の輝度むらの
発生を阻止し、有効表示領域の全域にわたって均一な輝
度分布を得ることができる。図３は本発明による液晶表
示装置の第２実施例を説明するバックライト構造体を構
成する反射板の平面図であって、２ａは光吸収材、６は
反射板である。

【００１９】本実施例では、冷陰極管に沿って形成され
る光吸収材２ａとして遮光性のストライプ２ａ−１を、
その幅が有効表示領域方向に漸次狭くなるように形成
し、あるいはその間隔が有効表示領域方向に漸次広くな
るように形成する。なおこのとき、遮光性のストライプ
２ａ−１の配列間の間隔を当該ストライプの幅との兼ね
合いで漸次変えるパターニングを施すことで所望の吸収
率勾配を得ることができる。

【００２０】上記のパターニングは、反射板６に黒色テ
ープを添付した後にこれを縞状にカットして除去する方
法、あるいはスクリーン印刷方法で所望のストライプを
被着することで得られる。なお、予め所望のストライプ
パターンを形成したテープを反射板６に添付する方法等
の適宜の形成方法を採用してよい。本実施例によって
も、上記実施例と同様に、冷陰極管から直接反射板に反
射して液晶表示素子に指向する光の強度を冷陰極管から
有効領域方向にかけて漸次勾配をもたせることで、液晶
表示装置を斜め方向からみた場合の輝度むらの発生を阻
止し、有効表示領域の全域にわたって均一な輝度分布を
得ることができる。

【００２１】図４は本発明による液晶表示装置の第３実
施例を説明するバックライト構造体を構成する反射板の
平面図であって、２ｂは光吸収材、６は反射板である。
本実施例では、冷陰極管に沿って形成される光吸収材２
ｂとして、遮光性のドット２ｂ−１を、その径が有効表
示領域方向に漸次小さくなるように形成するか、あるい
はその密度分布が有効表示領域方向に漸次荒くなるよう
に形成する。

【００２２】この遮光性のドット２ｂ−１は、スクリー
ン印刷や蒸着で所望のストライプを被着する方法、ある
いは予め所望のドットパターンを形成したテープを反射
板６に添付する方法等の適宜の形成方法を採用してよ
い。本実施例によっても、上記各実施例と同様に、冷陰
極管から直接反射板に反射して液晶表示素子に指向する
光の強度を冷陰極管から有効領域方向にかけて漸次勾配
をもたせることで、液晶表示装置を斜め方向からみた場
合の輝度むらの発生を阻止し、有効表示領域の全域にわ
たって均一な輝度分布を得ることができる。

【００２３】なお、上記光吸収材２，２ａ，２ｂの濃度
勾配は、上記した実施例のストライプパターン、ドット
パターンに限らず、適宜の形状のパターンとすることが
できる。また、上記光吸収材は、反射板６上に形成する
ものに限るものではなく、導光板３の反射板６側、ある
いは拡散板５側、もしくは拡散板５上に形成してもよ
い。さらに、光吸収材を個別部品として設置することも
可能である。

【００２４】図５は上記各実施例のバックライト構造体
を用いた本発明の液晶表示装置の輝度分布の説明図であ
って、ａは有効表示領域を正面からみた場合の輝度分
布、ｂは同じく４５°方向からみた場合の輝度分布を示
す。図示したように、有効表示領域を正面から見た場合
は、ａに示したように、有効表示領域全域で略々均一な
輝度分布が得られると共に、４５°斜めからみた場合で
も、ｂに示したように有効表示領域の全域において略々
均一な輝度分布が得られる。

【００２５】次に、上記本発明を適用する液晶表示装置
をＴＦＴ方式液晶表示装置を例として詳細に説明する。
図６は本発明を適用したアクティブ・マトリクス方式カ
ラー液晶表示装置の一画素とその周辺を示す平面図、図
７は図６の３−３切断線における断面図、図８は図６の
４−４切断線における断面図である。

【００２６】図６に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。

【００２７】図７に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。

【００２８】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。図９は上下のガラス基板ＳＵＢ１，ＳＵＢ２を
含む表示パネルＰＮＬのマトリクス（ＡＲ）周辺の要部
平面を、図１０はその周辺部を更に誇張した平面を、図
１１は図９及び図１０のパネル左上角部に対応するシー
ル部ＳＬ付近の拡大平面を示す図である。

【００２９】また、図１２は図７の断面を中央にして、
左側に図１１の８ａ−８ａ切断線における断面を、右側
に映像信号駆動回路が接続されるべき外部接続端子ＤＴ
Ｍ付近の断面を示す図である。同様に、図１３は左側に
走査回路が接続されるべき外部接続端子ＧＴＭ付近の断
面（ａ）を、右側に外部接続端子が無いところのシール
部付近の断面（ｂ）を示す図である。

【００３０】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。

【００３１】図９〜図１１は後者の例を示すもので、図
９、図１０の両図とも上下基板ＳＵＢ１，ＳＵＢ２の切
断後を、図１１は切断前を表しており、ＬＮは両基板の
切断前の縁を、ＣＴ１とＣＴ２はそれぞれ基板ＳＵＢ
１，ＳＵＢ２の切断すべき位置を示す。いずれの場合
も、完成状態では外部接続端子群Ｔｇ，Ｔｄ（添字略）
が存在する（図で上下辺と左辺の）部分はそれらを露出
するように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ
１よりも内側に制限されている。

【００３２】端子群Ｔｇ，Ｔｄはそれぞれ後述する走査
回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭ
とそれらの引出配線部を集積回路チップＣＨＩが搭載さ
れたテープキャリアパッケージＴＣＰ（図２１、図２
２）の単位に複数本まとめて名付けたものである。各群
のマトリクス部から外部接続端子部に至るまでの引出配
線は、両端に近づくにつれ傾斜している。これは、パッ
ケージＴＣＰの配列ピッチ及び各パッケージＴＣＰにお
ける接続端子ピッチに表示パネルＰＮＬの端子ＤＴＭ，
ＧＴＭを合わせるためである。

【００３３】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例ではパネルの４角で銀ペ
ースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側
に形成されたその引出配線ＩＮＴに接続されている。

【００３４】この引出配線ＩＮＴは後述するゲート端子
ＧＴＭ、ドレイン端子ＤＴＭと同一製造工程で形成され
る。配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極ＩＴＯ
１、共通透明画素電極ＩＴＯ２、それぞれの層は、シー
ルパターンＳＬの内側に形成される。偏光板ＰＯＬ１、
ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部
透明ガラス基板ＳＵＢ２の外側の表面に形成されてい
る。液晶ＬＣは液晶分子の向きを設定する下部配向膜Ｏ
ＲＩ１と上部配向膜ＯＲＩ２との間でシールパターンＳ
Ｌで仕切られた領域に封入されている。

【００３５】下部配向膜ＯＲＩ１は下部透明ガラス基板
ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。この
液晶表示装置は、下部透明ガラス基板ＳＵＢ１側、上部
透明ガラス基板ＳＵＢ２側で別個に種々の層を積み重
ね、シールパターンＳＬを基板ＳＵＢ２側に形成し、下
部透明ガラス基板ＳＵＢ１と上部透明ガラス基板ＳＵＢ
２とを重ね合わせ、シール材ＳＬの開口部ＩＮＪから液
晶ＬＣを注入し、注入口ＩＮＪをエポキシ樹脂などで封
止し、上下基板を切断することによって組み立てられ
る。

【００３６】次に、図６、図７に戻り、ＴＦＴ基板ＳＵ
Ｂ１側の構成を詳しく説明する。薄膜トランジスタＴＦ
Ｔは、ゲート電極ＧＴに正のバイアスを印加すると、ソ
ース−ドレイン間のチャネル抵抗が小さくなり、バイア
スを零にすると、チャネル抵抗は大きくなるように動作
する。各画素には複数（２つ）の薄膜トランジスタＴＦ
Ｔ１、ＴＦＴ２が冗長して設けられる。薄膜トランジス
タＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同一サイ
ズ（チャネル長、チャネル幅が同じ）で構成され、ゲー
ト電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsi
c、導電型決定不純物がドープされていない）非晶質シ
リコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソー
ス電極ＳＤ１、ドレイン電極ＳＤ２を有す。

【００３７】なお、ソース、ドレインは本来その間のバ
イアス極性によって決まるもので、この液晶表示装置の
回路ではその極性は動作中反転するので、ソース、ドレ
インは動作中入れ替わると理解されたい。しかし、以下
の説明では、便宜上一方をソース、他方をドレインと固
定して表現する。ゲート電極ＧＴは走査信号線ＧＬから
垂直方向に突出する形状で構成されている（Ｔ字形状に
分岐されている）。ゲート電極ＧＴは薄膜トランジスタ
ＴＦＴ１、ＴＦＴ２のそれぞれの能動領域を越えるよう
突出している。

【００３８】薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれのゲート電極ＧＴは、一体に（共通のゲート電極
として）構成されており、走査信号線ＧＬに連続して形
成されている。本例では、ゲート電極ＧＴは、単層の第
２導電膜ｇ２で形成されている。第２導電膜ｇ２として
は例えばスパッタで形成されたアルミニウム（Ａｌ）膜
が用いられ、その上にはＡｌの陽極酸化膜ＡＯＦが設け
られている。

【００３９】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。走査信号線ＧＬは第２導電
膜ｇ２で構成されている。この走査信号線ＧＬの第２導
電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一製造
工程で形成され、かつ一体に構成されている。また、走
査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設けられ
ている。

【００４０】絶縁膜ＧＩは、薄膜トランジスタＴＦＴ
１、ＴＦＴ２において、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬ
の上層に形成されている。絶縁膜ＧＩとしては例えばプ
ラズマＣＶＤで形成された窒化シリコン膜が選ばれ、１
２００〜２７００Åの厚さに（本実施例では、２０００
Å程度）形成される。ゲート絶縁膜ＧＩは図１１に示す
ように、マトリクス部ＡＲの全体を囲むように形成さ
れ、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露出するよ
う除去されている。絶縁膜ＧＩは走査信号線ＧＬと映像
信号線ＤＬの電気的絶縁にも寄与している。

【００４１】ｉ型半導体層ＡＳは、本例では薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２のそれぞれに独立した島とな
るよう形成され、非晶質シリコンで、２００〜２２００
Åの厚さに（ここでは、２０００Å程度の膜厚）で形成
される。層ｄ０はオーミックコンタクト用のリン（Ｐ）
をドープしたＮ（＋）型非晶質シリコン半導体層であ
り、下側にｉ型半導体層ＡＳが存在し、上側に導電層ｄ
２（ｄ３）が存在するところのみに残されている。

【００４２】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。また、透明画素電極ＩＴＯ１は液晶表示部の
画素電極の一方を構成する。この透明画素電極ＩＴＯ１
は薄膜トランジスタＴＦＴ１のソース電極ＳＤ１および
薄膜トランジスタＴＦＴ２のソース電極ＳＤ１の両方に
接続されている。このため、薄膜トランジスタＴＦＴ
１、ＴＦＴ２のうちの１つに欠陥が発生しても、その欠
陥が副作用をもたらす場合はレーザ光等によって適切な
箇所を切断し、そうでない場合は他方の薄膜トランジス
タが正常に動作しているので放置すれば良い。

【００４３】透明画素電極ＩＴＯ１は第１導電膜ｄ１に
よって構成されており、この第１導電膜ｄ１はスパッタ
リングで形成された透明導電膜（Indium-Tin-Oxide Ｉ
ＴＯ：ネサ膜）からなり、１０００〜２０００Åの厚さ
に（ここでは、１４００Å程度の膜厚）形成される。ソ
ース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれは、Ｎ
（＋）型半導体層ｄ０に接触する第２導電膜ｄ２とその
上に形成された第３導電膜ｄ３とから構成されている。

【００４４】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（こ
こでは、６００Å程度）で形成される。Ｃｒ膜は膜厚を
厚く形成するとストレスが大きくなるので、２０００Å
程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
（＋）型半導体層ｄ０との接着性を良好にし、第３導電
膜ｄ３のＡｌがＮ（＋）型半導体層ｄ０に拡散すること
を防止する（いわゆるバリア層の）目的で使用される。

【００４５】第２導電膜ｄ２として、Ｃｒ膜の他に高融
点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサ
イド（ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜
を用いてもよい。第３導電膜ｄ３はＡｌのスパッタリン
グで３０００〜５０００Åの厚さに（本実施例では、４
０００Å程度）形成される。Ａｌ膜はＣｒ膜に比べてス
トレスが小さく、厚い膜厚に形成することが可能で、ソ
ース電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線
ＤＬの抵抗値を低減したり、ゲート電極ＧＴやｉ型半導
体層ＡＳに起因する段差乗り越えを確実にする（ステッ
プカバーレッジを良くする）働きがある。

【００４６】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ（＋）型半導体層ｄ０が除去される。つま
り、ｉ型半導体層ＡＳ上に残っていたＮ（＋）型半導体
層ｄ０は第２導電膜ｄ２、第３導電膜ｄ３以外の部分が
セルフアラインで除去される。このとき、Ｎ（＋）型半
導体層ｄ０はその厚さ分は全て除去されるようエッチン
グされるので、ｉ型半導体層ＡＳも若干その表面部分が
エッチングされるが、その程度はエッチング時間で制御
すればよい。

【００４７】映像信号線ＤＬはソース電極ＳＤ１、ドレ
イン電極ＳＤ２と同層の第２導電膜ｄ２、第３導電膜ｄ
３で構成されている。薄膜トランジスタＴＦＴおよび透
明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が設けられて
いる。この保護膜ＰＳＶ１は主に薄膜トランジスタＴＦ
Ｔを湿気等から保護するために形成されており、透明性
が高くしかも耐湿性の良いものを使用する。保護膜ＰＳ
Ｖ１はたとえばプラズマＣＶＤ装置で形成した酸化シリ
コン膜や窒化シリコン膜で形成されており、１μｍ程度
の膜厚で形成する。

【００４８】保護膜ＰＳＶ１は図７に示すように、マト
リクス部ＡＲの全体を囲むように形成され、周辺部は外
部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、ま
た上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵＢ
１の外部接続端子接続用引出配線ＩＮＴに銀ペーストＡ
ＧＰで接続する部分も除去されている。保護膜ＰＳＶ１
とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保護
効果を考え厚くされ、後者はトランジスタの相互コンダ
クタンスｇｍを薄くされる。従って図１１に示すよう
に、保護効果の高い保護膜ＰＳＶ１は周辺部もできるだ
け広い範囲に亘って保護するようゲート絶縁膜ＧＩより
も大きく形成されている。

【００４９】上部透明ガラス基板ＳＵＢ２側には、外部
光又はバックライト光がｉ型半導体層ＡＳに入射しない
よう遮光膜ＢＭが設けられている。図６に示す遮光膜Ｂ
Ｍの閉じた多角形の輪郭線は、その内側が遮光膜ＢＭが
形成されない開口を示している。遮光膜ＢＭは光に対す
る遮蔽性が高いたとえばアルミニウム膜やクロム膜等で
形成されており、本実施例ではクロム膜がスパッタリン
グで１３００Å程度の厚さに形成される。

【００５０】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。遮光
膜ＢＭは各画素の周囲に格子状に形成され（いわゆるブ
ラックマトリクス）、この格子で１画素の有効表示領域
が仕切られている。従って、各画素の輪郭が遮光膜ＢＭ
によってはっきりとし、コントラストが向上する。つま
り、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光とブラ
ックマトリクスとの２つの機能をもつ。

【００５１】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図６右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。遮光膜ＢＭは図１０に示すように周辺部
にも額縁状に形成され、そのパターンはドット状に複数
の開口を設けた図６に示すマトリクス部のパターンと連
続して形成されている。周辺部の遮光膜ＢＭは図１０〜
図１３に示すように、シール部ＳＬの外側に延長され、
パソコン等の実装機に起因する反射光等の漏れ光がマト
リクス部に入り込むのを防いでいる。他方、この遮光膜
ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程
内側に留められ、基板ＳＵＢ２の切断領域を避けて形成
されている。

【００５２】カラーフィルタＦＩＬは画素に対向する位
置に赤、緑、青の繰り返しでストライプ状に形成され
る。カラーフィルタＦＩＬは透明画素電極ＩＴＯ１の全
てを覆うように大き目に形成され、遮光膜ＢＭはカラー
フィルタＦＩＬおよび透明画素電極ＩＴＯ１のエッジ部
分と重なるよう透明画素電極ＩＴＯ１の周縁部より内側
に形成されている。

【００５３】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。

【００５４】保護膜ＰＳＶ２はカラーフィルタＦＩＬの
染料が液晶ＬＣに漏れることを防止するために設けられ
ている。保護膜ＰＳＶ２はたとえばアクリル樹脂、エポ
キシ樹脂等の透明樹脂材料で形成されている。共通透明
画素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に
画素ごとに設けられた透明画素電極ＩＴＯ１に対向し、
液晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透
明画素電極ＩＴＯ２との間の電位差（電界）に応答して
変化する。この共通透明画素電極ＩＴＯ２にはコモン電
圧Ｖcomが印加されるように構成されている。本実施例
では、コモン電圧Ｖcomは映像信号線ＤＬに印加される
最小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧
Ｖｄmaxとの中間直流電位に設定されるが、映像信号駆
動回路で使用される集積回路の電源電圧を約半分に低減
したい場合は、交流電圧を印加すれば良い。なお、共通
透明画素電極ＩＴＯ２の平面形状は図１０、図１１を参
照されたい。

【００５５】透明画素電極ＩＴＯ１は、薄膜トランジス
タＴＦＴと接続される端部と反対側の端部において、隣
りの走査信号線ＧＬと重なるように形成されている。こ
の重ね合わせは、図８からも明らかなように、透明画素
電極ＩＴＯ１を一方の電極ＰＬ２とし、隣りの走査信号
線ＧＬを他方の電極ＰＬ１とする保持容量素子（静電容
量素子）Ｃaddを構成する。この保持容量素子Ｃaddの誘
電体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜とし
て使用される絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成
されている。

【００５６】保持容量素子Ｃaddは走査信号線ＧＬの第
２導電膜ｇ２の幅を広げた部分に形成されている。な
お、映像信号線ＤＬと交差する部分の第２導電膜ｇ２は
映像信号線ＤＬとの短絡の確率を小さくするため細くさ
れている。保持容量素子Ｃaddの電極ＰＬ１の段差部に
おいて透明画素電極ＩＴＯ１が断線しても、その段差を
またがるように形成された第２導電膜ｄ２および第３導
電膜ｄ３で構成された島領域によってその不良は補償さ
れる。

【００５７】図１４は表示マトリクスの走査信号線ＧＬ
からその外部接続端子ＧＴＭまでの接続構造を示す図で
あり、（Ａ）は平面であり（Ｂ）は（Ａ）のＢ−Ｂ切断
線における断面を示している。なお、同図は図１１下方
付近に対応し、斜め配線の部分は便宜状一直線状で表し
た。ＡＯは写真処理用のマスクパターン、言い換えれば
選択的陽極酸化のホトレジストパターンである。従っ
て、このホトレジストは陽極酸化後除去され、図に示す
パターンＡＯは完成品としては残らないが、ゲート配線
ＧＬには断面図に示すように酸化膜ＡＯＦが選択的に形
成されるのでその軌跡が残る。平面図において、ホトレ
ジストの境界線ＡＯを基準にして左側はレジストで覆い
陽極酸化をしない領域、右側はレジストから露出され陽
極酸化される領域である。陽極酸化されたＡＬ層ｇ２は
表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形成され下方の導
電部は体積が減少する。勿論、陽極酸化はその導電部が
残るように適切な時間、電圧などを設定して行われる。
マスクパターンＡＯは走査線ＧＬに単一の直線では交差
せず、クランク状に折れ曲がって交差させている。

【００５８】図中ＡＬ層ｇ２は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。

【００５９】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、
更にその表面を保護し画素電極ＩＴＯ１と同レベル（同
層、同時形成）の透明導電層ｄ１とで構成されている。
なお、ゲート絶縁膜ＧＩ上及びその側面部に形成された
導電層ｄ２及びｄ３は、導電層ｄ３やｄ２のエッチング
時ピンホール等が原因で導電層ｇ２やｇ１が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
ＧＩを乗り越えて右方向に延長されたＩＴＯ層ｄ１は同
様な対策を更に万全とさせたものである。

【００６０】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図１１に示すように上下に複数本並べられ端子群Ｔｇ
（図１０、図１１）が構成され、ゲート端子の左端は、
製造過程では、基板の切断領域ＣＴ１を越えて延長され
配線ＳＨｇによって短絡される。製造過程におけるこの
ような短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲ
Ｉ１のラビング時等の静電破壊防止に役立つ。

【００６１】図１５は映像信号線ＤＬからその外部接続
端子ＤＴＭまでの接続を示す図であり、（Ａ）はその平
面を示し、（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面
を示す。なお、同図は図１１右上付近に対応し、図面の
向きは便宜上変えてあるが右端方向が基板ＳＵＢ１の上
端部（又は下端部）に該当する。ＴＳＴｄは検査端子で
ありここには外部回路は接続されないが、プローブ針等
を接触できるよう配線部より幅が広げられている。同様
に、ドレイン端子ＤＴＭも外部回路との接続ができるよ
う配線部より幅が広げられている。検査端子ＴＳＴｄと
外部接続ドレイン端子ＤＴＭは上下方向に千鳥状に複数
交互に配列され、検査端子ＴＳＴｄは図に示すとおり基
板ＳＵＢ１の端部に到達することなく終端しているが、
ドレイン端子ＤＴＭは、図７に示すように端子群Ｔｄ
（添字省略）を構成し基板ＳＵＢ１の切断線ＣＴ１を越
えて更に延長され、製造過程中は静電破壊防止のためそ
の全てが互いに配線ＳＨｄによって短絡される。

【００６２】検査端子ＴＳＴｄが存在する映像信号線Ｄ
Ｌのマトリクスを挟んで反対側にはドレイン接続端子が
接続され、逆にドレイン接続端子ＤＴＭが存在する映像
信号線ＤＬのマトリクスを挟んで反対側には検査端子が
接続される。ドレイン接続端子ＤＴＭは前述したゲート
端子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１
の２層で形成されており、ゲート絶縁膜ＧＩを除去した
部分で映像信号線ＤＬと接続されている。ゲート絶縁膜
ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜
ＧＩの縁をテーパ状にエッチングするためのものであ
る。

【００６３】端子ＤＴＭ上では外部回路との接続を行う
ため保護膜ＰＳＶ１は勿論のこと取り除かれている。Ａ
Ｏは前述した陽極酸化マスクでありその境界線はマトリ
クス全体をを大きく囲むように形成され、図ではその境
界線から左側がマスクで覆われるが、この図で覆われな
い部分には層ｇ２が存在しないのでこのパターンは直接
は関係しない。

【００６４】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は図１２の（Ｃ）部にも示されるように、
ドレイン端子部ＤＴＭと同じレベルの層ｄ１，ｇ１のす
ぐ上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシ
ールパターンＳＬの途中まで積層された構造になってい
るが、これは断線の確率を最小限に押さえ、電触し易い
Ａｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬでで
きるだけ保護する狙いである。

【００６５】表示マトリクス部の等価回路とその周辺回
路の結線図を図１６に示す。同図は回路図ではあるが、
実際の幾何学的配置に対応して描かれている。ＡＲは複
数の画素を二次元状に配列したマトリクス・アレイであ
る。図中、Ｘは映像信号線ＤＬを意味し、添字Ｇ、Ｂお
よびＲがそれぞれ緑、青および赤画素に対応して付加さ
れている。Ｙは走査信号線ＧＬを意味し、添字１，２，
３，…，endは走査タイミングの順序に従って付加され
ている。

【００６６】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。また、走
査信号線Ｙ（添字省略）は垂直走査回路Ｖに接続されて
いる。ＳＵＰは１つの電圧源から複数の分圧した安定化
された電圧源を得るための電源回路やホスト（上位演算
処理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ
液晶表示装置用の情報に交換する回路を含む回路であ
る。

【００６７】保持容量素子Ｃaddは、薄膜トランジスタ
ＴＦＴがスイッチングするとき、中点電位（画素電極電
位）Ｖlcに対するゲート電位変化ΔＶgの影響を低減す
るように働く。この様子を式で表すと、次のようにな
る。 ΔＶlc＝｛Ｃgs/(Ｃgs+Ｃadd+Ｃpix)｝×ΔＶg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される容量、ΔＶ
lcはΔＶg による画素電極電位の変化分を表わす。この
変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因となる
が、保持容量Ｃaddを大きくすればする程、その値を小
さくすることができる。

【００６８】また、保持容量素子Ｃaddは放電時間を長
くする作用もあり、薄膜トランジスタＴＦＴがオフした
後の映像情報を長く蓄積する。液晶ＬＣに印加される直
流成分の低減は、液晶ＬＣの寿命を向上し、液晶表示画
面の切り替え時に前の画像が残るいわゆる焼き付きを低
減することができる。前述したように、ゲート電極ＧＴ
はｉ型半導体層ＡＳを完全に覆うよう大きくされている
分、ソース電極ＳＤ１、ドレイン電極ＳＤ２とのオーバ
ラップ面積が増え、従って寄生容量Ｃgsが大きくなり、
中点電位Ｖlcはゲート（走査）信号Ｖgの影響を受け易
くなるという逆効果が生じる。しかし、保持容量素子Ｃ
addを設けることによりこのデメリットも解消すること
ができる。

【００６９】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・
Ｃpix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８
〜３２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に
設定する。保持容量電極線としてのみ使用される初段の
走査信号線ＧＬ（Ｙ₀）は共通透明画素電極ＩＴＯ２
（Ｖcom）と同じ電位にする。図１１の例では、初段の
走査信号線は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及
び外部配線を通じて共通電極ＣＯＭに短絡される。或い
は、初段の保持容量電極線Ｙ₀は最終段の走査信号線Ｙe
ndに接続、Ｖcom以外の直流電位点（交流接地点）に接
続するかまたは垂直走査回路Ｖから１つ余分に走査パル
スＹ₀を受けるように接続してもよい。

【００７０】つぎに、上述した液晶表示装置の基板ＳＵ
Ｂ１側の製造方法について図１７〜図１９を参照して説
明する。なお同図において、中央の文字は工程名の略称
であり、左側は図７に示す画素部分、右側は図１４に示
すゲート端子付近の断面形状でみた加工の流れを示す。

【００７１】また、工程Ｄを除き工程Ａ〜工程Ｉは各写
真処理に対応して区分けしたもので、各工程のいずれの
断面図も写真処理後の加工が終わりフォトレジストを除
去した段階を示している。なお、写真処理とは本説明で
はフォトレジストの塗布からマスクを使用した選択露光
を経てそれを現像するまでの一連の作業を示すものと
し、繰返しの説明は避ける。以下区分けした工程に従っ
て説明する。

【００７２】工程Ａ、図１７ ７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Å
のクロムからなる第１導電膜ｇ１をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第２セリ
ウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バ
スラインＳＨｇ、ドレイン端子ＤＴＭを短絡するバスラ
インＳＨｄ、陽極酸化バスラインＳＨｇに接続された陽
極酸化パッド（図示せず）を形成する。

【００７３】工程Ｂ、図１７ 膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエ
ッチングする。 工程Ｃ、図１７ 写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６．２５±０．０５に
調整した溶液をエチレングリコール液で１：９に稀釈し
た液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化
成電流密度が０．５ｍＡ／ｃｍ になるように調整する
（定電流化成）。次に所定のＡｌ₂Ｏ₃膜厚が得られるの
に必要な化成電圧１２５Ｖに達するまで陽極酸化を行
う。

【００７４】その後、この状態で数１０分保持すること
が望ましい（定電圧化成）。これは均一なＡｌ₂Ｏ₃膜を
得る上で大事なことである。それによって、導電膜ｇ２
を陽極酸化され、走査信号線ＧＬ、ゲート電極ＧＴおよ
び電極ＰＬ１上に膜厚が１８００Åの陽極酸化膜ＡＯＦ
が形成される。 工程Ｄ、図１８ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ（＋）型非晶質Ｓｉ膜を
設ける。

【００７５】工程Ｅ、図１８ 写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ（＋）型非晶質Ｓｉ膜、ｉ型非晶質Ｓ
ｉ膜を選択的にエッチングすることにより、ｉ型半導体
層ＡＳの島を形成する。 工程Ｆ、図１８ 写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【００７６】工程Ｇ、図１９ 膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。

【００７７】工程Ｈ、図１９ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２を形成する。つぎに、ドライエッチン
グ装置にＣＣｌ₄、ＳＦ₆を導入して、Ｎ（＋）型非晶質
Ｓｉ膜をエッチングすることにより、ソースとドレイン
間のＮ（＋）型半導体層ｄ０を選択的に除去する。

【００７８】工程Ｉ、図１９ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ₆を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。

【００７９】図２０は、図９等に示した表示パネルＰＮ
Ｌに映像信号駆動回路Ｈｅ、Ｈｏと垂直走査回路Ｖを接
続した状態を示す上面図である。ＣＨＩは表示パネルＰ
ＮＬを駆動させる駆動ＩＣチップ（下側の３個は垂直走
査回路側の駆動ＩＣチップ、左右の６個ずつは映像信号
駆動回路側の駆動ＩＣチップ）である。

【００８０】ＴＣＰは図２１、図２２で後述するように
駆動用ＩＣチップＣＨＩがテープ・オートメイティド・
ボンディング法（ＴＡＢ）により実装されたテープキャ
リアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデンサＣ
ＤＳ等が実装された駆動回路基板で、３つに分割されて
いる。ＦＧＰはフレームグランドパッドであり、シール
ドケースＳＨＤに切り込んで設けられたバネ状の破片Ｆ
Ｇが半田付けされる。

【００８１】ＦＣは下側の駆動回路基板ＰＣＢ１と左側
の駆動回路基板ＰＣＢ１、および下側の駆動回路基板Ｐ
ＣＢ１と右側の駆動回路基板ＰＣＢ１とを電気的に接続
するフラットケーブルである。フラットケーブルＦＣと
しては図に示すように、複数のリード線（りん青銅の素
材にＳｎ鍍金を施したもの）をストライプ状のポリエチ
レン層とポリビニルアルコール層とでサンドイッチして
支持したものを使用する。

【００８２】図２１は走査信号駆動回路Ｖや映像信号駆
動回路Ｈｅ，Ｈｏを構成する、集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図であり、図２２はそれ
を液晶表示パネルの、本例では映像信号回路用端子ＤＴ
Ｍに接続した状態を示す要部断面図である。同図におい
て、ＴＴＢは集積回路ＣＨＩの入力端子・配線部であ
り、ＴＴＭは集積回路ＣＨＩの出力端子・配線部であ
り、例えばＣｕから成り、それぞれの内側の先端部（通
称インナーリード）には集積回路ＣＨＩのボンディング
パッドＰＡＤがいわゆるフェースダウンボンディング法
により接続される。

【００８３】端子ＴＴＢ，ＴＴＭの外側の先端部（通称
アウターリード）はそれぞれ半導体集積回路チップＣＨ
Ｉの入力及び出力に対応し、半田付け等によりＣＲＴ／
ＴＦＴ変換回路・電源回路ＳＵＰに、異方性導電膜ＡＣ
Ｆによって液晶表示パネルＰＮＬに接続される。パッケ
ージＴＣＰは、その先端部がパネルＰＮＬ側の接続端子
ＤＴＭを露出した保護膜ＰＳＶ１を覆うようにパネルに
接続されており、従って、外部接続端子ＤＴＭ（ＧＴ
Ｍ）は保護膜ＰＳＶ１かパッケージＴＣＰの少なくとも
一方で覆われるので電触に対して強くなる。

【００８４】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【００８５】中間フレームＭＦＲに保持・収納される液
晶表示部ＬＣＤの駆動回路基板ＰＣＢ２は、図２０に示
すように、Ｌ字形をしており、ＩＣ、コンデンサ、抵抗
等の電子部品が搭載されている。この駆動回路基板ＰＣ
Ｂ２には、１つの電圧源から複数の分圧した安定化され
た電圧源を得るための電源回路や、ホスト（上位演算処
理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液
晶表示装置用の情報に変換する回路を含む回路ＳＵＰが
搭載されている。

【００８６】ＣＪは外部と接続される図示しないコネク
タが接続されるコネクタ接続部である。駆動回路基板Ｐ
ＣＢ２とインバータ回路基板ＰＣＢ３とはバックライト
ケーブルにより中間フレームＭＦＲに設けたコネクタ穴
を介して電気的に接続される。駆動回路基板ＰＣＢ１と
駆動回路基板ＰＣＢ２とは折り曲げ可能なフラットケー
ブルＦＣにより電気的に接続されている。組立て時、駆
動回路基板ＰＣＢ２は、フラットケーブルＦＣを180°
折り曲げることにより駆動回路基板ＰＣＢ１の裏側に重
ねられ、中間フレームＭＦＲの所定の凹部に嵌合され
る。

【００８７】上記の液晶表示装置に前記したバックライ
ト構造体を適用したことにより、有効領域の全域で均一
な輝度分布を得ることができる。

【００８８】

【発明の効果】以上説明したように、本発明によれば、
冷陰極管から直接反射板に反射して液晶表示素子に指向
する光の強度に冷陰極管から有効領域方向にかけて漸次
勾配をもたせることで、液晶表示装置を斜め方向からみ
た場合の輝度むらの発生を阻止し、有効表示領域の全域
にわたって均一な輝度分布の液晶表示装置を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の第１実施例を説明
するバックライト構造体の平面図である。

【図２】図１のＡ−Ａ’線に沿った断面図である。

【図３】本発明による液晶表示装置の第２実施例を説明
するバックライト構造体を構成する反射板の平面図であ
る。

【図４】本発明による液晶表示装置の第３実施例を説明
するバックライト構造体を構成する反射板の平面図であ
る。

【図５】本発明の各実施例のバックライト構造体を用い
た液晶表示装置の輝度分布の説明図である。

【図６】本発明が適用されるアクティブ・マトリックス
方式のカラー液晶表示装置の液晶表示部の一画素とその
周辺を示す要部平面図である。

【図７】図６の３−３切断線における１画素とその周辺
を示す断面図である。

【図８】図６の４−４切断線における付加容量の断面図
である。

【図９】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。

【図１０】図９の周辺部をやや誇張し更に具体的に説明
するためのパネル平面図である。

【図１１】上下基板の電気的接続部を含む表示パネルの
角部の拡大平面図である。

【図１２】マトリクスの画素部を中央に、両側にパネル
角付近と映像信号端子部付近を示す断面図である。

【図１３】左側に走査信号端子、右側に外部接続端子の
無いパネル縁部分を示す断面図である。

【図１４】ゲート端子ＧＴＭとゲート配線ＧＬの接続部
近辺を示す平面と断面の図である。

【図１５】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。

【図１６】アクティブ・マトリックス方式のカラー液晶
表示装置のマトリクス部とその周辺を含む回路図であ
る。

【図１７】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１８】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１９】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図２０】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図２１】駆動回路を構成する集積回路チップがフレキ
シブル配線基板に搭載されたテープキャリアパッケージ
の断面構造を示す図である。

【図２２】テープキャリアパッケージを液晶表示パネル
の映像信号回路用端子に接続した状態を示す要部断面図
である。

【図２３】周辺駆動回路基板と電源回路回路基板との接
続状態を示す上面図である。

【図２４】従来の導光板方式のバックライト構造体の説
明図で、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ’断
に沿った断面図である。

【図２５】反射板に設けた光吸収材の説明図である。

【図２６】光吸収材を設けたバックライト構造体を用い
て製作した液晶表示装置の輝度分布の説明図である。

【符号の説明】

１ バックライト構造体 ２ 光吸収材 ３ 導光板 ４ 冷陰極管 ５ 拡散板 ６ 反射板 ７ 有効表示領域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大曽根 富雄 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 高森 正典 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 岩本 健一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (1)

【特許請求の範囲】
1. 【請求項１】導光板と、前記導光板の面の一方に積層し
   た拡散板と、前記導光板の面の他方に積層した反射板
   と、前記導光板の少なくとも１側面に隣接して配置した
   冷陰極管と、前記導光体と反射板との間の前記冷陰極管
   の近傍、かつ有効表示領域の外側に当該冷陰極管に沿っ
   て設けた光吸収材とからなるバックライト構造体と、前
   記バックライトの拡散板の上に液晶表示素子を積層して
   なる液晶表示装置において、 前記光吸収材に、前記冷陰極管側から前記有効表示領域
   方向にかけて漸次光吸収率が減少する濃度勾配を有せし
   めたことを特徴とする液晶表示装置。