JPH06258647A - 液晶表示装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 高コントラストを図り表示品質を向上させた
液晶表示装置を得る。 【構成】 薄膜トランジスタＴＦＴ，駆動電極ＩＴＯ
１，液晶ＬＣ，配向膜ＯＲ１１を形成した透明基板ＳＵ
Ｂ１と、ブラックマスクＢＭ，３色（Ｒ，Ｇ，Ｂ）のカ
ラーフィルタＦＩＬ，画素周縁に吸光性を持たせるため
のブラックマスクＢＭ，共通電極ＩＴＯ２，配向膜ＯＲ
１２を形成した透明基板ＳＵＢ２の間に液晶ＬＣを注入
し、シール材ＳＬで封止してなり、前記透明基板ＳＵＢ
１と透明基板ＳＵＢ２との間に介在して両者の間隔を一
定に保つための透明な材料のスペーサＳＰＣを前記ブラ
ックマスクＢＭの部分に配置した。 【効果】 スペーサによる光の漏れが発生することがな
くなり、選択部と非選択部のコントラスト比が大きくな
って、表示品質が著しく向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置の製造方
法に係り、特に、薄膜トランジスタ（ＴＦＴ）等を使用
したアクティブ・マトリクス方式の液晶表示装置の製造
方法に関する。

【０００２】

【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比 1.0）されているので、時分割駆動
方式を採用している、いわゆる単純マトリクス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ（ＴＦＴ）がある。

【０００３】図２５は従来技術による薄膜トランジスタ
を使用したカラー液晶表示装置の要部概略構造を説明す
るための部分断面図である。一般に、この種の液晶表示
装置は、薄膜トランジスタ（ＴＦＴ）を形成した透明基
板（以下、下部透明ガラス基板ともいう）ＳＵＢ１とカ
ラーフィルタＦＩＬを形成した透明基板（以下、上部透
明ガラス基板ともいう）ＳＵＢ２の間に液晶ＬＣを注入
し、シール材ＳＬで封止してなる。

【０００４】透明基板ＳＵＢ１側には、駆動電極ＩＴＯ
１，液晶ＴＦＴ，配向膜ＯＲ１１等が形成されており、
また透明基板ＳＵＢ２側には少なくとも３色（Ｒ，Ｇ，
Ｂ）のカラーフィルタＦＩＬ，画素周縁に吸光性を持た
せるためのブラックマスクＢＭ，共通電極ＩＴＯ２，配
向膜ＯＲ１２等が形成されており、上記配向膜ＯＲ１１
とＯＲ１２との間にネマチック等の液晶ＬＣが封入され
ている。

【０００５】そして、上記液晶ＬＣの封入層の厚さ、す
なわち透明基板ＳＵＢ１と透明基板ＳＵＢ２との間の間
隔を一定に保つために、表示領域にはポリマービーズ等
の透明な材料のスペーサＳＰＣが上記間隔内に分散配置
されており、また封止部分には封止材ＳＬ内にガラスフ
ァイバー等の材料からなる封止部スペーサＳＰＣ−Ｅが
配置されている。

【０００６】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。

【０００７】

【発明が解決しようとする課題】上記従来の液晶表示装
置の製造において、液晶ＬＣの封入層の厚さ、すなわち
透明基板ＳＵＢ１と透明基板ＳＵＢ２との間の間隔を一
定に保つために配置されるポリマービーズ等の透明な材
料のスペーサＳＰＣの上記間隔への分散は、スペーサＳ
ＰＣとなるポリマービーズ等を適宜の溶剤あるいは水な
どに混合し、これをスプレー法などで透明基板ＳＵＢ１
または透明基板ＳＵＢ２に一様に散布する方法を用いて
いた。

【０００８】しかし、上記の方法により分散されたスペ
ーサＳＰＣは基板間の全面に一様に分散されるために、
画素部にも配置されてしまう。そのため、画素部に配置
されたスペーサＳＰＣの光屈折あるいは光反射作用によ
って選択された画素の周囲に光が漏れて、選択画素と非
選択画素間のコントラスト比が小さくなってしまい、表
示品質を劣化させるという問題があった。

【０００９】本発明の目的は、上記従来技術の問題点を
解消し、高コントラストを図って表示品質を向上させた
液晶表示装置を得ることのできる液晶表示装置とそのの
製造方法を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の液晶表示装置は、液晶ＬＣを封入する２枚
の透明基板の間に配置するスペーサを、光吸収材である
ブラックマスク部分にのみ配置したことを特徴とする。
すなわち、薄膜トランジスタＴＦＴ，駆動電極ＩＴＯ
１，液晶ＬＣ，配向膜ＯＲ１１を形成した透明基板ＳＵ
Ｂ１と、ブラックマスクＢＭ，３色（Ｒ，Ｇ，Ｂ）のカ
ラーフィルタＦＩＬ，画素周縁に吸光性を持たせるため
のブラックマスクＢＭ，共通電極ＩＴＯ２，配向膜ＯＲ
１２を形成した透明基板ＳＵＢ２の間に液晶ＬＣを注入
し、シール材ＳＬで封止してなり、前記透明基板ＳＵＢ
１と透明基板ＳＵＢ２との間に介在して両者の間隔を一
定に保つための透明な材料のスペーサＳＰＣを前記ブラ
ックマスクＢＭの部分に配置したことを特徴とする。

【００１１】また、本発明の液晶表示装置の製造方法
は、静電写真の原理を利用してブラックマスクＢＭ部分
にのみ選択的にスペーサＳＰＣを配置して、画素部には
スペーサＳＰＣが存在しないようにしたことを特徴とす
る。すなわち、少なくとも前記液晶表示装置の表示領域
をカバーする大きさの感光体１に、静電写真法により一
様に電荷を帯電させ、前記ブラックマスクＢＭのパター
ンと同一のパターンをもつホトマスク５を介して前記感
光体１に露光を施してブラックマスクＢＭのパターンと
同一のパターンの電荷を残し、ブラックマスクＢＭパタ
ーンと同一のパターンの電荷を残した前記感光体１に、
静電的に前記所定の間隔を保持する粒径を有する透明ビ
ーズ状のスペーサＳＰＣを吸着させ、感光体１に吸着さ
せた前記スペーサＳＰＣを液晶表示装置を構成する透明
基板ＳＵＢ２のブラックマスクＢＭ上に静電的に転写さ
せることによって、前記スペーサＳＰＣがブラックマス
クＢＭ部分にのみ存在し、画素部には存在しない液晶表
示装置を得ることを特徴とする。

【００１２】

【作用】上記本発明の構成とした液晶表示装置によれ
ば、光の通過しないブラックマスクＢＭ部分に配置され
たスペーサＳＰＣは光の通過に影響を及ぼすことが無
く、また画素部にはスペーサＳＰＣが存在しないために
選択された画素部を通過する光は散乱を受けることがな
い。

【００１３】したがって、従来のごとくスペーサによる
光の漏れが発生することがなくなり、選択部と非選択部
のコントラスト比が大きくなって、表示品質が著しく向
上する。また、本発明の製造方法は静電写真法を用いる
ために、微細なブラクマスクＢＭ部分に対して正確なス
ペーサＳＰＣに配置が容易かつ正確になされ、コストダ
ウンにも大きく寄与する。

【００１４】

【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。図１は本発明による液晶表示装置の１実
施例の構造を説明する要部概略断面図であって、ＳＵＢ
１は薄膜トランジスタＴＦＴを形成した透明基板、ＩＴ
Ｏ１は駆動電極等、ＰＳＶ１は保護膜、ＯＲＩ１は配向
膜、ＳＵＢ２はブラックマスクＢＭ，３色カラーフィル
タＦＩＬを形成した透明基板、ＩＴＯ２は共通透明電
極、ＰＳＶ２は保護膜、ＯＲＩ２は配向膜、ＳＬはシー
ル材（封止材）、ＳＰＣ−Ｅは封止部スペーサ、ＳＰＣ
はスペーサ、ＬＣは液晶である。

【００１５】同図において、透明基板ＳＵＢ１には駆動
電極等のＩＴＯ１や保護膜ＰＳＶ１、薄膜トランジスタ
ＴＦＴ、配向膜ＯＲＩ１が形成されている。また、透明
基板ＳＵＢ２にはブラックマスクＢＭ，３色（Ｒ，Ｇ，
Ｂ）カラーフィルタＦＩＬ、共通透明電極ＩＴＯ２、保
護膜ＰＳＶ２、配向膜ＯＲＩ２が形成されている。

【００１６】透明基板ＳＵＢ１と透明基板ＳＵＢ２の間
の間隔には、液晶ＬＣが注入されており、封止部スペー
サＳＰＣ−Ｅを混入したシール材ＳＬで封止されてい
る。そして、透明基板ＳＵＢ１と透明基板ＳＵＢ２の間
の間隔を一様に保持するために、ポリマービーズからな
るスペーサＳＰＣが上記透明基板ＳＵＢ２に形成された
ブラックマスクＢＭ部分に配置されている。

【００１７】このスペーサＳＰＣは画素部分、すなわち
光が通過するカラーフィルタＦＩＬ部分には存在しない
ため、選択された画素を通過する光に対してスペーサＳ
ＰＣにより反射、屈折あるいは散乱等の所謂光漏れを及
ぼすことがない。そのため、選択部と非選択部のコント
ラスト比が大きくなり、表示品質が大幅に向上される。

【００１８】次に、本発明による液晶表示装置の製造方
法について説明する。図２〜図５は本発明による液晶表
示装置の製造方法の１実施例を説明する工程概念図であ
って、前記図１と同一符号は同一部分に対応し、１は少
なくとも前記液晶表示装置の表示領域をカバーする大き
さの感光体、１１は感光体１の基体を構成する金属基
板、１２は感光層、２はコロナ放電器、３は電荷、４は
露光光、５はブラックマスクＢＭと同一の遮光パターン
５１を有するホトマスクである。

【００１９】先ず、図２に示したように、感光体１に表
面全面にコロナ放電器２を用いて電荷を一様に帯電させ
る。次に、図３に示したように、一様に電荷３を帯電さ
せた感光体１にホトマスク５を介して露光光４を照射
し、パターン５１部分に対応する部分を残して電荷を中
和させる。

【００２０】図４はマスク露光後の感光体１にスペーサ
ＳＰＣを吸着させる工程を示し、スペーサＳＰＣを感光
体１に振り掛けることで静電低に吸着され、電荷の残っ
た部分すなわちブラックマスクＢＭと同一パターンでス
ペーサＳＰＣが被着する。スペーサＳＰＣを吸着させた
感光体１を、図５に示したようにブラックマスクＢＭお
よびカラーフィルタＦＩＬを形成した透明基板ＳＵＢ２
に対して位置合わせする。この位置合わせは、吸着した
スペーサＳＰＣのパターンとブラックマスクＢＭとを一
致させる。

【００２１】感光体１と透明基板ＳＵＢ２を位置合わせ
した後、透明基板ＳＵＢ２の背面からコロナ放電器２に
より電荷３を帯電させるこによって透明基板ＳＵＢ２の
ブラックマスクＢＭ側に、感光体１に被着したスペーサ
ＳＰＣと逆極性の電荷が誘起し、スペーサＳＰＣは透明
基板ＳＵＢ２のブラックマクス部分に転写される。こう
してスペーサＳＰＣを転写した透明基板ＳＵＢ２をＴＦ
Ｔを形成した透明基板ＳＵＢ１に組合せ、両者の間隙に
液晶ＬＣを注入して封止材ＳＬで封止することにより、
図１に示した液晶表示装置が構成される。

【００２２】この実施例の方法によれば、微細なブラク
マスクＢＭ部分に対して正確なスペーサＳＰＣを容易か
つ正確に配置することが可能となる。なお、ホトマスク
はブラックマスクの形成に用いたものを利用することが
でき、帯電する電荷の極性、転写に用いる帯電極性は上
記と互いに逆極性としてもよいことが言うまでもない。

【００２３】また、本発明は上記したカラー液晶表示装
置のみならず、白黒の液晶表示装置に適用することも可
能である。以下、アクティブ・マトリクス方式のカラー
液晶表示装置にこの発明を適用した実施例を説明する。
なお、以下説明する図面で、同一機能を有するものは同
一符号を付け、その繰り返しの説明は省略する。 《マトリクス部の概要》図６は本発明明が適用されるア
クティブ・マトリクス方式カラー液晶表示装置の１画素
とその周辺を示す平面図、図７は図６の３−３切断線に
おける断面を示す図、図８は図６の４−４切断線におけ
る断面図である。

【００２４】図６に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。なお、ここではスペーサＳＰＣは図示を省略してあ
る。

【００２５】図７に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。

【００２６】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。 《マトリクス周辺の概要》図９は上下のガラス基板ＳＵ
Ｂ１，ＳＵＢ２を含む表示パネルＰＮＬのマトリクス
（ＡＲ）周辺の要部平面を、図１０はその周辺部を更に
誇張した平面を、図７は図９及び図１０のパネル左上角
部に対応するシール部ＳＬ付近の拡大平面を示す図であ
る。また、図１２は図７の断面を中央にして、左側に図
１１の８ａ−８ａ切断線における断面を、右側に映像信
号駆動回路が接続されるべき外部接続端子ＤＴＭ付近の
断面を示す図である。同様に図１３は、左側に走査回路
が接続されるべき外部接続端子ＧＴＭ付近の断面を、右
側に外部接続端子が無いところのシール部付近の断面を
示す図である。

【００２７】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図９〜図１１は後者の例を示す
もので、図９、図１０の両図とも上下基板ＳＵＢ１，Ｓ
ＵＢ２の切断後を、図１１は切断前を表しており、ＬＮ
は両基板の切断前の縁を、ＣＴ１とＣＴ２はそれぞれ基
板ＳＵＢ１，ＳＵＢ２の切断すべき位置を示す。いずれ
の場合も、完成状態では外部接続端子群Ｔｇ，Ｔｄ（添
字略）が存在する（図で上下辺と左辺の）部分はそれら
を露出するように上側基板ＳＵＢ２の大きさが下側基板
ＳＵＢ１よりも内側に制限されている。端子群Ｔｇ，Ｔ
ｄはそれぞれ後述する走査回路接続用端子ＧＴＭ、映像
信号回路接続用端子ＤＴＭとそれらの引出配線部を集積
回路チップＣＨＩが搭載されたテープキャリアパッケー
ジＴＣＰ（図２２、図２３）の単位に複数本まとめて名
付けたものである。各群のマトリクス部から外部接続端
子部に至るまでの引出配線は、両端に近づくにつれ傾斜
している。これは、パッケージＴＣＰの配列ピッチ及び
各パッケージＴＣＰにおける接続端子ピッチに表示パネ
ルＰＮＬの端子ＤＴＭ，ＧＴＭを合わせるためである。

【００２８】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例ではパネルの４角で銀ペ
ースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側
に形成されたその引出配線ＩＮＴに接続されている。こ
の引出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭと同一製造工程で形成される。 配向膜Ｏ
ＲＩ１、ＯＲＩ２、透明画素電極ＩＴＯ１、共通透明画
素電極ＩＴＯ２、それぞれの層は、シールパターンＳＬ
の内側に形成される。偏光板ＰＯＬ１、ＰＯＬ２はそれ
ぞれ下部透明ガラス基板ＳＵＢ１、上部透明ガラス基板
ＳＵＢ２の外側の表面に形成されている。液晶ＬＣは液
晶分子の向きを設定する下部配向膜ＯＲＩ１と上部配向
膜ＯＲＩ２との間でシールパターンＳＬで仕切られた領
域に封入されている。下部配向膜ＯＲＩ１は下部透明ガ
ラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成され
る。

【００２９】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。 《薄膜トランジスタＴＦＴ》次に、図６、図７に戻り、
ＴＦＴ基板ＳＵＢ１側の構成を詳しく説明する。

【００３０】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。各画素には複
数（２つ）の薄膜トランジスタＴＦＴ１、ＴＦＴ２が冗
長して設けられる。薄膜トランジスタＴＦＴ１、ＴＦＴ
２のそれぞれは、実質的に同一サイズ（チャネル長、チ
ャネル幅が同じ）で構成され、ゲート電極ＧＴ、ゲート
絶縁膜ＧＩ、ｉ型（真性、intrinsic、導電型決定不純
物がドープされていない）非晶質シリコン（Ｓｉ）から
なるｉ型半導体層ＡＳ、一対のソース電極ＳＤ１、ドレ
イン電極ＳＤ２を有す。なお、ソース、ドレインは本来
その間のバイアス極性によって決まるもので、この液晶
表示装置の回路ではその極性は動作中反転するので、ソ
ース、ドレインは動作中入れ替わると理解されたい。し
かし、以下の説明では、便宜上一方をソース、他方をド
レインと固定して表現する。 《ゲート電極ＧＴ》ゲート電極ＧＴは走査信号線ＧＬか
ら垂直方向に突出する形状で構成されている（Ｔ字形状
に分岐されている）。ゲート電極ＧＴは薄膜トランジス
タＴＦＴ１、ＴＦＴ２のそれぞれの能動領域を越えるよ
う突出している。薄膜トランジスタＴＦＴ１、ＴＦＴ２
のそれぞれのゲート電極ＧＴは、一体に（共通のゲート
電極として）構成されており、走査信号線ＧＬに連続し
て形成されている。本例では、ゲート電極ＧＴは、単層
の第２導電膜ｇ２で形成されている。第２導電膜ｇ２と
しては例えばスパッタで形成されたアルミニウム（Ａ
ｌ）膜が用いられ、その上にはＡｌの陽極酸化膜ＡＯＦ
が設けられている。

【００３１】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。 《走査信号線ＧＬ》走査信号線ＧＬは第２導電膜ｇ２で
構成されている。この走査信号線ＧＬの第２導電膜ｇ２
はゲート電極ＧＴの第２導電膜ｇ２と同一製造工程で形
成され、かつ一体に構成されている。また、走査信号線
ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設けられている。 《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トランジスタＴＦＴ
１、ＴＦＴ２において、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬ
の上層に形成されている。絶縁膜ＧＩとしては例えばプ
ラズマＣＶＤで形成された窒化シリコン膜が選ばれ、１
２００〜２７００Åの厚さに（本実施例では、２０００
Å程度）形成される。ゲート絶縁膜ＧＩは図１１に示す
ように、マトリクス部ＡＲの全体を囲むように形成さ
れ、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露出するよ
う除去されている。絶縁膜ＧＩは走査信号線ＧＬと映像
信号線ＤＬの電気的絶縁にも寄与している。 《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳは、本例では薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれに独立し
た島となるよう形成され、非晶質シリコンで、２００〜
２２００Åの厚さに（本実施例では、２０００Å程度の
膜厚）で形成される。層ｄ０はオーミックコンタクト用
のリン（Ｐ）をドープしたＮ(＋)型非晶質シリコン半導
体層であり、下側にｉ型半導体層ＡＳが存在し、上側に
導電層ｄ２（ｄ３）が存在するところのみに残されてい
る。

【００３２】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。 《透明画素電極ＩＴＯ１》透明画素電極ＩＴＯ１は液晶
表示部の画素電極の一方を構成する。

【００３３】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。透明画素電極ＩＴＯ１は第１導
電膜ｄ１によって構成されており、この第１導電膜ｄ１
はスパッタリングで形成された透明導電膜（Indium-Tin
-Oxide ＩＴＯ：ネサ膜）からなり、１０００〜２００
０Åの厚さに（本実施例では、１４００Å程度の膜厚）
形成される。 《ソース電極ＳＤ１、ドレイン電極ＳＤ２》ソース電極
ＳＤ１、ドレイン電極ＳＤ２のそれぞれは、Ｎ(＋)型半
導体層ｄ０に接触する第２導電膜ｄ２とその上に形成さ
れた第３導電膜ｄ３とから構成されている。

【００３４】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
(＋)型半導体層ｄ０との接着性を良好にし、第３導電膜
ｄ３のＡｌがＮ(＋)型半導体層ｄ０に拡散することを防
止する（いわゆるバリア層の）目的で使用される。第２
導電膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔ
ｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ
、ＴｉＳｉ 、ＴａＳｉ 、ＷＳｉ ）膜を用いてもよ
い。

【００３５】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬ
の抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層
ＡＳに起因する段差乗り越えを確実にする（ステップカ
バーレッジを良くする）働きがある。

【００３６】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。 《映像信号線ＤＬ》映像信号線ＤＬはソース電極ＳＤ
１、ドレイン電極ＳＤ２と同層の第２導電膜ｄ２、第３
導電膜ｄ３で構成されている。 《保護膜ＰＳＶ１》薄膜トランジスタＴＦＴおよび透明
画素電極ＩＴＯ１上には保護膜ＰＳＶ１が設けられてい
る。保護膜ＰＳＶ１は主に薄膜トランジスタＴＦＴを湿
気等から保護するために形成されており、透明性が高く
しかも耐湿性の良いものを使用する。保護膜ＰＳＶ１は
たとえばプラズマＣＶＤ装置で形成した酸化シリコン膜
や窒化シリコン膜で形成されており、１μｍ程度の膜厚
で形成する。

【００３７】保護膜ＰＳＶ１は図１１に示すように、マ
トリクス部ＡＲの全体を囲むように形成され、周辺部は
外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、
また上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵ
Ｂ１の外部接続端子接続用引出配線ＩＮＴに銀ペースト
ＡＧＰで接続する部分も除去されている。保護膜ＰＳＶ
１とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保
護効果を考え厚くされ、後者はトランジスタの相互コン
ダクタンスｇｍを薄くされる。従って図１１に示すよう
に、保護効果の高い保護膜ＰＳＶ１は周辺部もできるだ
け広い範囲に亘って保護するようゲート絶縁膜ＧＩより
も大きく形成されている。 《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ２側には、外
部光又はバックライト光がｉ型半導体層ＡＳに入射しな
いよう遮光膜ＢＭが設けられている。図６に示す遮光膜
ＢＭの閉じた多角形の輪郭線は、その内側が遮光膜ＢＭ
が形成されない開口を示している。遮光膜ＢＭは光に対
する遮蔽性が高いたとえばアルミニウム膜やクロム膜等
で形成されており、本実施例ではクロム膜がスパッタリ
ングで１３００Å程度の厚さに形成される。

【００３８】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。遮光
膜ＢＭは各画素の周囲に格子状に形成され（いわゆるブ
ラックマトリクス）、この格子で１画素の有効表示領域
が仕切られている。従って、各画素の輪郭が遮光膜ＢＭ
によってはっきりとし、コントラストが向上する。つま
り、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光とブラ
ックマトリクスとの２つの機能をもつ。

【００３９】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図６右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。遮光膜ＢＭは図１０に示すように周辺部
にも額縁状に形成され、そのパターンはドット状に複数
の開口を設けた図６に示すマトリクス部のパターンと連
続して形成されている。周辺部の遮光膜ＢＭは図１０〜
図１３に示すように、シール部ＳＬの外側に延長され、
パソコン等の実装機に起因する反射光等の漏れ光がマト
リクス部に入り込むのを防いでいる。他方、この遮光膜
ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程
内側に留められ、基板ＳＵＢ２の切断領域を避けて形成
されている。 《カラーフィルタＦＩＬ》カラーフィルタＦＩＬは画素
に対向する位置に赤、緑、青の繰り返しでストライプ状
に形成される。カラーフィルタＦＩＬは透明画素電極Ｉ
ＴＯ１の全てを覆うように大き目に形成され、遮光膜Ｂ
ＭはカラーフィルタＦＩＬおよび透明画素電極ＩＴＯ１
のエッジ部分と重なるよう透明画素電極ＩＴＯ１の周縁
部より内側に形成されている。

【００４０】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。 《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラーフィルタＦ
ＩＬの染料が液晶ＬＣに漏れることを防止するために設
けられている。保護膜ＰＳＶ２はたとえばアクリル樹
脂、エポキシ樹脂等の透明樹脂材料で形成されている。 《共通透明画素電極ＩＴＯ２》共通透明画素電極ＩＴＯ
２は、下部透明ガラス基板ＳＵＢ１側に画素ごとに設け
られた透明画素電極ＩＴＯ１に対向し、液晶ＬＣの光学
的な状態は各画素電極ＩＴＯ１と共通透明画素電極ＩＴ
Ｏ２との間の電位差（電界）に応答して変化する。この
共通透明画素電極ＩＴＯ２にはコモン電圧Ｖcomが印加
されるように構成されている。本実施例では、コモン電
圧Ｖcomは映像信号線ＤＬに印加される最小レベルの駆
動電圧Ｖｄminと最大レベルの駆動電圧Ｖｄmaxとの中間
直流電位に設定されるが、映像信号駆動回路で使用され
る集積回路の電源電圧を約半分に低減したい場合は、交
流電圧を印加すれば良い。なお、共通透明画素電極ＩＴ
Ｏ２の平面形状は図１０、図１１を参照されたい。 《保持容量素子Ｃaddの構造》透明画素電極ＩＴＯ１
は、薄膜トランジスタＴＦＴと接続される端部と反対側
の端部において、隣りの走査信号線ＧＬと重なるように
形成されている。この重ね合わせは、図８からも明らか
なように、透明画素電極ＩＴＯ１を一方の電極ＰＬ２と
し、隣りの走査信号線ＧＬを他方の電極ＰＬ１とする保
持容量素子（静電容量素子）Ｃaddを構成する。この保
持容量素子Ｃaddの誘電体膜は、薄膜トランジスタＴＦ
Ｔのゲート絶縁膜として使用される絶縁膜ＧＩおよび陽
極酸化膜ＡＯＦで構成されている。

【００４１】保持容量素子Ｃaddは走査信号線ＧＬの第
２導電膜ｇ２の幅を広げた部分に形成されている。な
お、映像信号線ＤＬと交差する部分の第２導電膜ｇ２は
映像信号線ＤＬとの短絡の確率を小さくするため細くさ
れている。保持容量素子Ｃaddの電極ＰＬ１の段差部に
おいて透明画素電極ＩＴＯ１が断線しても、その段差を
またがるように形成された第２導電膜ｄ２および第３導
電膜ｄ３で構成された島領域によってその不良は補償さ
れる。 《ゲート端子部》図１４は表示マトリクスの走査信号線
ＧＬからその外部接続端子ＧＴＭまでの接続構造を示す
図であり、（Ａ）は平面であり（Ｂ）は（Ａ）のＢ−Ｂ
切断線における断面を示している。なお、同図は図１１
下方付近に対応し、斜め配線の部分は便宜状一直線状で
表した。

【００４２】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
Ｌ層ｇ２は表面にその酸化物Ａｌ Ｏ 膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンＡＯは走査線ＧＬに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。

【００４３】図中ＡＬ層ｇ２は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。

【００４４】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、
更にその表面を保護し画素電極ＩＴＯ１と同レベル（同
層、同時形成）の透明導電層ｄ１とで構成されている。
なお、ゲート絶縁膜ＧＩ上及びその側面部に形成された
導電層ｄ２及びｄ３は、導電層ｄ３やｄ２のエッチング
時ピンホール等が原因で導電層ｇ２やｇ１が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
ＧＩを乗り越えて右方向に延長されたＩＴＯ層ｄ１は同
様な対策を更に万全とさせたものである。

【００４５】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図１１に示すように上下に複数本並べられ端子群Ｔｇ
（図１０、図１１）が構成され、ゲート端子の左端は、
製造過程では、基板の切断領域ＣＴ１を越えて延長され
配線ＳＨｇによって短絡される。製造過程におけるこの
ような短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲ
Ｉ１のラビング時等の静電破壊防止に役立つ。 《ドレイン端子ＤＴＭ》図１５は映像信号線ＤＬからそ
の外部接続端子ＤＴＭまでの接続を示す図であり、
（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ−Ｂ切断
線における断面を示す。なお、同図は図１１右上付近に
対応し、図面の向きは便宜上変えてあるが右端方向が基
板ＳＵＢ１の上端部（又は下端部）に該当する。

【００４６】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子ＴＳＴｄと外部接続ドレイン端
子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検
査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に
到達することなく終端しているが、ドレイン端子ＤＴＭ
は、図１１に示すように端子群Ｔｄ（添字省略）を構成
し基板ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、
製造過程中は静電破壊防止のためその全てが互いに配線
ＳＨｄによって短絡される。検査端子ＴＳＴｄが存在す
る映像信号線ＤＬのマトリクスを挟んで反対側にはドレ
イン接続端子が接続され、逆にドレイン接続端子ＤＴＭ
が存在する映像信号線ＤＬのマトリクスを挟んで反対側
には検査端子が接続される。

【００４７】ドレイン接続端子ＤＴＭは前述したゲート
端子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１
の２層で形成されており、ゲート絶縁膜ＧＩを除去した
部分で映像信号線ＤＬと接続されている。ゲート絶縁膜
ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜
ＧＩの縁をテーパ状にエッチングするためのものであ
る。端子ＤＴＭ上では外部回路との接続を行うため保護
膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯは前述
した陽極酸化マスクでありその境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
は層ｇ２が存在しないのでこのパターンは直接は関係し
ない。

【００４８】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は図１２の（Ｃ）部にも示されるように、
ドレイン端子部ＤＴＭと同じレベルの層ｄ１，ｇ１のす
ぐ上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシ
ールパターンＳＬの途中まで積層された構造になってい
るが、これは断線の確率を最小限に押さえ、電触し易い
Ａｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬでで
きるだけ保護する狙いである。 《表示装置全体等価回路》表示マトリクス部の等価回路
とその周辺回路の結線図を図１６に示す。同図は回路図
ではあるが、実際の幾何学的配置に対応して描かれてい
る。ＡＲは複数の画素を二次元状に配列したマトリクス
・アレイである。

【００４９】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。映像信号線Ｘ（添字省略）は交互に上
側（または奇数）映像信号駆動回路Ｈｅ、下側（または
偶数）映像信号駆動回路Ｈｏに接続されている。

【００５０】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。ＳＵＰは１つの電圧源から複数の
分圧した安定化された電圧源を得るための電源回路やホ
スト（上位演算処理装置）からのＣＲＴ（陰極線管）用
の情報をＴＦＴ液晶表示装置用の情報に交換する回路を
含む回路である。 《保持容量素子Ｃaddの働き》保持容量素子Ｃaddは、薄
膜トランジスタＴＦＴがスイッチングするとき、中点電
位（画素電極電位）Ｖlcに対するゲート電位変化ΔＶg
の影響を低減するように働く。この様子を式で表すと、
次のようになる。

【００５１】 ΔＶlc＝｛Ｃgs/(Ｃgs+Ｃadd+Ｃpix)｝×ΔＶg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される容量、ΔＶ
lcはΔＶgによる画素電極電位の変化分を表わす。この
変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因となる
が、保持容量Ｃaddを大きくすればする程、その値を小
さくすることができる。また、保持容量素子Ｃaddは放
電時間を長くする作用もあり、薄膜トランジスタＴＦＴ
がオフした後の映像情報を長く蓄積する。液晶ＬＣに印
加される直流成分の低減は、液晶ＬＣの寿命を向上し、
液晶表示画面の切り替え時に前の画像が残るいわゆる焼
き付きを低減することができる。

【００５２】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、中点電位
Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Ｃaddを設
けることによりこのデメリットも解消することができ
る。

【００５３】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。保持容量電極線としてのみ使用される初段の走査信
号線ＧＬ（Ｙ ）は共通透明画素電極ＩＴＯ２（Ｖcom）
と同じ電位にする。図１１の例では、初段の走査信号線
は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及び外部配線
を通じて共通電極ＣＯＭに短絡される。或いは、初段の
保持容量電極線Ｙ は最終段の走査信号線Ｙendに接続、
Ｖcom以外の直流電位点（交流接地点）に接続するかま
たは垂直走査回路Ｖから１つ余分に走査パルスＹ を受
けるように接続してもよい。 《製造方法》つぎに、上述した液晶表示装置の基板ＳＵ
Ｂ１側の製造方法について図１７〜図１９を参照して説
明する。なお同図において、中央の文字は工程名の略称
であり、左側は図１１に示す画素部分、右側は図１４に
示すゲート端子付近の断面形状でみた加工の流れを示
す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理に対応し
て区分けしたもので、各工程のいずれの断面図も写真処
理後の加工が終わりフォトレジストを除去した段階を示
している。

【００５４】なお、写真処理とは本説明ではフォトレジ
ストの塗布からマスクを使用した選択露光を経てそれを
現像するまでの一連の作業を示すものとし、繰返しの説
明は避ける。以下区分けした工程に従って、説明する。 工程Ａ、図１７ ７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Å
のクロムからなる第１導電膜ｇ１をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第２セリ
ウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バ
スラインＳＨｇ、ドレイン端子ＤＴＭを短絡するバスラ
インＳＨｄ、陽極酸化バスラインＳＨｇに接続された陽
極酸化パッド（図示せず）を形成する。

【００５５】工程Ｂ、図１７ 膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエ
ッチングする。 工程Ｃ、図１７ 写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成
電流密度が０.５ｍＡ／ｃｍ になるように調整する（定
電流化成）。次に所定のＡｌ Ｏ 膜厚が得られるのに必
要な化成電圧１２５Ｖに達するまで陽極酸化を行う。そ
の後この状態で数１０分保持することが望ましい（定電
圧化成）。これは均一なＡｌＯ 膜を得る上で大事なこ
とである。それによって、導電膜ｇ２を陽極酸化され、
走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に
膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される。

【００５６】工程Ｄ、図１８ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。

【００５７】工程Ｅ、図１８ 写真処理後、ドライエッチングガスとしてＳＦ 、ＣＣ
ｌ を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。 工程Ｆ、図１８ 写真処理後、ドライエッチングガスとしてＳＦ を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【００５８】工程Ｇ、図１９ 膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。

【００５９】工程Ｈ、図１９ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２を形成する。つぎに、ドライエッチン
グ装置にＣＣｌ 、ＳＦ を導入して、Ｎ(＋)型非晶質Ｓ
ｉ膜をエッチングすることにより、ソースとドレイン間
のＮ(＋)型半導体層ｄ０を選択的に除去する。

【００６０】工程Ｉ、図１９ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。 《液晶表示モジュールの全体構成》図２０は、液晶表示
モジュールＭＤＬの各構成部品を示す分解斜視図であ
る。

【００６１】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは
液晶表示パネル、ＳＰＢは光拡散板、ＭＦＲは中間フレ
ーム、ＢＬはバックライト、ＢＬＳはバックライト支持
体、ＬＣＡは下側ケースであり、図に示すような上下の
配置関係で各部材が積み重ねられてモジュールＭＤＬが
組み立てられる。

【００６２】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。中間フレームＭＦＲは表示窓
ＬＣＷに対応する開口が設けられるように枠状に形成さ
れ、その枠部分には拡散板ＳＰＢ、バックライト支持体
ＢＬＳ並びに各種回路部品の形状や厚みに応じた凹凸
や、放熱用の開口が設けられている。

【００６３】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、蛍光管
ＢＬに対応して反射山ＲＭが形成されている。 《表示パネルＰＮＬと駆動回路基板ＰＣＢ１》図２１
は、図９等に示した表示パネルＰＮＬに映像信号駆動回
路Ｈｅ、Ｈｏと垂直走査回路Ｖを接続した状態を示す上
面図である。

【００６４】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の３個は垂直走査回路側の駆動ＩＣ
チップ、左右の６個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図２２、図２３で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサＣＤＳ等が実装された駆動回路基板で、３つに分割
されている。ＦＧＰはフレームグランドパッドであり、
シールドケースＳＨＤに切り込んで設けられたバネ状の
破片ＦＧが半田付けされる。ＦＣは下側の駆動回路基板
ＰＣＢ１と左側の駆動回路基板ＰＣＢ１、および下側の
駆動回路基板ＰＣＢ１と右側の駆動回路基板ＰＣＢ１と
を電気的に接続するフラットケーブルである。フラット
ケーブルＦＣとしては図に示すように、複数のリード線
（りん青銅の素材にＳｎ鍍金を施したもの）をストライ
プ状のポリエチレン層とポリビニルアルコール層とでサ
ンドイッチして支持したものを使用する。 《ＴＣＰの接続構造》図２２は走査信号駆動回路Ｖや映
像信号駆動回路Ｈｅ，Ｈｏを構成する、集積回路チップ
ＣＨＩがフレキシブル配線基板に搭載されたテープキャ
リアパッケージＴＣＰの断面構造を示す図であり、図２
３はそれを液晶表示パネルの、本例では映像信号回路用
端子ＤＴＭに接続した状態を示す要部断面図である。

【００６５】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ，Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケ
ージＴＣＰの少なくとも一方で覆われるので電触に対し
て強くなる。

【００６６】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。 《駆動回路基板ＰＣＢ２》中間フレームＭＦＲに保持・
収納される液晶表示部ＬＣＤの駆動回路基板ＰＣＢ２
は、図２４に示すように、Ｌ字形をしており、ＩＣ、コ
ンデンサ、抵抗等の電子部品が搭載されている。この駆
動回路基板ＰＣＢ２には、１つの電圧源から複数の分圧
した安定化された電圧源を得るための電源回路や、ホス
ト（上位演算処理装置）からのＣＲＴ（陰極線管）用の
情報をＴＦＴ液晶表示装置用の情報に変換する回路を含
む回路ＳＵＰが搭載されている。ＣＪは外部と接続され
る図示しないコネクタが接続されるコネクタ接続部であ
る。駆動回路基板ＰＣＢ２とインバータ回路基板ＰＣＢ
３とはバックライトケーブルにより中間フレームＭＦＲ
に設けたコネクタ穴を介して電気的に接続される。

【００６７】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とは折り曲げ可能なフラットケーブルＦＣにより電
気的に接続されている。組立て時、駆動回路基板ＰＣＢ
２は、フラットケーブルＦＣを180°折り曲げることに
より駆動回路基板ＰＣＢ１の裏側に重ねられ、中間フレ
ームＭＦＲの所定の凹部に嵌合される。

【００６８】

【発明の効果】以上説明したように、本発明によれば、
光の通過しないブラックマスクＢＭ部分に配置されたス
ペーサＳＰＣは光の通過に影響を及ぼすことが無く、ま
た画素部にはスペーサＳＰＣが存在しないために選択さ
れた画素部を通過する光は散乱を受けることがない。

【００６９】したがって、従来のごとくスペーサによる
光の漏れが発生することがなくなり、選択部と非選択部
のコントラスト比が大きくなって、表示品質が著しく向
上する。また、本発明の製造方法は静電写真法を用いる
ために、微細なブラックマスクＢＭ部分に対して正確な
スペーサＳＰＣに配置が容易かつ正確になされ、コスト
ダウンにも大きく寄与する。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の１実施例の構造を
説明する要部概略断面図である。

【図２】本発明による液晶表示装置の製造方法の１実施
例を説明する帯電工程の概念図である。

【図３】本発明による液晶表示装置の製造方法の１実施
例を説明する露光工程の概念図である。

【図４】本発明による液晶表示装置の製造方法の１実施
例を説明する吸着工程の概念図である。

【図５】本発明による液晶表示装置の製造方法の１実施
例を説明する転写工程の概念図である。

【図６】本発明が適用されるアクティブ・マトリックス
方式のカラー液晶表示装置の液晶表示部の一画素とその
周辺を示す要部平面図である。

【図７】図６の３−３切断線における１画素とその周辺
を示す断面図である。

【図８】図６の４−４切断線における付加容量Ｃaddの
断面図である。

【図９】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。

【図１０】図９の周辺部をやや誇張し更に具体的に説明
するためのパネル平面図である。

【図１１】上下基板の電気的接続部を含む表示パネルの
角部の拡大平面図である。

【図１２】マトリクスの画素部を中央に、両側にパネル
角付近と映像信号端子部付近を示す断面図である。

【図１３】左側に走査信号端子、右側に外部接続端子の
無いパネル縁部分を示す断面図である。

【図１４】ゲート端子ＧＴＭとゲート配線ＧＬの接続部
近辺を示す平面図と断面図である。

【図１５】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面図と断面図である。

【図１６】アクティブ・マトリックス方式のカラー液晶
表示装置のマトリクス部とその周辺を含む回路図であ
る。

【図１７】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１８】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１９】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図２０】液晶表示モジュールの分解斜視図である。

【図２１】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図２２】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。

【図２３】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状
態を示す要部断面図である。

【図２４】周辺駆動回路基板ＰＣＢ１（上面が見える）
と電源回路回路基板ＰＣＢ２（下面が見える）との接続
状態を示す上面図である。

【図２５】従来技術による薄膜トランジスタを使用した
カラー液晶表示装置の要部概略構造を説明するための部
分断面図である。

【符号の説明】

１ 感光体 １１ 基体 １２ 感光層 ２ コロナ放電器 ３ 電荷 ４ 露光光 ５ ホトマスク ５１ 遮光パターン ＳＰＣ スペーサ ＳＵＢ 透明ガラス基板 ＧＬ 走査信号線 ＤＬ 映像信号線 ＧＩ 絶縁膜 ＧＴ ゲート電極 ＡＳ ｉ型半導体層 ＳＤ ソース電極またはドレイン電極 ＰＳＶ 保護膜 ＢＭ ブラックマスク（遮光膜） ＬＣ 液晶 ＴＦＴ 薄膜トランジスタ ＩＴＯ 透明画素電極 ｇ、ｄ 導電膜 Ｃadd 保持容量素子 ＡＯＦ 陽極酸化膜 ＡＯ 陽極酸化マスク ＧＴＭ ゲート端子 ＤＴＭ ドレイン端子 ＳＨＤ シールドケース ＰＮＬ 液晶表示パネル ＳＰＢ 光拡散板、 ＭＦＲ 中間フレーム ＢＬ バックライト ＢＬＳ バックライト支持体 ＬＣＡ 下側ケース ＲＭ バックライト光反射山

Claims (2)

【特許請求の範囲】
1. 【請求項１】薄膜トランジスタＴＦＴ，駆動電極ＩＴＯ
   １，液晶ＬＣ，配向膜ＯＲ１１を形成した透明基板ＳＵ
   Ｂ１と、ブラックマスクＢＭ，３色（Ｒ，Ｇ，Ｂ）のカ
   ラーフィルタＦＩＬ，画素周縁に吸光性を持たせるため
   のブラックマスクＢＭ，共通電極ＩＴＯ２，配向膜ＯＲ
   １２を形成した透明基板ＳＵＢ２の間に液晶ＬＣを注入
   し、シール材ＳＬで封止してなる液晶表示装置におい
   て、 前記透明基板ＳＵＢ１と透明基板ＳＵＢ２との間に介在
   して両者の間隔を一定に保つための透明な材料のスペー
   サＳＰＣを前記ブラックマスクＢＭの部分に配置したこ
   とを特徴とする液晶表示装置。
2. 【請求項２】薄膜トランジスタＴＦＴ，駆動電極ＩＴＯ
   １，液晶ＬＣ，配向膜ＯＲ１１を形成した透明基板ＳＵ
   Ｂ１と、ブラックマスクＢＭ，３色（Ｒ，Ｇ，Ｂ）のカ
   ラーフィルタＦＩＬ，画素周縁に吸光性を持たせるため
   のブラックマスクＢＭ，共通電極ＩＴＯ２，配向膜ＯＲ
   １２を形成した透明基板ＳＵＢ２の間に形成された所定
   の間隔に液晶ＬＣを注入し、シール材ＳＬで封止してな
   る液晶表示装置の製造方法において、 少なくとも前記液晶表示装置の表示領域をカバーする大
   きさの感光体に、静電写真法により一様に電荷を帯電さ
   せ、 前記ブラックマスクＢＭのパターンと同一のパターンを
   もつホトマスクを介して前記感光体に露光を施してブラ
   ックマスクＢＭのパターンと同一のパターンの電荷を残
   し、 ブラックマスクＢＭパターンと同一のパターンの電荷を
   残した前記感光体に、静電的に前記所定の間隔を保持す
   る粒径を有する透明ビーズ状のスペーサＳＰＣを吸着さ
   せ、 感光体に吸着させた前記スペーサＳＰＣを液晶表示装置
   を構成する透明基板ＳＵＢ２のブラックマスクＢＭ上に
   静電的に転写させることによって、前記スペーサＳＰＣ
   がブラックマスクＢＭ部分にのみ存在し、画素部には存
   在しない液晶表示装置を得ることを特徴とする液晶表示
   装置の製造方法。