JPH06242465A - 液晶表示基板 - Google Patents

Abstract

(57)【要約】 【目的】 より高精細化を図る。 【構成】 液晶を介して対向配置される透明基板のうち
一方の透明基板の該液晶側の面に透明画素電極およびス
イッチング素子が形成されている液晶表示基板におい
て、該透明画素電極およびスイッチング素子が形成され
ている透明基板の面に、光遮光膜を兼ねる保護膜が形成
され、該保護膜は少なくとも各透明画素電極を露呈させ
これら透明電極の間の領域およびスイッチン素子の形成
領域に形成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示基板に係り、
特に、スイッチング素子を使用したいわゆるアクティブ
・マトリックス方式の液晶表示基板に関する。

【０００２】

【従来の技術】いわゆるアクティブ・マトリックス方式
の液晶表示基板は、マトリックス状に配列された複数の
画素電極のそれぞれに対応してスイッチング素子を設け
て構成されている。

【０００３】各画素における液晶は理論的には常時駆動
（デューティ比１．０）されているので、時分割駆動方
式を採用している、いわゆる単純マトリックス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ（ＴＦＴ）がある。

【０００４】そして、このような薄膜トランジスタ（Ｔ
ＦＴ）および画素電極が設けられた透明基板と液晶を介
して対向配置される他の透明基板側に共通電極が形成さ
れ、この共通電極が形成された面に所定のパターンの遮
光層が形成されたものとなっている。

【０００５】この遮光層は、いわゆるブラック・マトリ
ックスと称される層で、薄膜トランジスタへの光入射を
阻止し、あるいは各画素の輪郭を明確にして表示の鮮明
を図るために設けられたものとなっている。

【０００６】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、たとえば特開
昭６３−３０９９２１号公報や、「冗長構成を採用した
１２．５型アクティブ・マトリックス方式カラー液晶デ
ィスプレィ」、日経エレクトロニクス、頁１９３〜２１
０、１９８６年１２月１５日、日経マグロウヒル社発
行、で知られている。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うに構成された液晶表示基板は、その遮光層が薄膜トラ
ンジスタおよび画素電極が形成された透明基板と対向す
る他の透明基板上に形成されているため、その形成領域
に充分な裕度をもたせるようにしていたものであった。

【０００８】けだし、対向配置される各透明基板は、そ
の一方側の透明基板上の薄膜トランジスタおよび画素電
極に対して、他方の透明基板上の遮光膜が正確に位置決
めされるように配置されなければならないことから、そ
の位置決め誤差を勘案する必要があったからである。

【０００９】このために、該遮光層の形成領域は、必要
以上に広面積となり、液晶表示基板の高精細化の妨げに
なっていた。

【００１０】それ故、本発明は、このような事情に基づ
いてなされたものであり、その目的とするところのもの
は、より高精細化を図った液晶表示基板を提供すること
にある。

【００１１】また、本発明の他の目的は、対向する各透
明基板間の高精度の位置合わせを必要としない液晶表示
基板を提供することにある。

【００１２】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には、液晶を介して対向配
置される透明基板のうち一方の透明基板の該液晶側の面
に透明画素電極およびスイッチング素子が形成されてい
る液晶表示基板において、該透明画素電極およびスイッ
チング素子が形成されている透明基板の面に、光遮光膜
を兼ねる保護膜が形成され、該保護膜は少なくとも各透
明画素電極を露呈させこれら透明画素電極の間の領域お
よびスイッチン素子の形成領域に形成されていることを
特徴とするものである。

【００１３】

【作用】このように構成した液晶表示基板は、特に、画
素電極を露呈させこれら透明画素電極の間の領域および
スイッチン素子の形成領域に光遮光を兼ねる保護膜を形
成したものとなっている。

【００１４】これにより、該保護膜によって、スイッチ
ング阻止への光入射を阻止し、あるいは各画素電極の輪
郭を明確にして表示の鮮明を図ることができるようにな
る。

【００１５】したがって、従来のように、対向配置され
る他の透明基板側に遮光層を設ける必要はなくなる。

【００１６】光遮光を兼ねる該保護膜は、スイッチング
素子および画素電極が形成された側の透明基板に形成で
き、その形成領域に従来のような裕度を持たせる必要が
ないことから、画素の高精細化を図ることができるよう
になる。

【００１７】さらに、一方の透明基板に対する他方の透
明基板の位置決めの基準になる要素（従来の遮光層）が
なくなることから、各透明基板間の高精度の位置合わせ
を必要としなくなる。

【００１８】

【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。

【００１９】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００２０】《マトリクス部の概要》図２はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図１は図２の３
−３切断線における断面を示す図、図３は図２の４−４
切断線における断面図である。

【００２１】図２に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。

【００２２】図４に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬが形
成されている。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両
面にはディップ処理等によって形成された酸化シリコン
膜ＳＩＯが設けられている。

【００２３】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、保護膜ＰＳＶ２、共通透明画素電
極ＩＴＯ２（ＣＯＭ）および上部配向膜ＯＲＩ２が順次
積層して設けられている。

【００２４】ここで、従来の構成からなる上部透明ガラ
ス基板ＳＵＢ２には、各カラーフィルタＦＩＬを露呈さ
せて形成された遮光用ブラックマトリクスパターンが形
成されたものとなっているが、この実施例では該遮光用
ブラックマトリクスパターンは形成されていないものと
なっている。けだし、後に詳述する保護膜ＰＳＶ１が該
遮光用ブラックマトリクスパターンと全く同様の機能を
果たすことになるからである。

【００２５】《マトリクス周辺の概要》図４は上下のガ
ラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を、図５はその周辺
部を更に誇張した平面を、図６は図４及び図５のパネル
左上角部に対応するシール部ＳＬ付近の拡大平面を示す
図である。また、図７は図１の断面を中央にして、左側
に図６の８ａ−８ａ切断線における断面を、右側に映像
信号駆動回路が接続されるべき外部接続端子ＤＴＭ付近
の断面を示す図である。同様に図８は、左側に走査回路
が接続されるべき外部接続端子ＧＴＭ付近の断面を、右
側に外部接続端子が無いところのシール部付近の断面を
示す図である。

【００２６】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図４〜図６は後者の例を示すも
ので、図４、図５の両図とも上下基板ＳＵＢ１，ＳＵＢ
２の切断後を、図６は切断前を表しており、ＬＮは両基
板の切断前の縁を、ＣＴ１とＣＴ２はそれぞれ基板ＳＵ
Ｂ１，ＳＵＢ２の切断すべき位置を示す。いずれの場合
も、完成状態では外部接続端子群Ｔｇ，Ｔｄ（添字略）
が存在する（図で上辺と左辺の）部分はそれらを露出す
るように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ１
よりも内側に制限されている。端子群Ｔｇ，Ｔｄはそれ
ぞれ後述する走査回路接続用端子ＧＴＭ、映像信号回路
接続用端子ＤＴＭとそれらの引出配線部を集積回路チッ
プＣＨＩが搭載されたテープキャリアパッケージＴＣＰ
（図１７、図１８）の単位に複数本まとめて名付けたも
のである。各群のマトリクス部から外部接続端子部に至
るまでの引出配線は、両端に近づくにつれ傾斜してい
る。これは、パッケージＴＣＰの配列ピッチ及び各パッ
ケージＴＣＰにおける接続端子ピッチに表示パネルＰＮ
Ｌの端子ＤＴＭ，ＧＴＭを合わせるためである。

【００２７】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例ではパネルの４角で銀ペ
ースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側
に形成されたその引出配線ＩＮＴに接続されている。こ
の引出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭと同一製造工程で形成される。

【００２８】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側においてそ
の一部の領域に形成された保護膜ＰＳＶ１および該保護
膜ＰＳＶ１から露呈された透明画素電極ＩＴＯ１の上部
に形成される。

【００２９】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００３０】《薄膜トランジスタＴＦＴ》次に、図２、
図１に戻り、ＴＦＴ基板ＳＵＢ１側の構成を詳しく説明
する。

【００３１】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。

【００３２】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一
対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。な
お、ソース、ドレインは本来その間のバイアス極性によ
って決まるもので、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース、ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明では、便
宜上一方をソース、他方をドレインと固定して表現す
る。

【００３３】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬから垂直方向に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタＴＦＴ
１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に
（共通のゲート電極として）構成されており、走査信号
線ＧＬに連続して形成されている。本例では、ゲート電
極ＧＴは、単層の第２導電膜ｇ２で形成されている。第
２導電膜ｇ２としては例えばスパッタで形成されたアル
ミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極
酸化膜ＡＯＦが設けられている。

【００３４】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。

【００３５】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００３６】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２において、ゲート電極ＧＴと
共に半導体層ＡＳに電界を与えるためのゲート絶縁膜と
して使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走
査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとし
ては例えばプラズマＣＶＤで形成された窒化シリコン膜
が選ばれ、１２００〜２７００Åの厚さに（本実施例で
は、２０００Å程度）形成される。ゲート絶縁膜ＧＩは
図６に示すように、マトリクス部ＡＲの全体を囲むよう
に形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露
出するよう除去されている。絶縁膜ＧＩは走査信号線Ｇ
Ｌと映像信号線ＤＬの電気的絶縁にも寄与している。

【００３７】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれに独立した島となるよう形成され、非晶質シリコ
ンで、２００〜２２００Åの厚さに（本実施例では、２
０００Å程度の膜厚）で形成される。層ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ(＋)型非晶
質シリコン半導体層であり、下側にｉ型半導体層ＡＳが
存在し、上側に導電層ｄ２（ｄ３）が存在するところの
みに残されている。

【００３８】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。

【００３９】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００４０】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。透明画素電極ＩＴＯ１は第１導
電膜ｄ１によって構成されており、この第１導電膜ｄ１
はスパッタリングで形成された透明導電膜（Indium-Tin
-Oxide ＩＴＯ：ネサ膜）からなり、１０００〜２００
０Åの厚さに（本実施例では、１４００Å程度の膜厚）
形成される。

【００４１】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ(＋)型半導体層ｄ０に接触する第２導電膜ｄ２と
その上に形成された第３導電膜ｄ３とから構成されてい
る。

【００４２】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
(＋)型半導体層ｄ０との接着性を良好にし、第３導電膜
ｄ３のＡｌがＮ(＋)型半導体層ｄ０に拡散することを防
止する（いわゆるバリア層の）目的で使用される。第２
導電膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔ
ｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳ
ｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよ
い。

【００４３】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬ
の抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層
ＡＳに起因する段差乗り越えを確実にする（ステップカ
バーレッジを良くする）働きがある。

【００４４】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。

【００４５】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。

【００４６】《保護膜ＰＳＶ１》この実施例では、特
に、保護膜ＰＳＶ１が薄膜トランジスタＴＦＴおよび透
明画素電極ＩＴＯ１の中央部領域を露呈させ各透明画素
電極ＩＴＯ１間の領域上に設けられている。

【００４７】そして、この保護膜ＰＳＶ１は、たとえば
ＰＩ樹脂、エポキシ系樹脂、あるいはポリマー樹脂等の
有機樹脂からなり、その有機樹脂内に黒色顔料あるいは
黒色染料の有機樹脂粉末、あるいはカーボンブラック粉
末が含有され、それ自体は遮光性を備えた層（膜）とな
っている。すなわち、この遮光層の性質を有する保護膜
ＰＳＶ１は、従来における上部透明基板ＳＵＢ２側に設
けたブラックマトリクスの機能をも有するようになって
いる。

【００４８】保護膜ＰＳＶ１は主に薄膜トランジスタＴ
ＦＴを湿気等から保護するために形成されており、耐湿
性の良いものからなり、１μｍ程度（０．５〜２．０μ
ｍ）の膜厚で形成する。

【００４９】また、この保護膜ＰＳＶ１は図６に示すよ
うに、マトリクス部ＡＲの周辺部において、外部接続端
子ＤＴＭ，ＧＴＭを露出するよう除去され、また上基板
側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵＢ１の外部
接続端子接続用引出配線ＩＮＴに銀ペーストＡＧＰで接
続する部分も除去されている。保護膜ＰＳＶ１とゲート
絶縁膜ＧＩの厚さ関係に関しては、前者は保護効果を考
え厚くされ、後者はトランジスタの相互コンダクタンス
ｇｍを薄くされる。従って図６に示すように、保護効果
の高い保護膜ＰＳＶ１は周辺部もできるだけ広い範囲に
亘って保護するようゲート絶縁膜ＧＩよりも大きく形成
されている。

【００５０】このように本実施例では、特に、画素電極
ＩＴＯ１を露呈させこれら透明画素電極ＩＴＯ１の間の
領域および薄膜トランジスタＴＦＴ１、２の形成領域に
光遮光を兼ねる保護膜ＰＳＶ１を形成したものとなって
いる。

【００５１】これにより、該保護膜ＰＳＶ１によって、
薄膜トランジスタＴＦＴ１、２への光入射を阻止し、あ
るいは各画素電極ＩＴＯ１の輪郭を明確にして表示の鮮
明を図ることができるようになる。

【００５２】したがって、従来のように、対向配置され
る上部ガラス基板ＳＵＢ２側にブラックマトリクスと称
される遮光層を設ける必要はなくなる。

【００５３】光遮光を兼ねる該保護膜ＰＳＶ１は、薄膜
トランジスタＴＦＴ１、２および画素電極ＩＴＯ１が形
成された側の下部ガラス基板ＳＵＢ１に形成でき、その
形成領域に従来のような裕度を持たせる必要がないこと
から、画素の高精細化を図ることができるようになる。

【００５４】さらに、一方のガラス基板（下部ガラス基
板ＳＵＢ１）に対する他方のガラス基板（上部ガラス基
板ＳＵＢ２）の位置決めの基準になる要素（従来の遮光
層）がなくなることから、各ガラス基板ＳＵＢ１、２間
の高精度の位置合わせを必要としなくなる。

【００５５】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れている。

【００５６】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。

【００５７】なお、図１では、各カラーフィルタＦＩＬ
はそれぞれ互いに離間させて構成しているものである
が、上述した保護膜ＰＳＶ１がブラックマトリクスを兼
ねることから、互いに接触させて隣接するように形成し
てもよい。

【００５８】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２はたとえば
アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ
れている。

【００５９】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加される最
小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖ
ｄmaxとの中間直流電位に設定されるが、映像信号駆動
回路で使用される集積回路の電源電圧を約半分に低減し
たい場合は、交流電圧を印加すれば良い。なお、共通透
明画素電極ＩＴＯ２の平面形状は図５、図６を参照され
たい。

【００６０】《保持容量素子Ｃaddの構造》透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図３か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃaddを構成す
る。この保持容量素子Ｃaddの誘電体膜は、薄膜トラン
ジスタＴＦＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉおよび陽極酸化膜ＡＯＦで構成されている。

【００６１】保持容量素子Ｃaddは走査信号線ＧＬの第
２導電膜ｇ２の幅を広げた部分に形成されている。な
お、映像信号線ＤＬと交差する部分の第２導電膜ｇ２は
映像信号線ＤＬとの短絡の確率を小さくするため細くさ
れている。

【００６２】保持容量素子Ｃaddの電極ＰＬ１の段差部
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。

【００６３】《ゲート端子部》図９は表示マトリクスの
走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続
構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図７下方付近に対応し、斜め配線の部分は便
宜状一直線状で表した。

【００６４】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
Ｌ層ｇ２は表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンＡＯは走査線ＧＬに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。

【００６５】図中ＡＬ層ｇ２は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。

【００６６】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、
更にその表面を保護し画素電極ＩＴＯ１と同レベル（同
層、同時形成）の透明導電層ｄ１とで構成されている。
なお、ゲート絶縁膜ＧＩ上及びその側面部に形成された
導電層ｄ２及びｄ３は、導電層ｄ３やｄ２のエッチング
時ピンホール等が原因で導電層ｇ２やｇ１が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
ＧＩを乗り越えて右方向に延長されたＩＴＯ層ｄ１は同
様な対策を更に万全とさせたものである。

【００６７】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図６に示すように上下に複数本並べられ端子群Ｔｇ（図
５、図６）が構成され、ゲート端子の左端は、製造過程
では、基板の切断領域ＣＴ１を越えて延長され配線ＳＨ
ｇによって短絡される。製造過程におけるこのような短
絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲＩ１のラ
ビング時等の静電破壊防止に役立つ。

【００６８】《ドレイン端子ＤＴＭ》図１０は映像信号
線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図
であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ
−Ｂ切断線における断面を示す。なお、同図は図６右上
付近に対応し、図面の向きは便宜上変えてあるが右端方
向が基板ＳＵＢ１の上端部（又は下端部）に該当する。

【００６９】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子ＴＳＴｄと外部接続ドレイン端
子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検
査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に
到達することなく終端しているが、ドレイン端子ＤＴＭ
は、図６に示すように端子群Ｔｄ（添字省略）を構成し
基板ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、製
造過程中は静電破壊防止のためその全てが互いに配線Ｓ
Ｈｄによって短絡される。検査端子ＴＳＴｄが存在する
映像信号線ＤＬのマトリクスを挟んで反対側にはドレイ
ン接続端子が接続され、逆にドレイン接続端子ＤＴＭが
存在する映像信号線ＤＬのマトリクスを挟んで反対側に
は検査端子が接続される。

【００７０】ドレイン接続端子ＤＴＭは前述したゲート
端子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１
の２層で形成されており、ゲート絶縁膜ＧＩを除去した
部分で映像信号線ＤＬと接続されている。ゲート絶縁膜
ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜
ＧＩの縁をテーパ状にエッチングするためのものであ
る。端子ＤＴＭ上では外部回路との接続を行うため保護
膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯは前述
した陽極酸化マスクでありその境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
は層ｇ２が存在しないのでこのパターンは直接は関係し
ない。

【００７１】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は図７の（Ｃ）部にも示されるように、ド
レイン端子部ＤＴＭと同じレベルの層ｄ１，ｇ１のすぐ
上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシー
ルパターンＳＬの途中まで積層された構造になっている
が、これは断線の確率を最小限に押さえ、電触し易いＡ
ｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬででき
るだけ保護する狙いである。

【００７２】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図１１に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００７３】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００７４】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００７５】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【００７６】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００７７】《保持容量素子Ｃaddの働き》保持容量素
子Ｃaddは、薄膜トランジスタＴＦＴがスイッチングす
るとき、中点電位（画素電極電位）Ｖlcに対するゲート
電位変化ΔＶgの影響を低減するように働く。この様子
を式で表すと、次のようになる。

【００７８】 ΔＶlc＝｛Ｃgs/(Ｃgs+Ｃadd+Ｃpix)｝×ΔＶg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される容量、ΔＶ
lcはΔＶgによる画素電極電位の変化分を表わす。この
変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因となる
が、保持容量Ｃaddを大きくすればする程、その値を小
さくすることができる。また、保持容量素子Ｃaddは放
電時間を長くする作用もあり、薄膜トランジスタＴＦＴ
がオフした後の映像情報を長く蓄積する。液晶ＬＣに印
加される直流成分の低減は、液晶ＬＣの寿命を向上し、
液晶表示画面の切り替え時に前の画像が残るいわゆる焼
き付きを低減することができる。

【００７９】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、中点電位
Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Ｃaddを設
けることによりこのデメリットも解消することができ
る。

【００８０】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。

【００８１】保持容量電極線としてのみ使用される初段
の走査信号線ＧＬ（Ｙ₀）は共通透明画素電極ＩＴＯ２
（Ｖcom）と同じ電位にする。図６の例では、初段の走
査信号線は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及び
外部配線を通じて共通電極ＣＯＭに短絡される。或い
は、初段の保持容量電極線Ｙ₀は最終段の走査信号線Ｙe
ndに接続、Ｖcom以外の直流電位点（交流接地点）に接
続するかまたは垂直走査回路Ｖから１つ余分に走査パル
スＹ₀を受けるように接続してもよい。

【００８２】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１２〜図１４
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図１に示す画素部分、右側
は図９に示すゲート端子付近の断面形状でみた加工の流
れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理に
対応して区分けしたもので、各工程のいずれの断面図も
写真処理後の加工が終わりフォトレジストを除去した段
階を示している。なお、写真処理とは本説明ではフォト
レジストの塗布からマスクを使用した選択露光を経てそ
れを現像するまでの一連の作業を示すものとし、繰返し
の説明は避ける。以下区分けした工程に従って、説明す
る。

【００８３】工程Ａ、図１２ ７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Å
のクロムからなる第１導電膜ｇ１をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第２セリ
ウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バ
スラインＳＨｇ、ドレイン端子ＤＴＭを短絡するバスラ
インＳＨｄ、陽極酸化バスラインＳＨｇに接続された陽
極酸化パッド（図示せず）を形成する。

【００８４】工程Ｂ、図１２ 膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエ
ッチングする。

【００８５】工程Ｃ、図１２ 写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成
電流密度が０.５ｍＡ／ｃｍ²になるように調整する（定
電流化成）。次に所定のＡｌ₂Ｏ₃膜厚が得られるのに必
要な化成電圧１２５Ｖに達するまで陽極酸化を行う。そ
の後この状態で数１０分保持することが望ましい（定電
圧化成）。これは均一なＡｌ₂Ｏ₃膜を得る上で大事なこ
とである。それによって、導電膜ｇ２を陽極酸化され、
走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に
膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される。

【００８６】工程Ｄ、図１３ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。

【００８７】工程Ｅ、図１３ 写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。

【００８８】工程Ｆ、図１３ 写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【００８９】工程Ｇ、図１４ 膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。

【００９０】工程Ｈ、図１４ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２を形成する。つぎに、ドライエッチン
グ装置にＣＣｌ₄、ＳＦ₆を導入して、Ｎ(＋)型非晶質Ｓ
ｉ膜をエッチングすることにより、ソースとドレイン間
のＮ(＋)型半導体層ｄ０を選択的に除去する。

【００９１】工程Ｉ、図１４ 黒色顔料、黒色染料あるいはカーボン・ブラックの粉末
を分散させた有機樹脂材を塗布し、写真触刻技術で該有
機樹脂材を選択的にエッチングすることによって、保護
膜ＰＳＶ１を形成する。

【００９２】前記有機樹脂材としては、たとえばＰＩ樹
脂、エポキシ系樹脂、あるいはポリマー樹脂等が用いら
れる。

【００９３】《液晶表示モジュールの全体構成》図１５
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。

【００９４】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは
液晶表示パネル、ＳＰＢは光拡散板、ＭＦＲは中間フレ
ーム、ＢＬはバックライト、ＢＬＳはバックライト支持
体、ＬＣＡは下側ケースであり、図に示すような上下の
配置関係で各部材が積み重ねられてモジュールＭＤＬが
組み立てられる。

【００９５】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。

【００９６】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。

【００９７】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、蛍光管
ＢＬに対応して反射山ＲＭが形成されている。

【００９８】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１６は、図４等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈｅ、Ｈｏと垂直走査回路Ｖを接続した状
態を示す上面図である。

【００９９】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の３個は垂直走査回路側の駆動ＩＣ
チップ、左右の６個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図１７、図１８で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサＣＤＳ等が実装された駆動回路基板で、３つに分割
されている。ＦＧＰはフレームグランドパッドであり、
シールドケースＳＨＤに切り込んで設けられたバネ状の
破片ＦＧが半田付けされる。ＦＣは下側の駆動回路基板
ＰＣＢ１と左側の駆動回路基板ＰＣＢ１、および下側の
駆動回路基板ＰＣＢ１と右側の駆動回路基板ＰＣＢ１と
を電気的に接続するフラットケーブルである。フラット
ケーブルＦＣとしては図に示すように、複数のリード線
（りん青銅の素材にＳｎ鍍金を施したもの）をストライ
プ状のポリエチレン層とポリビニルアルコール層とでサ
ンドイッチして支持したものを使用する。

【０１００】《ＴＣＰの接続構造》図１７は走査信号駆
動回路Ｖや映像信号駆動回路Ｈｅ，Ｈｏを構成する、集
積回路チップＣＨＩがフレキシブル配線基板に搭載され
たテープキャリアパッケージＴＣＰの断面構造を示す図
であり、図１８はそれを液晶表示パネルの、本例では映
像信号回路用端子ＤＴＭに接続した状態を示す要部断面
図である。

【０１０１】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ，Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケ
ージＴＣＰの少なくとも一方で覆われるので電触に対し
て強くなる。

【０１０２】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【０１０３】《駆動回路基板ＰＣＢ２》中間フレームＭ
ＦＲに保持・収納される液晶表示部ＬＣＤの駆動回路基
板ＰＣＢ２は、図１９に示すように、Ｌ字形をしてお
り、ＩＣ、コンデンサ、抵抗等の電子部品が搭載されて
いる。この駆動回路基板ＰＣＢ２には、１つの電圧源か
ら複数の分圧した安定化された電圧源を得るための電源
回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰
極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換
する回路を含む回路ＳＵＰが搭載されている。ＣＪは外
部と接続される図示しないコネクタが接続されるコネク
タ接続部である。駆動回路基板ＰＣＢ２とインバータ回
路基板ＰＣＢ３とはバックライトケーブルにより中間フ
レームＭＦＲに設けたコネクタ穴を介して電気的に接続
される。

【０１０４】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とは折り曲げ可能なフラットケーブルＦＣにより電
気的に接続されている。組立て時、駆動回路基板ＰＣＢ
２は、フラットケーブルＦＣを180°折り曲げることに
より駆動回路基板ＰＣＢ１の裏側に重ねられ、中間フレ
ームＭＦＲの所定の凹部に嵌合される。

【０１０５】以上説明したことから明らかなように、本
実施例による液晶表示基板によれば、特に、画素電極Ｉ
ＴＯ１を露呈させこれら透明画素電極ＩＴＯ１の間の領
域および薄膜トランジスタＴＦＴ１、２の形成領域に光
遮光を兼ねる保護膜ＰＳＶ１を形成したものとなってい
る。

【０１０６】これにより、該保護膜ＰＳＶ１によって、
薄膜トランジスタＴＦＴ１、２への光入射を阻止し、あ
るいは各画素電極ＩＴＯ１の輪郭を明確にして表示の鮮
明を図ることができるようになる。

【０１０７】したがって、従来のように、対向配置され
る上部ガラス基板ＳＵＢ２側にブラックマトリクスと称
される遮光層を設ける必要はなくなる。

【０１０８】光遮光を兼ねる該保護膜ＰＳＶ１は、薄膜
トランジスタＴＦＴ１、２および画素電極ＩＴＯ１が形
成された側の下部ガラス基板ＳＵＢ１に形成でき、その
形成領域に従来のような裕度を持たせる必要がないこと
から、画素の高精細化を図ることができるようになる。

【０１０９】さらに、一方のガラス基板（下部ガラス基
板ＳＵＢ１）に対する他方のガラス基板（上部ガラス基
板ＳＵＢ２）の位置決めの基準になる要素（従来の遮光
層）がなくなることから、各ガラス基板ＳＵＢ１、２間
の高精度の位置合わせを必要としなくなる。

【０１１０】なお、上記実施例は、保護膜ＰＳＶ１はマ
トリックスアレイＡＲの領域以外にも形成されたもので
あるが、必ずしもこれに限定されることはなくなくても
よいことはいうまでもない。要は、少なくとも各透明画
素電極を露呈させこれら透明電極の間の領域およびスイ
ッチン素子の形成領域に形成されていればよい。

【０１１１】

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表表示基板によれば、より高精細化を
図ることができるようになる。

【０１１２】また、対向する各透明基板間の高精度の位
置合わせを必要としなくなる。

【図面の簡単な説明】

【図１】 図２の３−３切断線における１画素とその周
辺を示す断面図である。

【図２】 この発明が適用されるアクティブ・マトリッ
クス方式のカラー液晶表示装置の液晶表示部の一画素と
その周辺を示す要部平面図である。

【図３】 図２の４−４切断線における付加容量Ｃadd
の断面図である。

【図４】 表示パネルのマトリクス周辺部の構成を説明
するための平面図である。

【図５】 図５の周辺部をやや誇張し更に具体的に説明
するためのパネル平面図である。

【図６】 上下基板の電気的接続部を含む表示パネルの
角部の拡大平面図である。

【図７】 マトリクスの画素部を中央に、両側にパネル
角付近と映像信号端子部付近を示す断面図である。

【図８】 左側に走査信号端子、右側に外部接続端子の
無いパネル縁部分を示す断面図である。

【図９】 ゲート端子ＧＴＭとゲート配線ＧＬの接続部
近辺を示す平面と断面の図である。

【図１０】 ドレイン端子ＤＴＭと映像信号線ＤＬとの
接続部付近を示す平面と断面の図である。

【図１１】 アクティブ・マトリックス方式のカラー液
晶表示装置のマトリクス部とその周辺を含む回路図であ
る。

【図１２】 基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を
示す画素部とゲート端子部の断面図のフローチャートで
ある。

【図１３】 基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を
示す画素部とゲート端子部の断面図のフローチャートで
ある。

【図１４】 基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を
示す画素部とゲート端子部の断面図のフローチャートで
ある。

【図１５】 液晶表示モジュールの分解斜視図である。

【図１６】 液晶表示パネルに周辺の駆動回路を実装し
た状態を示す上面図である。

【図１７】 駆動回路を構成する集積回路チップＣＨＩ
がフレキシブル配線基板に搭載されたテープキャリアパ
ッケージＴＣＰの断面構造を示す図である。

【図１８】 テープキャリアパッケージＴＣＰを液晶表
示パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した
状態を示す要部断面図である。

【図１９】 周辺駆動回路基板ＰＣＢ１（上面が見え
る）と電源回路回路基板ＰＣＢ２（下面が見える）との
接続状態を示す上面図である。

【符号の説明】

ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映
像信号線 ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ…ｉ型半導体層 ＳＤ…ソース電極またはドレイン電極、ＰＳＶ１…保護
膜（ＢＭを兼ねる） ＬＣ…液晶、ＴＦＴ…薄膜トランジスタ、ＩＴＯ…透明
画素電極 ｇ、ｄ…導電膜、Ｃadd…保持容量素子、ＡＯＦ…陽極
酸化膜 ＡＯ…陽極酸化マスク、ＧＴＭ…ゲート端子、ＤＴＭ…
ドレイン端子 ＳＨＤ…シールドケース、ＰＮＬ…液晶表示パネル、Ｓ
ＰＢ…光拡散板、ＭＦＲ…中間フレーム、ＢＬ…バック
ライト、ＢＬＳ…バックライト支持体、ＬＣＡ…下側ケ
ース、ＲＭ…バックライト光反射山、（以上添字省
略）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 香西 甲矢夫 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 磯田 高志 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 庄子 房次 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 液晶を介して対向配置される透明基板の
   うち一方の透明基板の該液晶側の面に透明画素電極およ
   びスイッチング素子が形成されている液晶表示基板にお
   いて、該透明画素電極およびスイッチング素子が形成さ
   れている透明基板の面に、光遮光膜を兼ねる保護膜が形
   成され、該保護膜は少なくとも各透明画素電極を露呈さ
   せこれら透明電極の間の領域およびスイッチン素子の形
   成領域に形成されていることを特徴とする液晶表示基
   板。