JPH06308529A - 薄膜トランジスタ基板、液晶表示パネル及び液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】端子部の構造を簡単にすることにより工程数を
減少する。 【構成】端子部をゲート配線用アルミニウム膜、ドレイ
ン配線用クロム膜、及びドレイン配線用アルミニウム膜
で構成する。 【効果】端子部のみに使用する金属導電層を形成する必
要がなくなり、工程数が低減し、歩留りが向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタ（以下
ＴＦＴと略す）を使用したアクティブマトリクス駆動型
のＴＦＴ基板および液晶表示装置に関する。

【０００２】

【従来の技術】非晶質シリコン（以下、ａ−Ｓｉと略
す）ＴＦＴを用い、ゲート配線、ゲート電極をＡｌとし
て、これを陽極酸化して得られるＡｌ₂Ｏ₃膜をゲート絶
縁膜の１部としたＴＦＴ基板の例を図２１を用いて説明
する。図２１（ａ），（ｂ），（ｃ）は各々ＴＦＴ基板
の等価回路図、平面図、断面図を示す。ＧＴＭ₀，ＧＴ
Ｍ₁，ＧＴＭ₂はゲート端子、ｇ₂はゲート配線、ＤＴ
Ｍ₁，ＤＴＭ₂はドレイン端子、Ｔ₁₁，Ｔ₁₂はＴＦＴ、Ｌ
Ｃは液晶、Ｃａｄｄは付加容量、Ｖｃｏｍはカラーフイ
ルタ基板側に設けられる共通電極を示す。また、ＳＵＢ
１は基板、Ｃｒはゲート端子のクロム、ｇ₂はＡｌ、Ａ
はゲート端子のＣｒとゲート配線のＡｌとの接続部分、
ＡＯＦはＡｌ₂Ｏ₃、ＧＩはＳｉＮ，ＩＴＯは透明電極
（画素電極）、ＡＳはノンドープａ−Ｓｉ（ｉ）、ｄｏ
はリンをドープした非晶質シリコン（以下、ａ−Ｓｉ
（ｎ＋）と略す）、ｄ₂，ｄ₃はソース電極でありＴＦＴ
と画素電極とを接続している。図２１中、境界線ｌ₁は
陽極酸化する領域とそうでない領域との境界を示すもの
で、境界線ｌ₁より右の領域は陽極酸化する。ＰＡＤは
陽極酸化に必要な電流を供給するための端子であり、Ｓ
Ｈｇは全てのゲート端子を共通接続するためのバスライ
ンであり、境界線ｌ₂はＴＦＴ基板完成の後、切断する
部分を示す。このような技術は特開平３−２３２２７４
号に開示されている。

【０００３】このように従来、ＴＦＴ基板の端子部には
Ｃｒと透明電極（インジュウム酸化膜、以下ＩＴＯと略
す）との積層膜が用いられていた。また、ゲート電極や
ゲート配線にＡｌ金属を用いる場合、材料としては純Ａ
ｌや不純物としてＰｄやＳｉなどを添加したＡｌが用い
られていた。

【０００４】ＴＦＴ基板において端子部をＣｒとＩＴＯ
との積層膜を用いる理由を説明する。ＴＦＴ基板は端子
部において駆動するための外部回路と接続し使用され
る。このため端子部は大気にさらされる。したがって、
水分による腐食での断線や、酸化による接触不良などが
生じる恐れがあり、このようなことがない材料である必
要がある。このような点でＣｒとＩＴＯとの組合せが良
く、多用されている。一方、Ａｌは変質しやすく端子部
には不適当と考えられていた。

【０００５】

【発明が解決しようとする課題】上記従来技術は端子部
だけのためにＣｒ膜が必要であり、これを形成パターン
化するための工程が必要でありコストや歩留の点で問題
があった。

【０００６】本発明の第１の目的はこのＣｒ膜を不要に
することによって、低コスト、高歩留のＴＦＴ基板を提
供することにある。本発明の第２の目的は、このＴＦＴ
基板を用いた液晶表示パネルを提供することにある。本
発明の第３の目的は、上記の液晶表示パネルを用いた液
晶表示装置を提供することにある。

【０００７】

【課題を解決するための手段】上記第１の目的は、
（１）絶縁性基板上に形成された複数本のゲート端子と
それに延在する複数本のゲート配線と、これと交差して
配置された複数本の信号配線と、前記ゲート配線と信号
配線との交点に薄膜トランジスタを配置してなる薄膜ト
ランジスタ基板において、前記ゲート端子が、前記ゲー
ト配線を構成する導電性薄膜と前記信号配線を構成する
導電性薄膜との積層薄膜で形成されていることを特徴と
する薄膜トランジスタ基板、（２）前記信号配線の端子
部が前記ゲート端子と同一材料で形成されていることを
特徴とする（１）記載の薄膜トランジスタ基板、（３）
前記ゲート配線がＡｌ合金からなることを特徴とする
（１）（２）記載の薄膜トランジスタ基板、（４）前記
Ａｌ合金がＴａ、Ｔｉのすくなくともいずれかを含むこ
とを特徴とする（１）（２）（３）記載の薄膜トランジ
スタ基板、（５）前記信号配線が前記Ａｌ合金を含むこ
とを特徴とする薄膜トランジスタ基板。（６）前記薄膜
トランジスタのゲート絶縁膜が前記Ａｌ合金の陽極酸化
膜を含むことを特徴とする（１）（２）（３）（４）
（５）記載の薄膜トランジスタ基板で実現できる。上記
第２の目的は（１）（２）（３）（４）（５）（６）記
載の薄膜トランジスタ基板を有することを特徴とする液
晶表示パネルにより達成できる。上記第３の目的は前記
液晶表示パネルと、該液晶表示パネルに映像信号を与え
るための映像信号駆動回路と、走査信号を与えるための
走査回路と、該映像信号駆動回路及び該走査回路に液晶
表示パネル用の情報を与えるための制御回路とを有する
ことを特徴とする液晶表示装置により達成できる。

【０００８】本発明においては、端子部にゲート配線で
使用する導電性薄膜と信号配線で使用する導電性薄膜と
の積層構造で端子を構成する。これによって従来必要で
あったＣｒ膜を不要にする。これによって工程の短縮化
が可能となる。この場合使用するＡｌ合金材料としては
耐腐食性から不純物としてＴａ、Ｔｉを添加した材料
（以下、Ａｌ−Ｔａ，Ａｌ−Ｔｉ，Ａｌ−Ｔａ−Ｔｉと
記す）を適用する。添加するＴｉ，Ｔａ濃度としては
０.４重量％から８.５重量％が望ましい。

【０００９】

【作用】上記技術は次の作用がある。

【００１０】端子部にＡｌを用いる場合次に示すような
注意が必要である。

【００１１】（１）純Ａｌのような場合にはとくに大気
中の水分の存在下では腐食や電蝕が生じやすく信頼性や
寿命が問題となる。したがって、耐蝕性をあげる不純物
を添加したＡｌ合金の形にする必要がある。不純物とし
てはＴａやＴｉが優れている。

【００１２】（２）さらにゲート配線を構成する材料を
Ａｌ合金とした場合、Ａｌの表面には自然酸化膜ができ
ること、また、本発明のように他の導電性薄膜を積層す
る際にはこの自然酸化膜あるいは工程中に形成される酸
化膜や他の絶縁性皮膜ができやすく、この影響をなくす
ことが重要である。このためには積層する信号配線を構
成する導電層の最下層をＣｒにすることが重要である。

【００１３】（３）さらに信号配線は低抵抗である必要
があるのでＣｒとＡｌ合金との２層構造にすることが有
効である。

【００１４】導電性膜を積層して端子を作る場合各層の
接触抵抗に注意しなければならない。表１を用いて説明
する。

【００１５】

【表１】

【００１６】この表は接触面積を４００μｍ²とし、測
定電圧１Ｖ以下で測定した時の接触抵抗を示す。先ず、
多用されているＣｒ／ＩＴＯでは約２０Ωで問題のない
特性を示す。、Ａｌ／ＩＴＯは接触抵抗が高く約１００
ＫΩである。これはＡｌ膜は本来自然酸化膜ができやす
いこと、さらにＩＴＯ膜との界面反応でさらに厚い酸化
膜ができるためである。Ａｌ／Ａｌの場合も同様であ
り、特に実施例で説明するがＡｌの上に一旦ＳｉＮ膜を
形成しドライエッチで除去したようなＡｌ面はフッ化物
ができやすく接触性は悪くなる。これに対し、Ａｌ／Ｃ
ｒ／Ａｌ積層膜を用いた場合には接触抵抗は数２０Ωと
良好である。Ｃｒの介在が接触性を良くする理由は明確
ではないがＣｒがＡｌ₂Ｏ₃膜の酸素を奪うためではない
かと考えている。以上の結果から、Ａｌと電気的接触性
が良い材料としてＣｒ膜が良いことがわかった。さらに
低抵抗配線とするためにはＣｒ／Ａｌ２層膜とすること
が有効である。上記の理由により、ゲート端子の構造を
Ａｌ／Ｃｒ／Ａｌとした。

【００１７】本発明によりゲート部に特別にＣｒ膜を形
成しパターンニングする必要がなくなり、ホトエッチン
グ工程を１工程減らすことができた。これによりＴＦＴ
基板の低コスト化、歩留向上が実現できた。

【００１８】

【実施例】以下、本発明を実施例を用いて詳細に説明す
る。

【００１９】図１（ａ）は本発明ＴＦＴ基板の等価回路
図、（ｂ）は本発明の一実施例のＴＦＴ基板の平面図、
（ｃ）はその断面図である。符号は図２１と同一又は均
等部分には、同一の符号を使用している。まず、このＴ
ＦＴの基板の製造方法を述べる。基板ＳＵＢ１の上にＡ
ｌ−Ｔａ（Ｔａの添加量８.５重量％）ｇ₂を約３０００
Åの厚みにスパッタリングにより蒸着し、ホトエッチン
グによりＡｌ（Ｔａ）のゲート端子ＧＴＭ₀，ＧＴＭ₁，
ＧＴＭ₂、ゲート配線、付加容量Ｃａｄｄ、ゲート電極
のパターンを形成する。この時、ＳＵＢ１の表面に酸化
膜ＳｉＯを設けておいても良い。その後、陽極酸化する
部分（図中境界線ｌ₁より右）と化成ＰＡＤとを除いて
ホトレジストで被覆する。この時、ゲート配線パターン
とホトレジストパターンとは直交させる。この状態で陽
極酸化を行う。陽極酸化方法は、化成パッドＰＡＤが液
面から外に出るようにして化成液に浸し、化成パッドＰ
ＡＤに最大７２Ｖから１４４Ｖの直流電圧を印加して行
う。印加の方法は定電流０.５〜５ｍＡ／ｃｍ²になるよ
うに徐々に０Ｖから昇圧する。最初から高い電圧を印加
した場合、大電流が流れるため、ＡＴ線が溶けゲート線
が断線する。化成液としては３％酒石酸をアンモニアよ
りＰＨ７±０．５に調整した溶液をエチレングリコール
液で１：９に希釈したものを用いる。電流が０．５ｍＡ
／ｃｍ²の場合、約１０分で化成電圧が１２５Ｖにな
る。この時形成された陽極酸化膜Ａｌ₂Ｏ₃（図１（ｃ）
のＡＯＦ）の厚みは１８００Åである。このＡｌ₂Ｏ₃は
ゲート絶縁膜及び付加容量の誘電体として利用する。な
お、１２５Ｖになり定電圧酸化が行われるようになって
から、数分〜数１０分そのままの状態に保持する事が望
ましい。これは均一なＡｌ₂Ｏ₃膜を得る上で大事なこと
である。

【００２０】ホトレジストを除去した後、画素電極用の
透明電極として酸化インジュウムを１０００Åスパッタ
蒸着し、加工して透明電極ＩＴＯ（ｄ₁）を形成する。
ＴＦＴを以下の方法で形成する。全面にプラズマＣＶＤ
法により、ＳｉＮＧＩを２２００Å形成する。材料ガス
としてはＳｉＨ₄，ＮＨ₃を主たる成分とするガスを使用
する。その上に、ａ−Ｓｉ（ｉ）ＡＳを２３００Å、リ
ンを２．５％ドーピングしたａ−Ｓｉ（ｎ＋）ｄｏを３
００Å堆積する。この時基板温度としては３００℃とす
る。材料ガスとしてはａ−ＳｉはＳｉＨ₄を主たる成分
とするガスを、ａ−Ｓｉ（ｎ＋）にはＳｉＨ₄とＰＨ₃と
の混合ガスを使用する。その後、ａ−Ｓｉをパターン化
してアレイ状にする。プラズマ膜のエッチングにはＳＦ
₆ガスによるドライエッチ法を用いる。このとき端子付
近のゲート配線Ａｌの表面が露出するようにＳｉＮを除
去しておくことが必要である。この上にＴＦＴのドレイ
ン電極を兼ねる信号配線ＤＬ、ソース電極用のＣｒ／Ａ
ｌ−Ｔａ（Ｔａの濃度８.５重量％）ｄ₂，ｄ₃をそれぞ
れ１０００Å、４０００Åの厚みにスパッタリングにて
形成し、パターン化する。この時第４図（ｄ）のように
端子部はゲート配線のＡｌ（ｇ₂）とＣｒ（ｄ₂）とＡｌ
−Ｔａ（ｄ₃）とが積層される。この後ドレイン電極を
マスクとしてａ−Ｓｉ（ｎ＋）ｄｏをドライエッチング
する。最後に、保護膜として窒化膜（ＳｉＮ）ＰＳＶ１
を１μｍ形成し端子部上の窒化膜ＳｉＮを除去して後、
化成バスラインＬとゲート端子ＧＴＭ₀，ＧＴＭ₁，ＧＴ
Ｍ₂との間を機械的に切断して、ＴＦＴ基板が完成す
る。

【００２１】図１では各画素が列をなすように配置した
場合を示したが、半ピッチずれた配置でも良い。また、
付加容量Ｃａｄｄがない場合でも全く同様に製作できる
ことは勿論である。ここではＡｌ材料としてＡｌにＴａ
を添加した合金を使用したがＴｉやＴａとＴｉを同時に
添加した合金でも良い。この場合添加する量は０．４〜
８．５重量％が抵抗やエッチング残渣の点から望まし
い。ドレイン端子もゲート端子と全く同じ構造にできる
ことは勿論である。

【００２２】ここでは、ＩＴＯを形成した後ＳｉＮ，ａ
−Ｓｉ工程の順であったが、この逆の工程でも良いこと
は勿論である。この場合の例について、詳細に説明す
る。

【００２３】なお、以下説明する図面で、同一機能を有
するものは同一符号を付け、その繰り返しの説明は省略
する。

【００２４】《マトリクス部の概要》図２はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図３は図２の３
−３切断線における断面を示す図、図４は図２の４−４
切断線における断面図である。

【００２５】図２に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。

【００２６】図３に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。

【００２７】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。図１（ｃ）で画素電極ＩＴＯがＳＵＢ１に設け
られているのに対し、図３では、ゲート絶縁膜ＧＩ上に
画素電極が設けられている点で異なる。

【００２８】《マトリクス周辺の概要》図５は上下のガ
ラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を、図６はその周辺
部を更に誇張した平面を、図７は図５及び図６のパネル
左上角部に対応するシール部ＳＬ付近の拡大平面を示す
図である。また、図８は図３の断面を中央にして、左側
に図７の８ａ−８ａ切断線における断面を、右側に映像
信号駆動回路が接続されるべき外部接続端子ＤＴＭ付近
の断面を示す図である。同様に図９は、左側に走査回路
が接続されるべき外部接続端子ＧＴＭ付近の断面を、右
側に外部接続端子が無いところのシール部付近の断面を
示す図である。

【００２９】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図５〜図７は後者の例を示すも
ので、図５、図６の両図とも上下基板ＳＵＢ１，ＳＵＢ
２の切断後を、図７は切断前を表しており、ＬＮは両基
板の切断前の縁を、ＣＴ１とＣＴ２はそれぞれ基板ＳＵ
Ｂ１，ＳＵＢ２の切断すべき位置を示す。いずれの場合
も、完成状態では外部接続端子群Ｔｇ，Ｔｄ（添字略）
が存在する（図で上下辺と左辺の）部分はそれらを露出
するように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ
１よりも内側に制限されている。端子群Ｔｇ，Ｔｄはそ
れぞれ後述する走査回路接続用端子ＧＴＭ、映像信号回
路接続用端子ＤＴＭとそれらの引出配線部を集積回路チ
ップＣＨＩが搭載されたテープキャリアパッケージＴＣ
Ｐ（図１８、図１９）の単位に複数本まとめて名付けた
ものである。各群のマトリクス部から外部接続端子部に
至るまでの引出配線は、両端に近づくにつれ傾斜してい
る。これは、パッケージＴＣＰの配列ピッチ及び各パッ
ケージＴＣＰにおける接続端子ピッチに表示パネルＰＮ
Ｌの端子ＤＴＭ，ＧＴＭを合わせるためである。

【００３０】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例ではパネルの４角で銀ペ
ースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側
に形成されたその引出配線ＩＮＴに接続されている。こ
の引出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭと同一製造工程で形成される。

【００３１】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜Ｐ
ＳＶ１の上部に形成される。

【００３２】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００３３】《薄膜トランジスタＴＦＴ》次に、図２、
図３に戻り、ＴＦＴ基板ＳＵＢ１側の構成を詳しく説明
する。

【００３４】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。

【００３５】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一
対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。な
お、ソース、ドレインは本来その間のバイアス極性によ
って決まるもので、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース、ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明では、便
宜上一方をソース、他方をドレインと固定して表現す
る。

【００３６】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬから垂直方向に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタＴＦＴ
１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に
（共通のゲート電極として）構成されており、走査信号
線ＧＬに連続して形成されている。本例では、ゲート電
極ＧＴは、単層の第２導電膜ｇ２で形成されている。第
２導電膜ｇ２としては例えばスパッタで形成されたアル
ミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極
酸化膜ＡＯＦが設けられている。

【００３７】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。

【００３８】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００３９】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２において、ゲート電極ＧＴと
共に半導体層ＡＳに電界を与えるためのゲート絶縁膜と
して使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走
査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとし
ては例えばプラズマＣＶＤで形成された窒化シリコン膜
が選ばれ、１２００〜２７００Åの厚さに（本実施例で
は、２０００Å程度）形成される。ゲート絶縁膜ＧＩは
図７に示すように、マトリクス部ＡＲの全体を囲むよう
に形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露
出するよう除去されている。絶縁膜ＧＩは走査信号線Ｇ
Ｌと映像信号線ＤＬの電気的絶縁にも寄与している。

【００４０】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれに独立した島となるよう形成され、非晶質シリコ
ンで、２００〜２２００Åの厚さに（本実施例では、２
０００Å程度の膜厚）で形成される。層ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ(＋)型非晶
質シリコン半導体層であり、下側にｉ型半導体層ＡＳが
存在し、上側に導電層ｄ２（ｄ３）が存在するところの
みに残されている。

【００４１】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。

【００４２】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００４３】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。透明画素電極ＩＴＯ１は第１導
電膜ｄ１によって構成されており、この第１導電膜ｄ１
はスパッタリングで形成された透明導電膜（Indium-Tin
-Oxide ＩＴＯ：ネサ膜）からなり、１０００〜２００
０Åの厚さに（本実施例では、１４００Å程度の膜厚）
形成される。

【００４４】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ(＋)型半導体層ｄ０に接触する第２導電膜ｄ２と
その上に形成された第３導電膜ｄ３とから構成されてい
る。

【００４５】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
(＋)型半導体層ｄ０との接着性を良好にし、第３導電膜
ｄ３のＡｌがＮ(＋)型半導体層ｄ０に拡散することを防
止する（いわゆるバリア層の）目的で使用される。第２
導電膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔ
ｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳ
ｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよ
い。

【００４６】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬ
の抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層
ＡＳに起因する段差乗り越えを確実にする（ステップカ
バーレッジを良くする）働きがある。

【００４７】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。

【００４８】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。

【００４９】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。

【００５０】保護膜ＰＳＶ１は図７に示すように、マト
リクス部ＡＲの全体を囲むように形成され、周辺部は外
部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、ま
た上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵＢ
１の外部接続端子接続用引出配線ＩＮＴに銀ペーストＡ
ＧＰで接続する部分も除去されている。保護膜ＰＳＶ１
とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保護
効果を考え厚くされ、後者はトランジスタの相互コンダ
クタンスｇｍを薄くされる。従って図７に示すように、
保護効果の高い保護膜ＰＳＶ１は周辺部もできるだけ広
い範囲に亘って保護するようゲート絶縁膜ＧＩよりも大
きく形成されている。

【００５１】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光又はバックライト光がｉ型半導体層Ａ
Ｓに入射しないよう遮光膜ＢＭが設けられている。図２
に示す遮光膜ＢＭの閉じた多角形の輪郭線は、その内側
が遮光膜ＢＭが形成されない開口を示している。遮光膜
ＢＭは光に対する遮蔽性が高いたとえばアルミニウム膜
やクロム膜等で形成されており、本実施例ではクロム膜
がスパッタリングで１３００Å程度の厚さに形成され
る。

【００５２】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。遮光
膜ＢＭは各画素の周囲に格子状に形成され（いわゆるブ
ラックマトリクス）、この格子で１画素の有効表示領域
が仕切られている。従って、各画素の輪郭が遮光膜ＢＭ
によってはっきりとし、コントラストが向上する。つま
り、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光とブラ
ックマトリクスとの２つの機能をもつ。

【００５３】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図２右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。

【００５４】遮光膜ＢＭは図６に示すように周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図２に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは図６〜図９に
示すように、シール部ＳＬの外側に延長され、パソコン
等の実装機に起因する反射光等の漏れ光がマトリクス部
に入り込むのを防いでいる。他方、この遮光膜ＢＭは基
板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に留
められ、基板ＳＵＢ２の切断領域を避けて形成されてい
る。

【００５５】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素
電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極Ｉ
ＴＯ１の周縁部より内側に形成されている。

【００５６】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する 。《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラーフィルタ
ＦＩＬの染料が液晶ＬＣに漏れることを防止するために
設けられている。保護膜ＰＳＶ２はたとえばアクリル樹
脂、エポキシ樹脂等の透明樹脂材料で形成されている。

【００５７】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加される最
小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖ
ｄmaxとの中間直流電位に設定されるが、映像信号駆動
回路で使用される集積回路の電源電圧を約半分に低減し
たい場合は、交流電圧を印加すれば良い。なお、共通透
明画素電極ＩＴＯ２の平面形状は図６、図７を参照され
たい。

【００５８】《保持容量素子Ｃaddの構造》透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図４か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃaddを構成す
る。この保持容量素子Ｃaddの誘電体膜は、薄膜トラン
ジスタＴＦＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉおよび陽極酸化膜ＡＯＦで構成されている。

【００５９】保持容量素子Ｃaddは走査信号線ＧＬの第
２導電膜ｇ２の幅を広げた部分に形成されている。な
お、映像信号線ＤＬと交差する部分の第２導電膜ｇ２は
映像信号線ＤＬとの短絡の確率を小さくするため細くさ
れている。

【００６０】保持容量素子Ｃaddの電極ＰＬ１の段差部
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。

【００６１】《ゲート端子部》図１０は表示マトリクス
の走査信号線ＧＬからその外部接続端子ＧＴＭまでの接
続構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図７下方付近に対応し、斜め配線の部分は便
宜状一直線状で表した。

【００６２】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
ｌ層ｇ₂は表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンＡＯは走査線ＧＬに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。

【００６３】図中Ａｌ層ｇ₂は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。

【００６４】ゲート端子ＧＴＭは、Ａｌ導電層ｇ₂，Ｃ
ｒ導電層ｄ₂，Ａｌ導電層ｄ₃の積層膜となっている。

【００６５】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図７に示すように上下に複数本並べられ端子群Ｔｇ（図
６、図７）が構成され、ゲート端子の左端は、製造過程
では、基板の切断領域ＣＴ１を越えて延長され配線ＳＨ
ｇによって短絡される。製造過程におけるこのような短
絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲＩ１のラ
ビング時等の静電破壊防止に役立つ。

【００６６】《ドレイン端子ＤＴＭ》図１１は映像信号
線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図
であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ
−Ｂ切断線における断面を示す。なお、同図は図７右上
付近に対応し、図面の向きは便宜上変えてあるが右端方
向が基板ＳＵＢ１の上端部（又は下端部）に該当する。

【００６７】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子ＴＳＴｄと外部接続ドレイン端
子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検
査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に
到達することなく終端しているが、ドレイン端子ＤＴＭ
は、図７に示すように端子群Ｔｄ（添字省略）を構成し
基板ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、製
造過程中は静電破壊防止のためその全てが互いに配線Ｓ
Ｈｄによって短絡される。検査端子ＴＳＴｄが存在する
映像信号線ＤＬのマトリクスを挟んで反対側にはドレイ
ン接続端子が接続され、逆にドレイン接続端子ＤＴＭが
存在する映像信号線ＤＬのマトリクスを挟んで反対側に
は検査端子が接続される。

【００６８】ドレイン接続端子ＤＴＭは前述したゲート
端子ＧＴＭと同様な理由でＡｌ層ｇ₂，Ｃｒ層ｄ₂及びＡ
ｌ層ｄ₃の３層で形成されており、ゲート絶縁膜ＧＩを
除去した部分で映像信号線ＤＬと接続されている。ゲー
ト絶縁膜ＧＩの端部上に形成された半導体層ＡＳはゲー
ト絶縁膜ＧＩの縁をテーパ状にエッチングするためのも
のである。端子ＤＴＭ上では外部回路との接続を行うた
め保護膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯ
は前述した陽極酸化マスクでありその境界線はマトリク
ス全体をを大きく囲むように形成され、図ではその境界
線から左側がマスクで覆われるが、この図で覆われない
部分には層ｇ２が存在しないのでこのパターンは直接は
関係しない。

【００６９】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図１２に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００７０】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００７１】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００７２】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【００７３】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００７４】《保持容量素子Ｃaddの働き》保持容量素
子Ｃaddは、薄膜トランジスタＴＦＴがスイッチングす
るとき、中点電位（画素電極電位）Ｖlcに対するゲート
電位変化ΔＶgの影響を低減するように働く。この様子
を式で表すと、次のようになる。

【００７５】 ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×ΔＶg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される容量、ΔＶ
lcはΔＶgによる画素電極電位の変化分を表わす。この
変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因となる
が、保持容量Ｃaddを大きくすればする程、その値を小
さくすることができる。また、保持容量素子Ｃaddは放
電時間を長くする作用もあり、薄膜トランジスタＴＦＴ
がオフした後の映像情報を長く蓄積する。液晶ＬＣに印
加される直流成分の低減は、液晶ＬＣの寿命を向上し、
液晶表示画面の切り替え時に前の画像が残るいわゆる焼
き付きを低減することができる。

【００７６】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、中点電位
Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Ｃaddを設
けることによりこのデメリットも解消することができ
る。

【００７７】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。

【００７８】保持容量電極線としてのみ使用される初段
の走査信号線ＧＬ（Ｙ₀）は共通透明画素電極ＩＴＯ２
（Ｖcom）と同じ電位にする。図７の例では、初段の走
査信号線は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及び
外部配線を通じて共通電極ＣＯＭに短絡される。或い
は、初段の保持容量電極線Ｙ₀は最終段の走査信号線Ｙe
ndに接続、Ｖcom以外の直流電位点（交流接地点）に接
続するかまたは垂直走査回路Ｖから１つ余分に走査パル
スＹ₀を受けるように接続してもよい。

【００７９】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１３〜図１５
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図３に示す画素部分、右側
は図１０に示すゲート端子付近の断面形状でみた加工の
流れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理
に対応して区分けしたもので、各工程のいずれの断面図
も写真処理後の加工が終わりフォトレジストを除去した
段階を示している。なお、写真処理とは本説明ではフォ
トレジストの塗布からマスクを使用した選択露光を経て
それを現像するまでの一連の作業を示すものとし、繰返
しの説明は避ける。以下区分けした工程に従って、説明
する。

【００８０】工程Ａ、図１３ ７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。

【００８１】膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓ
ｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第
２導電膜ｇ２をスパッタリングにより設ける。写真処理
後、リン酸と硝酸と氷酢酸との混酸液で第２導電膜ｇ２
を選択的にエッチングする。それによって、ゲート端子
ＧＴＭ、ドレイン端子ＤＴＭ、ゲート端子ＧＴＭを接続
する陽極酸化バスラインＳＨｇ、ドレイン端子ＤＴＭを
短絡するバスラインＳＨｄ、陽極酸化バスラインＳＨｇ
に接続された陽極酸化パッド（ＰＡＤ）を形成する。

【００８２】工程Ｂ、図１３ 写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成
電流密度が０.５ｍＡ／ｃｍ²になるように調整する（定
電流化成）。次に所定のＡｌ₂Ｏ₃膜厚が得られるのに必
要な化成電圧１２５Ｖに達するまで陽極酸化を行う。そ
の後この状態で数１０分保持することが望ましい（定電
圧化成）。これは均一なＡｌ₂Ｏ₃膜を得る上で大事なこ
とである。それによって、導電膜ｇ２を陽極酸化され、
走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に
膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される。

【００８３】工程Ｃ、図１４ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。

【００８４】工程Ｄ、図１４ 写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。

【００８５】工程Ｅ、図１４ 写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【００８６】工程Ｆ、図１５ 膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、透明画素電極ＩＴＯ１
を形成する。

【００８７】工程Ｇ、図１５ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２ゲート端子ＧＴＭ，ドレイン端子ＤＴ
Ｍを形成する。つぎに、ドライエッチング装置にＣＣｌ
₄、ＳＦ₆を導入して、Ｎ(＋)型非晶質Ｓｉ膜をエッチン
グすることにより、ソースとドレイン間のＮ(＋)型半導
体層ｄ０を選択的に除去する。

【００８８】工程Ｈ、図１５ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ₆を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。

【００８９】《液晶表示モジュールの全体構成》図１６
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。

【００９０】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷはその表示窓、ＰＮＬ
は液晶表示パネル、ＳＰＢは光拡散板、ＭＦＲは中間フ
レーム、ＢＬはバックライト、ＢＬＳはバックライト支
持体、ＬＣＡは下側ケースであり、図に示すような上下
の配置関係で各部材が積み重ねられてモジュールＭＤＬ
が組み立てられる。

【００９１】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。

【００９２】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。

【００９３】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、蛍光管
ＢＬに対応して反射山ＲＭが形成されている。

【００９４】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１７は、図５等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈｅ、Ｈｏと垂直走査回路Ｖを接続した状
態を示す上面図である。

【００９５】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の３個は垂直走査回路側の駆動ＩＣ
チップ、左右の６個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図１８、図１９で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサＣＤＳ等が実装された駆動回路基板で、３つに分割
されている。ＦＧＰはフレームグランドパッドであり、
シールドケースＳＨＤに切り込んで設けられたバネ状の
破片ＦＧが半田付けされる。ＦＣは下側の駆動回路基板
ＰＣＢ１と左側の駆動回路基板ＰＣＢ１、および下側の
駆動回路基板ＰＣＢ１と右側の駆動回路基板ＰＣＢ１と
を電気的に接続するフラットケーブルである。フラット
ケーブルＦＣとしては図に示すように、複数のリード線
（りん青銅の素材にＳｎ鍍金を施したもの）をストライ
プ状のポリエチレン層とポリビニルアルコール層とでサ
ンドイッチして支持したものを使用する。

【００９６】《ＴＣＰの接続構造》図１８は走査信号駆
動回路Ｖや映像信号駆動回路Ｈｅ，Ｈｏを構成する、集
積回路チップＣＨＩがフレキシブル配線基板に搭載され
たテープキャリアパッケージＴＣＰの断面構造を示す図
であり、図１９はそれを液晶表示パネルの、本例では映
像信号回路用端子ＤＴＭに接続した状態を示す要部断面
図である。

【００９７】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ，Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケ
ージＴＣＰの少なくとも一方で覆われるので電触に対し
て強くなる。

【００９８】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【００９９】《駆動回路基板ＰＣＢ２》中間フレームＭ
ＦＲに保持・収納される液晶表示部ＬＣＤの駆動回路基
板ＰＣＢ２は、図２０に示すように、Ｌ字形をしてお
り、ＩＣ、コンデンサ、抵抗等の電子部品が搭載されて
いる。この駆動回路基板ＰＣＢ２には、１つの電圧源か
ら複数の分圧した安定化された電圧源を得るための電源
回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰
極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換
する回路を含む回路ＳＵＰが搭載されている。ＣＪは外
部と接続される図示しないコネクタが接続されるコネク
タ接続部である。駆動回路基板ＰＣＢ２とインバータ回
路基板ＰＣＢ３とはバックライトケーブルにより中間フ
レームＭＦＲに設けたコネクタ穴を介して電気的に接続
される。

【０１００】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とは折り曲げ可能なフラットケーブルＦＣにより電
気的に接続されている。組立て時、駆動回路基板ＰＣＢ
２は、フラットケーブルＦＣを180°折り曲げることに
より駆動回路基板ＰＣＢ１の裏側に重ねられ、中間フレ
ームＭＦＲの所定の凹部に嵌合される。

【０１０１】

【発明の効果】本発明により、ＴＦＴ基板の製造工程を
１２％短縮でき、さらに保留を約５％向上でき、コスト
低減を図ることができた。

【図面の簡単な説明】

【図１】本発明の１実施例を示す図である。

【図２】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の１画素とそ
の周辺を示す要部平面図である。

【図３】図２の３−３切断線における１画素とその周辺
を示す断面図である。

【図４】図２の４−４切断線における付加容量Ｃaddの
断面図である。

【図５】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。

【図６】図５の周辺部をやや誇張し更に具体的に説明す
るためのパネル平面図である。

【図７】上下基板の電気的接続部を含む表示パネルの角
部の拡大平面図である。

【図８】マトリクスの画素部を中央に、両側にパネル角
付近と映像信号端子部付近を示す断面図である。

【図９】左側に走査信号端子、右側に外部接続端子の無
いパネル縁部分を示す断面図である。

【図１０】ゲート端子ＧＴＭとゲート配線ＧＬの接続部
近辺を示す平面と断面の図である。

【図１１】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。

【図１２】アクティブ・マトリックス方式のカラー液晶
表示装置のマトリクス部とその周辺を含む回路図であ
る。

【図１３】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１４】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１５】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１６】液晶表示モジュールの分解斜視図である。

【図１７】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図１８】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。

【図１９】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状
態を示す要部断面図である。

【図２０】周辺駆動回路基板ＰＣＢ１（上面が見える）
と電源回路回路基板ＰＣＢ２（下面が見える）との接続
状態を示す上面図である。

【図２１】従来技術を説明する為の図である。

【符号の説明】

ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映
像信号線、ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ…ｉ
型半導体層、ＳＤ…ソース電極またはドレイン電極、Ｐ
ＳＶ…保護膜、ＢＭ…遮光膜、ＬＣ…液晶、ＴＦＴ…薄
膜トランジスタ、ＩＴＯ…透明画素電極、ｇ、ｄ…導電
膜、Ｃadd…保持容量素子、ＡＯＦ…陽極酸化膜、ＡＯ
…陽極酸化マスク、ＧＴＭ…ゲート端子、ＤＴＭ…ドレ
イン端子、ＳＨＤ…シールドケース、ＰＮＬ…液晶表示
パネル、ＳＰＢ…光拡散板、ＭＦＲ…中間フレーム、Ｂ
Ｌ…バックライト、ＢＬＳ…バックライト支持体、ＬＣ
Ａ…下側ケース、ＲＭ…バックライト光反射山、（以上
添字省略）。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 (72)発明者 月井 教男 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (8)

【特許請求の範囲】
1. 【請求項１】絶縁性基板上に形成された複数本のゲート
   端子とそれに延在する複数本のゲート配線と、これと交
   差して配置された複数本の信号配線と、前記ゲート配線
   と信号配線との交点に薄膜トランジスタを配置してなる
   薄膜トランジスタ基板において、前記ゲート端子が、前
   記ゲート配線を構成する導電性薄膜と前記信号配線を構
   成する導電性薄膜との積層薄膜で形成されていることを
   特徴とする薄膜トランジスタ基板。
2. 【請求項２】前記信号配線の端子部が前記ゲート端子と
   同一材料で形成されていることを特徴とする請求項１記
   載の薄膜トランジスタ基板。
3. 【請求項３】前記ゲート配線がＡｌ合金からなることを
   特徴とする請求項１又は２記載の薄膜トランジスタ基
   板。
4. 【請求項４】前記Ａｌ合金がＴａ、Ｔｉの少なくともい
   ずれかを含むことを特徴とする請求項１、２及び３の何
   れかに記載の薄膜トランジスタ基板。
5. 【請求項５】前記信号配線が前記Ａｌ合金を含むことを
   特徴とする請求項１乃至４の何れかに記載の薄膜トラン
   ジスタ基板。
6. 【請求項６】前記薄膜トランジスタのゲート絶縁膜が前
   記Ａｌ合金の陽極酸化膜を含むことを特徴とする請求項
   １乃至５の何れかに記載の薄膜トランジスタ基板。
7. 【請求項７】請求項１乃至６の何れかに記載の薄膜トラ
   ンジスタ基板を有することを特徴とする液晶表示パネ
   ル。
8. 【請求項８】請求項７記載の液晶表示パネルと、該液晶
   表示パネルに映像信号を与えるための映像信号駆動回路
   と、走査信号を与えるための走査回路と、該映像信号駆
   動回路及び該走査回路に液晶表示パネル用の情報を与え
   るための制御回路とを有することを特徴とする液晶表示
   装置。