KR100900536B1 - 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents
박막 트랜지스터 기판 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100900536B1 KR100900536B1 KR1020010042733A KR20010042733A KR100900536B1 KR 100900536 B1 KR100900536 B1 KR 100900536B1 KR 1020010042733 A KR1020010042733 A KR 1020010042733A KR 20010042733 A KR20010042733 A KR 20010042733A KR 100900536 B1 KR100900536 B1 KR 100900536B1
- Authority
- KR
- South Korea
- Prior art keywords
- data line
- gate
- pattern
- electrode
- pixel electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 238000007747 plating Methods 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 239000010408 film Substances 0.000 claims abstract description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 238000000206 photolithography Methods 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 6
- 230000008439 repair process Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910001362 Ta alloys Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000000788 chromium alloy Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것으로, 제조 공정을 단순화하기 위하여, 데이터 배선과 화소 전극을 동시에 형성하고, 도금에 의하여 데이터선의 저항을 낮추는 금속 패턴을 데이터선 위에 형성한다. 본 발명에 따른 박막 트랜지스터 기판은, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있다. 게이트 절연막 위에는 반도체 패턴이 형성되어 있으며, 데이터선, 데이터선에 연결되어 반도체 패턴에 전기적으로 연결되는 소스 전극 및 소스 전극에 대응하여 반도체 패턴에 전기적으로 연결되는 드레인 전극 및 드레인 전극과 일체를 이루는 화소 전극이 형성되어 있다. 보호막이 데이터선을 따라 위치하여 데이터선을 드러내는 제2 개구 패턴 및 화소 전극을 드러내는 제1 개구 패턴을 가지고 기판 전면에 형성되어 있고, 제2 개구 패턴에는 데이터선을 따라 금속 패턴이 형성되어 있다.
공정 단순화, 도금 기술, 저저항 금속 패턴, 데이터선, 화소 전극
Description
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 보인 절단선 Ⅱ-Ⅱ'에 따른 박막 트랜지스터 기판의 단면도이고,
도 3a는 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제조하기 위한 첫 번째 제조 단계에서의 기판의 배치도이고,
도 3b는 도 3a에 도시한 절단선 Ⅲb-Ⅲb'에 따른 기판의 단면도이고,
도 4a는 도 3a의 다음 제조 단계에서의 기판의 배치도이고,
도 4b는 도 4a에 도시한 절단선 Ⅳb-Ⅳb'에 따른 기판의 단면도이고,
도 5a는 도 4a의 다음 제조 단계에서의 기판의 배치도이고,
도 5b는 도 5a에 도시한 절단선 Ⅴb-Ⅴb'에 따른 기판의 단면도이고,
도 6a는 도 5a의 다음 제조 단계에서의 기판의 배치도이고,
도 6b는 도 6a에 도시한 절단선 Ⅵb-Ⅵb'에 따른 기판의 단면도이고,
도 7a 내지 도 7d는 본 발명의 실시예에 따른 제조된 박막 트랜지스터 기판에 불량 화소가 발생한 경우에 있어서, 그의 수선 공정도를 나타낸 것이다.
본 발명은 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것으로 특히, 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것이다.
현재 널리 사용되고 있는 평판 표시 장치 중 하나인 액정 표시 장치는 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 구성되어 있고, 이들 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층에 투과되는 빛의 양을 조절하는 방식으로 화상을 표시한다.
통상의 액정 표시 장치는 게이트선 및 데이터선과 같은 다수의 배선, 화소 전극 및 박막 트랜지스터가 형성되어 있는 박막 트랜지스터 기판과 박막 트랜지스터 기판의 화소 전극과 대향되어 있는 공통 전극 및 적(R), 녹(G), 청(B)의 색 필터가 형성되는 있는 색 필터 기판을 포함하고 있다.
액정 표시 장치의 각 배선과 소자들은 통상의 반도체 제조 공정과 같이, 마스크를 이용한 사진 식각 공정을 통하여 제조된다. 사진 식각 공정시, 박막 트랜지스터 기판의 경우에는 통상적으로 5장 또는 6장의 마스크를 사용하며, 색 필터 기판의 경우에는 3장 또는 4장의 마스크를 사용한다.
사진 식각 공정은 소정의 패턴을 구비하는 마스크를 제작하는 공정, 감광막 패턴을 형성하는 사진 공정과 감광막 패턴을 식각 마스크로 하부막을 식각하는 식각 공정 등 일련의 복잡한 공정을 통하여 진행된다. 따라서, 사진 식각 공정에 사용되는 마스크의 수를 줄임으로써 제조 공정을 단순화하는 것이 액정 표시 장치의 생산 비용을 줄이고 생산 수율을 향상시킨다는 점에서 요구된다.
본 발명은 제조 공정을 단순화한 박막 트랜지스터 기판 및 그의 제조 방법을 제공하고자 한다.
이러한 기술적 과제를 해결하기 위하여, 본 발명에서는 데이터 배선과 화소 전극을 동시에 형성하고, 도금에 의하여 데이터선의 저항을 낮추는 저저항 금속 패턴을 데이터선 위에 형성한다.
상세하게, 본 발명에 따른 박막 트랜지스터 기판은, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있다. 게이트 절연막 위에는 반도체 패턴이 형성되어 있으며, 데이터선, 데이터선에 연결되어 반도체 패턴에 전기적으로 연결되는 소스 전극 및 소스 전극에 대응하여 반도체 패턴에 전기적으로 연결되는 드레인 전극 및 드레인 전극과 일체를 이루는 화소 전극이 형성되어 있다. 보호막이 데이터선을 따라 위치하여 데이터선을 드러내는 제2 개구 패턴 및 화소 전극을 드러내는 제1 개구 패턴을 가지고 기판 전면에 형성되어 있고, 제2 개구 패턴에는 데이터선을 따라 금속 패턴이 형성되어 있다.
여기서, 금속 패턴은 니켈 또는 니켈 합금, 구리 또는 구리 합금, 은 또는 은 합금 중의 하나로 형성될 수 있고, 금속 패턴은 이중층으로 형성될 수 있다. 또한, 데이터선, 소스 전극, 드레인 전극 및 화소 전극은 ITO 또는 IZO로 형성될 수 있다. 또한, 본 발명은 게이트선의 일단에 형성되는 게이트 패드, 데이터선의 일단에 형성되는 데이터 패드를 더 포함하되, 보호막 및 게이트 절연막이 이들 게이트 패드 및 데이터 패드를 드러내도록 형성되는 것이 바람직하다.
또한, 본 발명에 따른 박막 트랜지스터 기판을 제조하기 위하여, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성한 후, 게이트 배선을 덮는 게이트 절연막을 형성한 다음, 게이트 절연막 위에 반도체 패턴을 형성한다. 이어, 게이트 절연막 위에 게이트선에 교차하는 데이터선, 데이터선에 연결되어 반도체 패턴에 전기적으로 연결되는 소스 전극, 소스 전극에 대응하여 반도체 패턴에 전기적으로 연결되는 드레인 전극 및 드레인 전극과 일체로 연결되는 화소 전극을 형성한다. 이어, 데이터선, 소스 전극, 드레인 전극, 화소 전극 및 반도체 패턴을 덮는 보호막을 형성한 후, 보호막을 패터닝하여 보호막에 데이터선을 따라 위치하여 데이터선을 드러내는 제2 개구 패턴 및 화소 전극을 드러내는 제1 개구 패턴을 형성한 다음, 제2 개구 패턴을 통하여 드러난 데이터선 위에 금속층 패턴을 형성한다.
여기서, 데이터선, 소스 전극, 드레인 전극 및 화소 전극은 게이트 절연막 및 반도체 패턴 위에 투명 도전 물질층을 증착한 후, 사진 식각 공정으로 투명 도전 물질층을 패터닝하여 형성할 수 있다. 또한, 금속층 패턴은 데이터선에 흐르는 도금용 전류를 이용하는 도금 기술에 의하여 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2 는 도 1에 보인 절단선 Ⅱ-Ⅱ'에 따른 박막 트랜지스터 기판의 단면도이다.
하부 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴 합금, 크롬 또는 크롬 합금, 탄탈륨 또는 탄탈륨 합금, 혹은, 티타늄 또는 티타늄 합금으로 이루어진 게이트 배선이 다수개 형성되어 있다.
게이트 배선 각각은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 박막 트랜지스터의 구성이 되는 게이트 전극(26)을 포함한다.
여기서, 게이트 배선(22, 24, 26)은 이중층 이상의 구조를 가지도록 형성될 수 있는데, 이 경우, 한 층은 저항이 작은 알루미늄 계열의 도전 물질로 형성되고, 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성되는 것이 유리하다. 그 예로는 Cr/Al(또는 Al 합금) 또는 Al/Mo 등을 들 수 있다.
기판(10) 위에는 질화 규소 등으로 이루어진 게이트 절연막(30)이 게이트 패드(24)를 드러내는 동시에 게이트선(22) 및 게이트 전극(26)을 덮고 있다.
게이트 절연막(30) 상부에는 게이트 전극(26)에 대응하여 비정질 규소 등의 반도체로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42)의 상부에는 불순물이 고농도로 도핑되어 있는 비정질 규소 등으로 이루어진 저항성 접촉 패턴(55, 56)이 각각 형성되어 있다.
저항성 접촉 패턴(55, 56) 및 게이트 절연막(30) 위에는 ITO 또는 IZO와 같은 투명 도전 물질로 이루어진 데이터 배선과 화소 전극(68)이 형성되어 있다.
데이터 배선은 세로 방향으로 형성되어 게이트선(22)에 교차하여 화소 영역을 정의하는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(64), 데이터선(62)에서 돌출되어 저항성 접촉 패턴(55)에 접촉되는 소스 전극(65), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉 패턴(56)에 접촉되어 있는 드레인 전극(66)을 포함한다. 이 때, 드레인 전극(66)은 화소 전극(68)과 일체로 형성되어 있으며, 화소 전극(68)과 동시에 형성된다.
질화 규소로 이루어진 보호막(70)이 게이트 패드(24) 및 데이터 패드(64)를 모두 드러내는 동시에, 화소 전극(68)을 드러내는 제1 개구 패턴(72) 및 데이터선(62)을 드러내는 제2 개구 패턴(74)이 형성되어 있다. 여기서, 제2 개구 패턴(74)은 데이터선(62)을 따라 기판에서 길게 라인형으로 형성된다.
데이터 패드(64) 및 제2 개구 패턴(74)을 통하여 드러난 데이터선(62)에는 저저항 금속 물질 예를 들어, 구리 또는 구리 합금, 은 또는 은 합금, 니켈 또는 니켈 합금 등으로 이루어진 저저항 금속 패턴(80)이 형성되어 있다. 이러한 저저항 금속 패턴(80)은 ITO 또는 IZO로 이루어진 데이터선(62)의 저항을 낮춤으로써, 기판 위에 저저항 배선을 구현한다.
그러면, 이러한 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 도 3a 내지 도 7b 및 앞서의 도 1 및 도 2를 함께 참조하여 상세히 설명한다.
우선, 도 3a 및 3b에 도시한 바와 같이, 기판(10) 위에 알루미늄 또는 알루미늄 합금, 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 티타늄 또는 티타 늄 합금, 혹은, 탄탈륨 또는 탄탈륨 합금으로 이루어진 금속층을 증착한 후, 이 금속층을 사진 식각 공정에 의하여 패터닝하여 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선(22, 24, 26)을 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 게이트 절연막(30), 반도체층, 불순물이 도핑된 반도체층의 삼층막을 연속하여 적층한 후, 불순물이 도핑된 반도체층 및 반도체층을 사진 식각 공정에 의하여 패터닝하여 게이트 전극(26) 상부에 섬 모양의 저항성 접촉층 패턴(52) 및 반도체 패턴(42)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 게이트 절연막(30) 및 반도체 패턴(42) 위에 ITO 또는 IZO로 이루어진 투명 도전 물질층을 증착한 후, 사진 식각 공정으로 패터닝하여, 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)을 포함하는 데이터 배선(62, 64, 65, 66)과 드레인 전극(66)에 연결되는 화소 전극(68)을 형성한다. 이로써, 데이터 배선(62, 64, 65, 66)과 화소 전극(68)은 하나의 마스크를 이용한 사진 식각 공정에 의하여 동시에 형성한다.
이와 같이, 데이터선(62)과 화소 전극(68)이 동일한 층 위에 존재하므로, 화소 전극(68)과 데이터선(62)이 연결되는 경우가 발생할 수 있다. 이를 방지하기 위하여, 데이터 배선과 화소 전극을 패터닝하는 사진 식각 공정 중에 양성형 (positive type)의 감광막 대신에, 미세 패턴을 패터닝하기에 유리한 음성형(negative type)의 감광막을 사용하는 것이 유리하다.
이어, 소스 전극(65)과 드레인 전극(66)을 마스크로하여 그 하부에 있는 저항성 접촉층 패턴(52)을 식각하여, 소스 전극(65)에 접촉하는 저항성 접촉층(55) 및 드레인 전극(66)에 접촉하는 저항성 접촉층(56)으로 분리한다.
다음, 도 6a 및 도 6b에 도시한 바와 같이, 데이터 배선(62, 64, 65, 66), 화소 전극(68) 및 반도체 패턴(42)을 덮는 질화 규소로 이루어진 보호막(70)을 형성한다. 이어, 보호막(70)을 사진 식각 공정으로 패터닝하여, 데이터 패드(64) 및 게이트 패드(24) 상부의 게이트 절연막(30) 부분을 드러내도록 패터닝하는 동시에 화소 전극(68)을 드러내는 제1 개구 패턴(72) 및 데이터선(62)을 따라 데이터선(62)을 드러내는 제2 개구 패턴(74)을 가지는 보호막(70)을 형성한다. 이 때, 제1 개구 패턴(72)과 제2 개구 패턴(74)이 연결되지 않고 서로 분리되도록 패터닝하는 것이 바람직하다. 계속해서, 동일한 식각 조건하에, 게이트 절연막(30)을 식각하여 게이트 패드(24)가 드러나도록 한다.
다음, 다시, 도 1 및 도 2에 도시한 바와 같이, 데이터선(62) 위에 도금(plating) 기술을 이용하여 저저항 금속 패턴(80)을 형성한다.
도금(plating) 기술은 금속의 표면이나 비금속표면에 다른 금속을 사용하여 피막을 만드는 처리로서, 본 발명에서는 전기 도금에 의하여 데이터선(62) 위에 저저항 금속 패턴(80)을 형성한다.
이를 위하여, 보호막이 패터닝된 기판을 금속 전해액 예를 들어, 은, 구리, 또는 니켈 전해액에 투입한 후, 데이터선(62)에 전원의 음극을 연결함으로써, 데이터선(62)에 전류를 흘려보내어 제2 개구 패턴(74)을 통하여 드러난 데이터선(62) 위에 은, 구리, 또는, 니켈을 도금한다. 이렇데 데이터선(62)에 도금되는 은, 구리, 또는, 니켈은 ITO 또는 IZO로 이루어진 데이터선(62)의 저항을 낮춤으로써, 기 판 위에 저저항 배선을 구현하는 저저항 금속 패턴(80)으로서 작용한다.
이어, 후속 공정을 진행하여 박막 트랜지스터 기판의 제조를 완료한다.
한 편, 본 발명에서는 데이터선과 화소 전극이 동일한 층 위에 존재하므로, 화소 전극과 데이터선이 연결되는 경우가 발생한다. 그러나, 이러한 불량이 발생하더라도 도금 공정이 완료되면 화소 전극 위에도 도금 패턴이 형성되기 때문에 불량 부위를 쉽게 찾을 수 있어서 불량 화소의 수선이 용이하다. 본 발명의 실시예에 따른 제조된 박막 트랜지스터 기판에 불량 화소가 발생한 경우에 있어서, 그의 수선 공정을 도 7a 내지 도 7d를 참조하여 다음에 설명한다.
도 7a부터 도 7d는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 수선 공정도를 나타낸 것이다. 설명의 편의를 위하여, 불량이 발생한 하나의 화소만을 나타낸 것이다.
도 7a에 도시한 바와 같이, 화소 전극(68)과 데이터 배선(62, 64, 65, 66)을 동시에 형성하는 제조 공정에서, 서로 이웃하는 화소 전극(68)과 데이터선(62) 사이에 연결 부분(100)이 발생되는 경우, 후속 공정인 도금 공정을 진행하면, 데이터선(62)을 통하여 들어온 도금용 전류가 화소 전극(68)에도 흐르게 되어 데이터선(62) 위에도 제1 도금 패턴(80, 사선 표시)이 형성되고, 화소 전극(68) 위에도 제1 도금 패턴(82, 사선 표시)이 형성된다.
이러한 불량 화소에서는, 데이터선(62)과 화소 전극(68)을 분리하는 동시에 화소 전극(68) 위에 형성되는 도금 패턴(82)을 제거할 필요가 있다.
이를 위하여, 다음과 같은 수선 공정을 진행한다.
우선, 도 7b에 도시한 바와 같이, 레이저를 이용하여 화소 전극(68)과 데이터선(62)이 연결되어 있는 부분(100)을 제거하여 화소 전극(68)과 데이터선(62)을 분리한다.
이어, 도 7c에 도시한 바와 같이, 제1 도금 패턴(80)을 이루는 금속 물질에 대하여 식각 선택비가 높은 금속 물질을 제1 도금 패턴(80) 위에 도금하여 제2 도금 패턴(90, 엇갈리 사선 표시)을 형성한다. 예로써, 제1 도금 패턴(80)을 은 또는 은 합금으로 형성한 경우, 제2 도금 패턴(90)은 니켈 또는 니켈 합금으로 형성한다. 이로써, 데이터선(62) 위에는 제2 도금 패턴(90)이 드러나고, 화소 전극(82) 위에는 제1 도금 패턴(82)이 드러나게 된다.
이어, 도 7d에 도시한 바와 같이, 은 또는 은 합금을 식각하는 식각액을 사용하여 화소 전극(68) 위에 형성된 제1 도금 패턴(82)을 제거한다. 이 때, 데이터선(62) 위에 형성된 제2 도금 패턴(90)은 은 또는 은 합금을 식각하는 식각액에 식각되지 않고 그대로 남게 된다. 이로써, 불량 화소를 수선하는 동시에 3중층의 데이터선을 형성할 수 있게 된다.
상술한 바와 같이, 본 발명에는 데이터 배선과 화소 전극을 동시에 형성한 후, 도금 기술에 사용하여 데이터선 위에 저저항 금속 패턴을 형성한다.
본 발명은 데이터 배선과 화소 전극을 동시에 형성하는 기술을 통하여 제조 공정을 단순화할 수 있고, 도금에 의하여 데이터선의 저항을 낮추기 때문에 기판 위에 저저항 배선을 구현할 수 있다.
Claims (8)
- 기판,상기 기판 위에 형성되어 있으며 게이트선 및 게이트 전극을 포함하는 게이트 배선,상기 게이트 배선 위에 형성되는 게이트 절연막,상기 게이트 절연막 위에 형성되는 반도체 패턴,상기 게이트 절연막 위에 형성되는 데이터선, 상기 데이터선에 연결되어 상기 반도체 패턴에 전기적으로 연결되는 소스 전극, 상기 소스 전극과 마주하며 상기 반도체 패턴에 전기적으로 연결되는 드레인 전극 및 상기 드레인 전극으로부터 연장되어 상기 드레인 전극과 일체로 형성되는 화소 전극,상기 기판 전면의 상기 데이터선을 따라 형성되어 있으며 상기 데이터선을 드러내는 제2 개구 패턴 및 상기 화소 전극을 드러내는 제1 개구 패턴을 가지는 보호막, 그리고상기 제2 개구 패턴을 통하여 드러난 상기 데이터선 위에 형성되어 있는 금속 패턴을 포함하는 박막 트랜지스터 기판.
- 제1항에서,상기 금속 패턴은 니켈 또는 니켈 합금, 구리 또는 구리 합금, 은 또는 은 합금 중의 하나로 형성되는 박막 트랜지스터 기판.
- 제1항에서,상기 금속 패턴은 이중층으로 형성되어 있는 박막 트랜지스터 기판.
- 제1항에서,상기 데이터선, 상기 소스 전극, 상기 드레인 전극 및 상기 화소 전극은 ITO 또는 IZO로 형성되는 박막 트랜지스터 기판.
- 제1항에서,상기 게이트선의 일단에 형성되는 게이트 패드, 그리고상기 데이터선의 일단에 형성되는 데이터 패드를 더 포함하고,상기 보호막 및 상기 게이트 절연막은 상기 게이트 패드 및 상기 데이터 패드를 드러내도록 패터닝되어 있는 박막 트랜지스터 기판.
- 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,상기 게이트 절연막 및 상기 반도체 패턴 위에 상기 게이트선에 교차하는 데이터선, 상기 데이터선에 연결되어 상기 반도체 패턴에 전기적으로 연결되는 소스 전극, 상기 소스 전극에 대응하여 상기 반도체 패턴에 전기적으로 연결되는 드레인 전극 및 상기 드레인 전극으로부터 연장되어 드레인 전극과 일체로 형성되는 화소 전극을 형성하는 단계,상기 데이터선, 상기 소스 전극, 상기 드레인 전극, 상기 화소 전극 및 상기 반도체 패턴을 덮는 보호막을 형성하는 단계,상기 보호막을 패터닝하여 상기 보호막에 상기 데이터선을 따라 형성되며 상기 데이터선을 드러내는 제2 개구 패턴 및 상기 화소 전극을 드러내는 제1 개구 패턴을 형성하는 단계, 그리고상기 제2 개구 패턴을 통하여 드러난 상기 데이터선 위에 금속 패턴을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제6항에서,상기 데이터선, 상기 소스 전극, 상기 드레인 전극 및 상기 화소 전극은 상기 게이트 절연막 및 상기 반도체 패턴 위에 투명 도전 물질층을 증착한 후, 사진 식각 공정으로 상기 투명 도전 물질층을 패터닝하여 형성하는 박막 트랜지스터 기판의 제조 방법.
- 제6항에서,상기 금속 패턴은 상기 데이터선에 흐르는 도금용 전류를 이용하는 도금 기술에 의하여 형성하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010042733A KR100900536B1 (ko) | 2001-07-16 | 2001-07-16 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010042733A KR100900536B1 (ko) | 2001-07-16 | 2001-07-16 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030006807A KR20030006807A (ko) | 2003-01-23 |
| KR100900536B1 true KR100900536B1 (ko) | 2009-06-02 |
Family
ID=27715261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010042733A KR100900536B1 (ko) | 2001-07-16 | 2001-07-16 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100900536B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100989257B1 (ko) * | 2003-06-30 | 2010-10-20 | 엘지디스플레이 주식회사 | 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법 |
| KR101101875B1 (ko) * | 2011-06-15 | 2012-01-05 | 주식회사유담 | 장식용 탁자 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06308529A (ja) * | 1993-04-19 | 1994-11-04 | Hitachi Ltd | 薄膜トランジスタ基板、液晶表示パネル及び液晶表示装置 |
| JPH08313934A (ja) * | 1995-05-22 | 1996-11-29 | Toshiba Corp | アレイ基板、その製造方法、液晶表示装置およびその製造方法 |
| KR19980042033A (ko) * | 1996-11-01 | 1998-08-17 | 카나이 쯔또무 | 액티브매트릭스형 액정표시장치 |
| KR20010016713A (ko) * | 1999-08-02 | 2001-03-05 | 구본준 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
| KR20010038387A (ko) * | 1999-10-25 | 2001-05-15 | 구본준 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
-
2001
- 2001-07-16 KR KR1020010042733A patent/KR100900536B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06308529A (ja) * | 1993-04-19 | 1994-11-04 | Hitachi Ltd | 薄膜トランジスタ基板、液晶表示パネル及び液晶表示装置 |
| JPH08313934A (ja) * | 1995-05-22 | 1996-11-29 | Toshiba Corp | アレイ基板、その製造方法、液晶表示装置およびその製造方法 |
| KR19980042033A (ko) * | 1996-11-01 | 1998-08-17 | 카나이 쯔또무 | 액티브매트릭스형 액정표시장치 |
| KR20010016713A (ko) * | 1999-08-02 | 2001-03-05 | 구본준 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
| KR20010038387A (ko) * | 1999-10-25 | 2001-05-15 | 구본준 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030006807A (ko) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR100244449B1 (ko) | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same) | |
| JP3672302B2 (ja) | 液晶表示装置用アレー基板とその製造方法 | |
| CN110119054B (zh) | 显示面板 | |
| US7894009B2 (en) | Liquid crystal display device and a manufacturing method of the same | |
| KR100978260B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US20050082536A1 (en) | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same | |
| US7417693B2 (en) | Liquid crystal display device and its manufacturing method | |
| KR100750872B1 (ko) | 액정표장치용 어레이기판과 그 제조방법 | |
| JP2002107762A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2005534974A (ja) | 薄膜トランジスタ基板 | |
| US7982837B2 (en) | Liquid crystal display device and its manufacturing method | |
| KR101499237B1 (ko) | 표시판 및 그 제조 방법 | |
| KR100900536B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20000055524A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100646790B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20020043402A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2004318076A (ja) | 横方向電場駆動液晶ディスプレイの製造方法 | |
| TWI754323B (zh) | 元件陣列基板及其製作方法 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| US20060054889A1 (en) | Thin film transistor array panel | |
| JPH022522A (ja) | Ｔｆｔパネルの製造方法 | |
| KR20000026540A (ko) | 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판 | |
| KR100777694B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN112909018A (zh) | 元件阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120515 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |