KR100989257B1 - 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법 - Google Patents
결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법 Download PDFInfo
- Publication number
- KR100989257B1 KR100989257B1 KR1020030043385A KR20030043385A KR100989257B1 KR 100989257 B1 KR100989257 B1 KR 100989257B1 KR 1020030043385 A KR1020030043385 A KR 1020030043385A KR 20030043385 A KR20030043385 A KR 20030043385A KR 100989257 B1 KR100989257 B1 KR 100989257B1
- Authority
- KR
- South Korea
- Prior art keywords
- transparent conductive
- insulating layer
- liquid crystal
- array substrate
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims description 68
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 64
- 239000000463 material Substances 0.000 claims abstract description 20
- 238000002425 crystallisation Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 167
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 32
- 239000004020 conductor Substances 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 229910004205 SiNX Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 10
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 239000011787 zinc oxide Substances 0.000 claims description 10
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000007711 solidification Methods 0.000 claims description 7
- 230000008023 solidification Effects 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 102
- 239000003990 capacitor Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- 239000010409 thin film Substances 0.000 description 10
- 238000002834 transmittance Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정 표시 장치에 관한 것으로, 소스 및 드레인 전극과 화소 전극을 동시에 형성하는 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
본 발명은 액정 표시 장치를 제조하는 데 있어서, 투명 전도성 막(TCO)을 레이저 결정화시켜 이를 화소 전극뿐만 아니라 소스/드레인 전극으로 사용하여 상기 화소 전극 및 소스/드레인 전극을 동시에 형성함으로써 마스크 수를 줄이고 제조 공정 및 제조 비용을 감소시키고 생산 수율을 향상시킬 수 있다.
본 발명에 따르면, 상기 투명 전도성 막을 결정화하여 데이터 배선 및 화소 전극을 동일한 물질로 형성할 수 있으므로 재료비를 절감하여 제조 비용이 절감되는 효과가 있다.
투명 전도성 막, 결정화, 마스크, 소스/드레인 전극, 화소 전극
Description
도 1은 종래의 액정 표시 장치용 어레이 기판에 대한 평면도.
도 2는 도 1에서 Ⅰ-Ⅰ선을 따라 자른 단면도.
도 3은 종래 액정 표시 장치용 어레이 기판의 제조 과정을 도시한 공정 순서도.
도 4는 본 발명에 따른 투명 전도성 막을 결정화하는 방법을 보여주는 공정 순서도.
도 5는 본 발명에 따른 결정화 방법에서, 투명 전도성 막 위에 형성하는 절연층의 두께와 레이저 광의 파장의 관계를 보여주는 도면.
도 6은 본 발명에 다른 일 실시예로서, 비정질 실리콘(a-Si)으로 이루어진 박막 트랜지스터를 포함하는 어레이 기판의 평면도.
도 7은 도 6에서 Ⅱ-Ⅱ선을 따라 자른 단면도.
도 8은 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 과정을 도시한 도면.
도 9는 본 발명에 따른 다결정 실리콘으로 이루어진 박막 트랜지스터를 포함 하는 액정 표시 장치용 어레이 기판의 일부를 개략적으로 보여주는 평면도.
도 10은 도 9의 Ⅲ-Ⅲ을 따라 잘라 보여주는 단면도.
도 11은 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법에 대하여 도시한 도면.
<도면의 주요부분에 대한 부호 설명>
210a, 390a, 490a : 투명 전도성 막
210b, 390b, 490b : 결정화된 투명 전도성 막
220 395, 495 : 절연층 310, 400 : 절연 기판
321, 411 : 게이트 배선 322, 442 : 게이트 전극
330, 430 : 게이트 절연막 341, 421 : 액티브층
351, 352 : 오믹 콘택층 361, 412 : 데이터 배선
362, 462 : 소스 전극 363, 463 : 드레인 전극
365 : 캐패시터 전극 381, 434 : 화소 전극
410 : 버퍼층 421, 422, 423 : 다결정 실리콘층
422, 423 : 소스 및 드레인 영역 450 : 층간 절연막
451, 452 : 제 1 및 제 2 콘택홀 462 : 소스 전극
본 발명은 액정 표시 장치에 관한 것으로, 소스 및 드레인 전극과 화소 전극 을 동시에 형성하는 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(liquid crystal display)가 활발하게 개발되고 있다.
일반적으로 액정 표시 장치는 일면에 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이러한 액정 표시 장치는 하부의 어레이 기판에 화소 전극이 형성되어 있고 상부 기판인 컬러 필터 기판에 공통 전극이 형성되어 있는 구조로, 상하로 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다. 이는, 투과율과 개구율 등의 특성이 우수하며, 상판의 공통 전극이 접지 역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다.
여기서, 액정 표시 장치의 상부 기판은 화소 전극 이외의 부분에서 발생하는 빛샘 현상을 막기 위해 블랙 매트릭스(black matrix)를 더 포함한다.
이하, 첨부한 도면을 참조하여 종래의 액정 표시 장치용 어레이 기판 및 그 제조 방법에 대하여 설명한다.
도 1은 종래의 액정 표시 장치용 어레이 기판에 대한 평면도이고, 도 2는 도 1에서 Ⅰ-Ⅰ선을 따라 자른 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 액정 표시 장치용 어레이 기판에서는 투명한 절연 기판(110) 위에 가로 방향을 가지는 게이트 배선(121)과, 게이트 배선(121)에서 연장된 게이트 전극(122)이 형성되어 있다.
상기 게이트 배선(121)과 게이트 전극(122) 상부에는 게이트 절연막(130)이 형성되어 있으며, 그 위에 액티브층(141)과 오믹 콘택층(151, 152)이 순차적으로 형성되어 있다.
그리고, 상기 오믹 콘택층(151, 152) 위에 게이트 배선(121)과 직교하는 데이터 배선(161), 데이터 배선(161)에서 연장된 소스 전극(162), 게이트 전극(122)을 중심으로 소스 전극(162)과 마주 대하고 있는 드레인 전극(163) 및 게이트 배선(121)과 중첩하는 캐패시터 전극(165)이 형성되어 있다.
여기서, 상기 데이터 배선(161)과 소스 및 드레인 전극(162, 163), 그리고 캐패시터 전극(165)은 보호층(170)으로 덮여 있으며, 보호층(170)은 드레인 전극(163)과 캐패시터 전극(165)을 각각 드러내는 제 1 및 제 2 콘택홀(171, 172)을 가진다.
상기 게이트 배선(121)과 데이터 배선(161)이 교차하여 정의되는 화소 영역의 보호층(170) 상부에는 화소 전극(181)이 형성되어 있는데, 화소 전극(181)은 제 1 및 제 2 콘택홀(171, 172)을 통해 각각 드레인 전극(162) 및 캐패시터 전극(165)과 연결되어 있다.
도 3a 내지 도 3e는 이러한 액정 표시 장치용 어레이 기판의 제조 과정을 도시한 것이다.
그러면, 도 3a 내지 도 3e를 참조하여 종래의 액정 표시 장치용 어레이 기판의 제조 방법에 대하여 설명한다.
액정 표시 장치의 하부 기판인 어레이 기판은 박막을 증착하고 마스크를 이용하여 사진 식각하는 공정을 여러 번 반복함으로써 형성된다.
먼저, 도 3a에 도시한 바와 같이, 기판(110) 상에 금속 물질을 증착하고 제 1 마스크를 이용하여 패터닝함으로써, 게이트 배선(121)과 게이트 전극(122)을 형성한다.
다음으로, 도 3b에 도시한 바와 같이, 게이트 절연막(130)을 형성하고, 비정질 실리콘, 불순물이 함유된 비정질 실리콘을 순차적으로 증착한 후, 제 2 마스크를 이용한 사진 식각(photolithography) 공정으로 액티브층(141)과 불순물 반도체층(153)을 형성한다.
이어서, 도 3c에 도시한 바와 같이, 금속 물질을 증착하고 제 3 마스크를 이용하여 패터닝함으로써, 데이터 배선(도 1의 161)과 소스 전극(162), 드레인 전극(163) 및 캐패시터 전극(165)을 형성하고, 소스 전극(162)과 드레인 전극(163) 사이에 드러난 불순물 반도체층(153)을 식각하여 오믹 콘택층(151, 152)을 완성한다.
그리고, 도 3d에 도시한 바와 같이, 보호층(170)을 증착하고 제 4 마스크를 이용하여 보호층(170)과 게이트 절연막(130)을 패터닝함으로써, 드레인 전극(163)과 캐패시터 전극(165)을 드러내는 제 1 및 제 2 콘택홀(171, 172)을 형성한다.
다음으로, 도 3e에 도시한 바와 같이, 투명 도전 물질을 증착하고 제 5 마스크를 이용하여 패터닝함으로써, 제 1 및 제 2 콘택홀(171, 172)을 통해 드레인 전극(163) 및 캐패시터 전극(165)과 접촉하는 화소 전극(181)을 형성한다.
이와 같이, 5장의 마스크를 이용한 사진 식각 공정으로 어레이 기판을 제조할 수 있는데, 사진 식각 공정에는 세정과 감광막의 도포, 노광 및 현상, 식각 등 여러 공정을 수반하고 있다.
따라서, 사진 식각 공정을 한번만 단축해도 제조 시간이 상당히 많이 줄어들고, 제조 비용을 감소시킬 수 있으며 불량 발생율이 적어지므로, 마스크 수를 줄여 어레이 기판을 제조하는 것이 바람직하다.
본 발명은 투명 전도성 막을 레이저를 이용하여 일축 방향으로 결정화시킴으로써 상기 투명 전도성 막의 비저항 값을 현저히 낮춰 신호 배선으로 사용할 수 있게 하는 데 목적이 있다.
또한, 본 발명은 비정질 실리콘을 이용한 액정 표시 장치를 제조하는 데 있어서, 투명 전도성 막(TCO)을 레이저 결정화시켜 이를 화소 전극뿐만 아니라 소스/ 드레인 전극으로 사용하여 상기 화소 전극 및 소스/드레인 전극을 동시에 형성함으로써 마스크 수를 줄이고 제조 공정 및 제조 비용을 감소시키고 생산 수율을 향상시킬 수 있는 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는데 다른 목적이 있다.
또한, 본 발명은 다결정 실리콘(poly-silicon)을 이용한 액정 표시 장치를 제조하는 데 있어서, 데이터 배선과 화소 전극 및 소스/드레인 전극을 동시에 형성함으로써 마스크 수를 줄이고 제조 공정 및 제조 비용을 감소시키고 생산 수율을 향상시킬 수 있는 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는 데 또 다른 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 결정화 방법은, 절연 물질로 이루어진 기판을 형성하는 단계와; 상기 기판 위에 투명 전도성 막(Transconductance oxide)을 형성하는 단계와; 상기 투명 전도성 막 위에 절연층을 형성하고, 레이저를 조사하여 투명 전도성 막을 결정화하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.
상기 절연층은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 또는 SiON으로 이루어지는 것을 특징으로 한다.
상기 절연층의 굴절률은 1.3 ~ 2.0 인 것을 특징으로 한다.
상기 투명 전도성 막의 에너지 밴드 갭은 3.0~ 4.0eV인 것을 특징으로 한다.
상기 레이저 빔의 에너지는 상기 투명 전도성 막의 에너지 밴드 갭보다 큰 것을 특징으로 한다.
상기 투명 전도성 막은 ITO(Indium-Tin-Oxide), IZO(Indium-zinc-oxide), SnO2, ZnO, In2O3 중에서 선택되어진 하나로 형성되는 것을 특징으로 한다.
상기 레이저 조사는 순차측면고상법(sequential lateral solidification : SLS)을 이용하는 것을 특징으로 한다.
상기 절연층의 두께는 dk=λ/2n(k)(dk = 절연층의 두께, λ = 레이저 파장, n = 굴절율, k = 정수)을 만족하는 것을 특징으로 한다.
또한, 상기한 다른 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판은, 기판과; 상기 기판 위에 일 방향을 가지는 다수의 게이트 배선과 상기 게이트 배선에 연결되어 있는 게이트 전극과; 상기 게이트 배선과 상기 게이트 전극 상부에 형성되어 있는 게이트 절연막; 상기 게이트 절연막 상부에서 상기 게이트 전극을 덮으며 형성되어 있는 액티브층과; 상기 액티브층 상부에 형성되어 있는 오믹 콘택층과; 상기 오믹 콘택층 상부에 형성되어 있고 상기 게이트 배선과 직교하며, 결정화된 물질로 이루어지는 데이터 배선, 상기 데이터 배선에서 연장된 소스 전극 및 상기 소스 전극 맞은편에 위치하는 드레인 전극, 상기 드레인 전극에서 연장되는 화소 전극을 포함하여 이루어지는 것을 특징으로 한다.
상기 데이터 배선, 소스 전극 및 드레인 전극, 화소 전극을 이루는 물질은 레이저 조사에 의해서 결정화가 이루어지는 것을 특징으로 한다.
상기 데이터 배선, 소스 전극 및 드레인 전극, 화소 전극은 일축 방향으로 결정화된 투명 전도성 물질로 이루어진 것을 특징으로 한다.
상기 화소 전극 상에 절연층이 더 형성되어진 것을 특징으로 한다.
상기 절연층은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 또는 SiON으로 이루어지는 것을 특징으로 한다.
상기 투명 전도성 물질은 ITO(Indium-Tin-Oxide), IZO(Indium-zinc-oxide), SnO2, ZnO, In2O3 중에서 선택되어진 하나로 형성되는 것을 특징으로 한다.
또한, 상기한 다른 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법은, 기판 위에 제 1 방향으로 연장된 게이트 배선과 상기 게이트 배선에 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선 상부에 게이트 절연막, 비정질 실리콘층, 불순물 비정질 실리콘층을 순차적으로 증착하는 단계와; 상기 불순물 비정질 실리콘층 및 상기 비정질 실리콘층을 패터닝하여 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 액티브층과 오믹 콘택층이 형성된 기판 위에 투명 전도성 막과 절연층을 형성하는 단계와; 상기 절연층 상에 레이저 조사하여 상기 투명 전도성 막을 결정화하는 단계와; 상기 결정화된 투명 전도성 막을 패터닝하여 데이터 배선, 소스 및 드레인 전극, 화소 전극을 동시에 형성하는 단계를 포함하여 형성되는 것을 특징으로 한다.
상기 레이저 조사는 순차측면고상법(sequential lateral solidification : SLS)을 이용하는 것을 특징으로 한다.
상기 레이저 빔의 에너지는 상기 투명 전도성 막의 에너지 밴드 갭보다 큰 것을 특징으로 한다.
상기 투명 전도성 막을 결정화하는 단계 이후에, 상기 절연층을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기한 또 다른 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판은, 기판과; 상기 기판 상부에 다결정 실리콘으로 이루어진 액티브층과; 상기 액티브층의 양측에 위치하며 불순물이 도핑된 다결정 실리콘으로 이루어진 소스 및 드레인 영역과; 상기 액티브층 상부에 위치하는 게이트 절연막과; 상기 게이트 절연막 상부에 위치하는 게이트 전극과 상기 게이트 전극과 연결되어 있는 다수의 게이트 배선과; 상기 게이트 전극을 덮고 있으며, 상기 소스 및 드레인 영역을 각각 드러내는 제 1 및 제 2 콘택홀을 가지는 층간 절연막과; 상기 층간 절연막 상부에 형성되며 결정화된 물질로 이루어지는 상기 제 1 콘택홀을 통해 상기 소스 영역과 접촉하는 소스 전극과 상기 소스 전극에 연장되어 있는 데이터 배선과, 제 2 콘택홀을 통해 드레인 영역과 연결되는 드레인 전극과 상기 드레인 전극에 연장되어 있는 화소 전극을 포함하여 이루어지는 것을 특징으로 한다.
상기 데이터 배선, 소스 전극 및 드레인 전극, 화소 전극을 이루는 물질은 레이저 조사에 의해서 결정화되는 것을 특징으로 한다.
상기 데이터 배선, 소스 전극 및 드레인 전극, 화소 전극은 일축 방향으로 결정화된 투명 전도성 물질로 이루어진 것을 특징으로 한다.
상기 화소 전극 상에 절연층이 더 형성되어진 것을 특징으로 한다.
상기 절연층의 굴절률은 1.3 ~ 2.0 인 것을 특징으로 한다.
상기 투명 전도성 물질의 에너지 밴드 갭은 3.0~ 4.0eV인 것을 특징으로 한다.
또한, 상기한 또 다른 목적을 달성하기 위하여 본 발명에 따른 어레이 기판의 제조 방법은, 기판을 구비하는 단계와; 상기 기판 상에 아일랜드 형태의 다결정 실리콘층을 형성하는 단계와; 상기 다결정 실리콘층 상부에 게이트 절연막과 게이트 전극을 순차적으로 형성하는 단계와; 상기 게이트 전극을 마스크로 이온 주입을 실시하여 상기 다결정 실리콘층에 액티브층과 소스 및 드레인 영역을 형성하는 단계와; 상기 게이트 전극을 덮으며 상기 소스 및 드레인 영역을 각각 드러내는 제 1 및 제 2 콘택홀을 가지는 층간 절연막을 형성하는 단계와; 상기 층간 절연막 상부에 투명 전도성 막과 절연층을 형성하는 단계와; 상기 절연층 상에 레이저 조사하여 상기 투명 전도성 막을 결정화하는 단계와; 상기 결정화된 투명 전도성 막을 패터닝하여 상기 제 1 콘택홀을 통해 상기 소스 영역과 접촉하는 소스 전극과 상기 소스 전극에 연장되어 있는 데이터 배선과 상기 제 2 콘택홀을 통해 드레인 영역과 연결되는 드레인 전극과 상기 드레인 전극에 연장되어 있는 화소 전극을 동시에 형성하는 단계를 포함하여 형성되는 것을 특징으로 한다.
상기 레이저 조사는 순차측면고상법(sequential lateral solidification : SLS)을 이용하는 것을 특징으로 한다.
상기 레이저 빔의 에너지는 상기 투명 전도성 막의 에너지 밴드 갭보다 큰 것을 특징으로 한다.
상기 투명 전도성 막을 결정화하는 단계 이후에, 상기 절연층을 제거하는 단 계를 더 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명의 실시예에 따른 결정화 방법에 대해서 구체적으로 설명한다.
근래에 들어 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200 배 정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성이 우수한 다결정 실리콘(poly-Si)을 사용하는 박막 트랜지스터를 채용한 액정 표시 장치가 연구 및 개발되면서, 실리콘을 다결정화하는 방법에 대한 연구가 활발하다.
최근에 레이저를 이용하여 순차측면고상법(sequential lateral solidification : 이하 SLS 방법이라고 함)에 의해 결정화하는 방법이 제안되어 널리 연구되고 있는데, SLS 방법은 실리콘의 그레인이 실리콘 액상 영역과 실리콘 고상 영역의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사 범위를 적절하게 이동하여 그레인을 소정의 길이만큼 측면성장시킴으로써, 실리콘 그레인의 크기를 향상시킬 수 있는 방법이다.
본 발명은 상기와 같은 SLS방법을 이용하여 투명 전도성 막(TCO : TransConductance Oxide)을 결정화 한다.
상기 투명 전도성 막은 ITO(Indium-Tin-Oxide), IZO(Indium-zinc-oxide)이고 이외에 SnO2, ZnO, In2O3 등이 있다.
도 4는 본 발명에 따른 투명 전도성 막을 결정화하는 방법을 보여주는 공정 순서도이다.
투명 전도성 막(210a)을 SLS 방법을 이용하여 일방향의 그레인으로 성장시켜 결정화하면 저항 값이 낮은 결정화된 투명 전도성 막(210b)을 얻을 수 있다.
일반적인 투명 전도성 막(210a), 대표적으로 ITO의 비저항 값은 150uΩcm 이상의 값을 가지며, 이와 같은 ITO를 SLS방법을 이용하여 결정화하면 비저항 값이 20~70uΩcm 정도로 낮아지게 되므로, 액정 표시 장치에서 사용되는 배선에서 신호 지연과 같은 문제를 방지하고 고응답 속도에 부응하기 위한 저저항 배선 및 화소 전극으로 상기와 같이 결정화된 ITO를 사용할 수 있다.
먼저, 도 4의 (a)에 도시한 바와 같이, 절연 물질로 이루어진 기판(200) 상에 투명 전도성 막(210a)을 증착한다.
그리고, 상기 투명 전도성 막(210a) 위에 SiO₂, SiNx 등의 투과율이 높은 절연층(220)을 형성한다.
이어서, 도 4의 (b)에 도시한 바와 같이, 상기 절연층(220) 위로 SLS 방법을 이용하여 레이저 조사하여 투명 전도성 막(210a)을 일축 방향으로 결정화한다.
이때, 상기 투명 전도성 막(210a), 대표적으로 ITO의 에너지 밴드 갭이 3.8eV이므로, 레이저의 에너지는 4.0eV 이상이 되도록 한다.
또한, 상기 투명 전도성 막(210a) 위에 형성하는 절연층(220)의 두께를 투과율은 높고 반사율이 낮도록(anti-reflection) 조절하여 상기 투명 전도성 막(210a)의 에너지 흡수가 최대가 되어 결정화가 용이하도록 한다.
그러면, 도 4의 (c)에 도시된 바와 같이, 상기 투명 전도성 막(210b)이 일축 방향으로 결정화되어 신호 배선으로 사용될 수 있게 된다.
도 5는 본 발명에 따른 결정화 방법에서, 투명 전도성 막 위에 형성하는 절연층의 두께와 레이저 광의 파장의 관계를 보여주는 도면이다.
도 5를 참조하면, 상기 절연층(SiO₂, SiNx 또는 SiON 등)은 굴절율(n1)이 1.5 ~ 2.0으로 공기의 굴절율(n0=0)과 투명 전도성 막의 굴절율(n2=1.3)보다 크다.
따라서, SLS 방법으로 조사되는 레이저 광은 절연층을 통과하여 투명 전도성 막에 입사되며 입사된 광의 일부는 다시 절연물질로 이루어진 기판에서 반사되어 투명 전도성 막으로 흡수된다.
즉, 상기 절연층은 투과율이 높고 반사율을 낮추어 상기 투명 전도성 막에서의 에너지 흡수율을 최대로 할 수 있도록 두께를 조절하여 형성하여야 한다.
이와같은 절연층의 두께에 대한 조건은,
n2<n1
2ndk=λ/2(2k)
dk=λ/2n(k) where k= 1,2,3,4....
으로 결정될 수 있으며, 상기 절연층의 두께는 절연층과 투명 전도성 막의 굴절율(n)에 의해서 달라진다.
따라서, 상기와 같은 조건에 의해서 형성되어진 절연층/투명 전도성 막/절연층의 구조에서 SLS 방법으로 결정화가 진행되면 상기 투명 전도성 막의 비저항 값 이 현저히 낮아져 상기 투명 전도성 막을 배선 재료로서 사용하는 것이 가능해진다.
이에 따라, 본 발명은 상기와 같이 결정화된 투명 전도성 막을 이용하여 화소 전극 및 배선 재료로 사용하여 마스크 수를 감소시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 결정화된 투명 전도성 막을 이용한 액정 표시 장치용 어레이 기판 및 그의 제조 방법에 대하여 구체적인 실시예를 들어 설명한다.
(제 1 실시예)
도 6은 본 발명에 따른 일 실시예로서, 비정질 실리콘(a-Si)으로 이루어진 박막 트랜지스터를 포함하는 어레이 기판의 평면도이고, 도 7은 도 6에서 Ⅱ-Ⅱ선을 따라 자른 단면도이다.
도 6 및 도 7에서 도시한 바와 같이, 액정 표시 장치용 어레이 기판에서는 투명한 절연 기판(310) 위에 가로 방향을 가지는 게이트 배선(321)과, 게이트 배선(321)에서 연장된 게이트 전극(322)이 형성되어 있다.
상기 게이트 배선(321)과 게이트 전극(322) 상부에는 게이트 절연막(330)이 형성되어 있으며, 그 위에 액티브층(341)과 오믹 콘택층(351, 352)이 순차적으로 형성되어 있다.
그리고, 상기 오믹 콘택층(351, 352) 위에 게이트 배선(321)과 직교하는 데이터 배선(361), 데이터 배선(361)에서 연장된 소스 전극(362), 게이트 전극(322)을 중심으로 소스 전극(362)과 마주 대하고 있는 드레인 전극(363) 및 상기 드레인 전극(363)과 연결되는 화소 전극(381)이 게이트 배선(321)과 데이터 배선(361)이 교차하여 정의되는 화소 영역에 형성되어 있으며 상기 화소 전극(381)에서 연장되며 상기 게이트 배선(321)에 중첩되는 캐패시터 전극(365)이 형성되어 있다.
즉, 상기 데이터 배선(361), 소스/드레인 전극(362, 363), 화소 전극(381) 및 캐패시터 전극(365)이 동일한 물질로 형성되며, 이는 결정화된 투명 전도성 물질(TCO)로 이루어진다.
여기서, 상기 투명 전도성 물질은 SLS 방법으로 형성되며, 레이저 조사시에 상기 투명 전도성 물질로의 에너지의 흡수를 위하여 상기 투명 전도성 물질 위에 적절한 두께의 절연층(도시되지 않음)이 형성된다.
상기와 같이 투명 전도성 막 상에 절연층을 형성하고 SLS 조사하여 상기 투명 전도성 막을 결정화한 후에는 상기 절연층을 제거하여 데이터 배선(361), 소스/드레인 전극(362, 363), 화소 전극(381) 및 캐패시터 전극(365)을 형성할 수도 있으며 상기 절연층을 제거하지 않고 그대로 보호막으로 사용할 수도 있다.
따라서, 상기 게이트 배선(321)과 데이터 배선(361)이 교차하여 정의되는 화소 영역에는 화소 전극(381)이 형성되어 있는데, 상기 화소 전극(381)은 각각 드레인 전극(362) 및 캐패시터 전극(365)과 하나의 마스크로 동시에 형성되어 전기적으로 연결되어 있다.
도 8a 내지 도 8e는 이러한 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 과정을 도시한 것이다.
그러면, 도 8a 내지 도 8e를 참조하여 본 발명에 따른 액정 표시 장치용 어 레이 기판의 제조 방법에 대하여 설명한다.
여기서, 액정 표시 장치의 하부 기판인 어레이 기판은 박막을 증착하고 마스크를 이용하여 사진 식각하는 공정(세정과 감광막의 도포, 노광 및 현상, 식각 등)을 여러 번 반복함으로써 형성되는데, 본 발명에 따르면 상기 마스크 수를 절감할 수 있는 장점이 있다.
먼저, 도 8a에 도시한 바와 같이, 기판(310) 상에 금속 물질을 증착하고 제 1 마스크를 이용하여 패터닝함으로써, 게이트 배선(321)과 게이트 전극(322)을 형성한다.
여기서, 상기 게이트 배선(321) 및 게이트 전극(322)은 어레이 기판의 대면적화에 따른 신호 지연을 방지하기 위하여 저저항 배선이 요구되므로 구리(Cu), 알루미늄(Al), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo) 및 이들의 합금으로 이루어질 수 있으며 알루미늄(Aluminium;Al)과 네오디뮴(Neodymium;Nd)의 합금(AlNd)과 몰리브덴의 이중층으로 이루어질 수도 있다.
다음으로, 도 8b에 도시한 바와 같이, 게이트 절연막(330)을 형성하고, 비정질 실리콘, 불순물이 함유된 비정질 실리콘을 순차적으로 증착한 후, 제 2 마스크를 이용한 사진 식각(photolithography) 공정으로 액티브층(341)과 불순물 반도체층(353)을 형성한다.
이어서, 도 8c에 도시한 바와 같이, 상기 액티브층(341) 및 불순물 반도체층(353)이 형성된 기판 상에 투명 전도성 물질(TCO, 390a)를 증착한다.
상기 투명 전도성 물질(390a)로는 ITO(Indium-Tin-Oxide), IZO(Indium-zinc- oxide)이고 이외에 SnO2, ZnO, In2O3 등이 있다.
그리고, 상기 투명 전도성 물질(390a) 위에 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)와 같은 절연층(395)을 형성한다.
이때, 상기 투명 전도성 막(390a) 위에 형성하는 절연층(395)의 두께를 투과율은 높고 반사율이 낮도록(anti-reflection) 조절하여 상기 투명 전도성 막(390a)의 에너지 흡수가 최대가 되어 결정화가 용이하도록 한다.
이어서, 상기 투명 전도성 막(390a), 대표적으로 ITO의 에너지 밴드 갭이 3.8eV이므로, 레이저의 에너지는 4.0eV 이상이 되도록 하여, 상기 절연층(395) 위로 SLS 방법을 이용하여 레이저 조사한다.
그러면, 높은 에너지가 상기 투명 전도성 막(390a)으로 흡수되어 투명 전도성 막(390a)을 일축 방향의 그레인으로 성장시킴으로써, 도 8d에 도시한 바와 같이, 결정화된 투명 전도성 막(390b)을 얻을 수 있다.
따라서, 상기와 같이 SLS 방법을 이용하여 일방향의 그레인으로 성장시켜 결정화시킨 투명 전도성 막은 저항 값이 낮아 데이터 배선(361), 소스/드레인 전극(362, 363), 화소 전극(381) 및 캐패시터 전극(365)으로 사용할 수 있게 된다.
이어서, 도 8e에 도시한 바와 같이 제 3 마스크를 이용하여 패터닝함으로써, 데이터 배선(도 1의 361)과 소스 전극(362), 드레인 전극(363), 화소 전극(381) 및 캐패시터 전극(365)을 형성하고, 소스 전극(362)과 드레인 전극(363) 사이에 드러난 불순물 반도체층(353)을 식각하여 오믹 콘택층(351, 352)을 완성한다.
여기서, 상기 결정화된 투명 전도성 막(390b) 위에 형성되어 있던 절연층(395)은 제거할 수도 있고, 제거하지 않고 그대로 패터닝한 후에 보호막(도시되지 않음)으로 사용할 수도 있다.
(제 2 실시예)
도 9는 본 발명에 따른 다결정 실리콘으로 이루어진 박막 트랜지스터를 포함하는 액정 표시 장치용 어레이 기판의 일부를 개략적으로 보여주는 평면도이고, 도 10은 도 9의 Ⅲ-Ⅲ을 따라 잘라 보여주는 단면도이다.
도 9 및 도 10에 도시한 바와 같이, 절연 기판(400) 위에 실리콘 산화막으로 이루어진 버퍼층(410, buffer layer)이 형성되어 있고, 그 위에 아일랜드(island) 형태를 가지는 다결정 실리콘층(421, 422, 423)이 형성되어 있는데, 이 다결정 실리콘층(421, 422, 423)은 박막 트랜지스터의 액티브층(421)과 불순물이 도핑된 소스 및 드레인 영역(422, 423)으로 나누어진다.
이어서, 상기 액티브층(421) 상부에는 게이트 절연막(430)과 게이트 전극(442)이 형성되어 있으며, 상기 게이트 전극(442)은 가로 방향으로 연장되어 있는 게이트 배선(411)과 연결되어 있다.
여기서, 상기 게이트 배선(411) 및 게이트 전극(442)은 어레이 기판의 대면적화에 따른 신호 지연을 방지하기 위하여 저저항 배선이 요구되므로 구리(Cu), 알루미늄(Al), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo) 및 이들의 합금으로 이루어질 수 있으며 알루미늄(Aluminium;Al)과 네오디뮴(Neodymium;Nd)의 합금(AlNd)과 몰리브덴의 이중층으로 이루어질 수도 있다.
그리고, 상기 게이트 전극(442) 및 게이트 배선(411) 위에는 층간 절연막(450)이 형성되어 이들을 덮고 있고, 층간 절연막(450)은 소스 및 드레인 영역(422, 423)의 일부를 각각 드러내는 제 1 및 제 2 콘택홀(451, 452)을 가진다.
상기 층간 절연막(450) 상부에는 금속과 같은 도전 물질인 결정화된 투명 전도성 막이 소스 전극(462)을 포함하는 데이터 배선(412)과 드레인 전극(463)을 형성하고 있다.
이때, 상기 데이터 배선(412)은 세로 방향으로 연장되어 게이트 배선(411)과 교차함으로써 화소 영역을 정의하고, 소스 전극(462)은 데이터 배선(412)의 일부로 이루어지며, 드레인 전극(463)은 게이트 전극(442)을 중심으로 소스 전극(462)과 마주 대하고 있다.
상기 소스 및 드레인 전극(462, 463)은 상기 제 1 및 제 2 콘택홀(451, 452)을 통해 각각 소스 및 드레인 영역(422, 423)과 연결되어 있다.
여기서, 상기 게이트 배선(411)과 직교하는 데이터 배선(412), 데이터 배선(412)에서 연장된 소스 전극(462), 게이트 전극(442)을 중심으로 소스 전극(462)과 마주 대하고 있는 드레인 전극(463) 및 상기 드레인 전극(463)과 연결되는 화소 전극(434)이 게이트 배선(411)과 데이터 배선(412)이 교차하여 정의되는 화소 영역에 형성되어 있다.
즉, 상기 데이터 배선(412), 소스/드레인 전극(462, 463), 화소 전극(434)이 동일한 물질로 형성되며, 이는 결정화된 투명 전도성 물질(TCO)로 이루어진다.
여기서, 상기 투명 전도성 물질은 SLS 방법으로 형성되며, 레이저 조사시에 상기 투명 전도성 물질로의 에너지의 흡수를 위하여 상기 투명 전도성 물질 위에 적절한 두께의 절연층(도시되지 않음)이 형성된다.
상기와 같이 투명 전도성 막 상에 절연층을 형성하고 SLS 조사하여 상기 투명 전도성 막을 결정화한 후에는 상기 절연층을 제거하여 데이터 배선, 소스/드레인 전극, 화소 전극을 형성할 수도 있으며 상기 절연층을 제거하지 않고 그대로 보호막으로 사용할 수도 있다.
따라서, 본 발명에 따르면 드레인 전극(463)과 화소 전극(434)을 연결하기 위한 제 3의 콘택홀을 형성할 필요가 없으므로 마스크 공정을 줄일 수가 있다.
이러한 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법에 대하여 도 11a 내지 도 11g를 참조하여 상세히 설명한다.
먼저, 도 11a에 도시한 바와 같이 기판(400) 위에 실리콘 산화막(SiOx)으로 이루어진 버퍼층(410)을 형성하고, 상기 버퍼층(410) 상에 아일랜드 형태의 다결정 실리콘층(420)을 형성한다.
이어서, 도 11b에 도시한 바와 같이, 실리콘 산화막(SiOx)이나 실리콘 질화막(SiNx) 같은 게이트 절연막(430)과 금속층을 차례로 증착한 후, 상기 금속층 및 절연막을 패터닝하여 다결정 실리콘층(420) 상부의 소정 영역에 게이트 전극(442)과 그 하부의 게이트 절연막(430)을 각각 형성한다.
다음으로, 상기 게이트 전극(442)에 의해 드러난 다결정 실리콘층(420)에 이온 도핑(ion doping)을 실시한다. 이때, 게이트 전극(442) 형성시 게이트 배선(411)도 함께 형성된다.
그리고, 도 11c에 도시한 바와 같이, 이온 도핑 후 레이저 활성화 작업을 하여 상기 다결정 실리콘층(420)은 이온이 도핑된 소스 및 드레인 영역(422, 423)과 이온이 도핑되지 않은 액티브층(421)으로 나뉘어진다.
이후, 도 11d에 도시한 바와 같이 실리콘 산화막이나 실리콘 질화막으로 층간 절연막(450)을 형성하고, 이를 패터닝하여 소스 및 드레인 영역(422, 423)을 각각 드러내는 제 1 및 제 2 콘택홀(451, 452)을 형성한다.
이어서, 도 11e에 도시한 바와 같이, 상기 층간 절연막(450) 전면에 투명 전도성 막(490a)을 형성한다.
상기 투명 전도성 물질(490a)로는 ITO(Indium-Tin-Oxide), IZO(Indium-zinc-oxide)이고 이외에 SnO2, ZnO, In2O3등이 있다.
그리고, 상기 투명 전도성 막(490a) 위에 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)와 같은 절연층(495)을 형성한다.
이때, 상기 투명 전도성 막(490a) 위에 형성하는 절연층(495)의 두께를 투과율은 높고 반사율이 낮도록(anti-reflection) 조절하여 상기 투명 전도성 막(490a)의 에너지 흡수가 최대가 되어 결정화가 용이하도록 한다.
이어서, 상기 투명 전도성 막(490a), 대표적으로 ITO의 에너지 밴드 갭이 3.8eV이므로, 레이저의 에너지는 4.0eV 이상이 되도록 하여, 상기 절연층(495) 위로 SLS 방법을 이용하여 레이저 조사한다.
그러면, 높은 에너지가 상기 투명 전도성 막(490)으로 흡수되어 투명 전도성 막(490)을 일축 방향의 그레인으로 성장시킴으로써, 도 11f에 도시한 바와 같이, 결정화된 투명 전도성 막(490b)을 얻을 수 있다.
따라서, 상기와 같이 SLS 방법을 이용하여 일방향의 그레인으로 성장시켜 결정화시킨 투명 전도성 막(490b)은 저항 값이 낮아 데이터 배선(412), 소스/드레인 전극(462, 463), 화소 전극(434)으로 사용할 수 있게 된다.
그리고, 도 11g에 도시한 바와 같이, 상기 결정화된 투명 전도상 막(490b)을 패터닝하여 소스 및 드레인 전극(462, 463)을 형성한다.
이때, 데이터 배선(412)도 함께 형성하며, 소스 및 드레인 전극(462, 463)은 제 1 및 제 2 콘택홀(451, 452)을 통해 소스 및 드레인 영역(462, 463)과 각각 접촉하도록 한다.
그리고, 상기 소스 및 드레인 전극(462, 463)과 같이 형성되어진 화소 전극(434)도 결정화된 투명 전도성 막(490b)으로 이루어지며 상기 드레인 전극(463)과 전기적으로 연결된다.
여기서, 상기 결정화된 투명 전도성 막(490b) 위에 형성되어 있던 절연층(495)은 제거할 수도 있고, 제거하지 않고 그대로 패터닝한 후에 보호막(도시되지 않음)으로 사용할 수도 있다.
본 발명에 따른 액정 표시 장치용 어레이 기판 제조 방법은 투명 전도성 막을 결정화하여 이를 배선 및 소스/드레인 전극 및 화소 전극으로 이용함으로써 마스크 수를 절감하는 데 목적이 있으며 3마스크, 2마스크 공정으로 액정 표시 장치용 어레이 기판을 제조할 수도 있다.
본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판 및 그의 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 액정 표시 장치용 어레이 기판을 제조하는 데 있어서, 데이터 배선, 소스 및 드레인 전극과 화소 전극 등을 결정화된 투명 전도성 막을 이용하여 동시에 형성함으로써 종래의 마스크 수를 저감하여 제조 공정을 감소시킬 수 있으며 생산 수율을 향상시키는 효과가 있다.
또한, 본 발명에 따르면 상기 투명 전도성 막을 결정화하여 데이터 배선 및 화소 전극을 동일한 물질로 형성할 수 있으므로 재료비를 절감하여 제조 비용이 절감되는 효과가 있다.
Claims (46)
- 절연 물질로 이루어진 기판을 형성하는 단계와;상기 기판 위에 투명 전도성 막(Transconductance oxide)을 형성하는 단계와;상기 투명 전도성 막 위에 절연층을 형성하고, 레이저를 조사하여 투명 전도성 막을 결정화하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 절연층은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 또는 SiON으로 이루어지는 것을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 절연층의 굴절률은 1.3 ~ 2.0 인 것을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 투명 전도성 막의 에너지 밴드 갭은 3.0~ 4.0eV인 것을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 레이저의 에너지는 상기 투명 전도성 막의 에너지 밴드 갭보다 큰 것을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 투명 전도성 막은 ITO(Indium-Tin-Oxide), IZO(Indium-zinc-oxide), SnO2, ZnO, In2O3 중에서 선택되어진 하나로 형성되는 것을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 레이저 조사는 순차측면고상법(sequential lateral solidification : SLS)을 이용하는 것을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 절연층의 두께는 dk=λ/2n(k)(dk = 절연층의 두께, λ = 레이저 파장, n = 굴절율, k = 정수)을 만족하는 것을 특징으로 하는 결정화 방법.
- 기판과;상기 기판 위에 일 방향을 가지는 다수의 게이트 배선과 상기 게이트 배선에 연결되어 있는 게이트 전극과;상기 게이트 배선과 상기 게이트 전극 상부에 형성되어 있는 게이트 절연막;상기 게이트 절연막 상부에서 상기 게이트 전극을 덮으며 형성되어 있는 액티브층과;상기 액티브층 상부에 형성되어 있는 오믹 콘택층과;상기 오믹 콘택층 상부에 형성되어 있고 상기 게이트 배선과 직교하며, 결정화된 물질로 이루어지는 데이터 배선, 상기 데이터 배선에서 연장된 소스 전극 및 상기 소스 전극 맞은편에 위치하는 드레인 전극, 상기 드레인 전극에서 연장되는 화소 전극을 포함하여 이루어지고,상기 데이터 배선, 소스 전극 및 드레인 전극, 화소 전극을 이루는 물질은 투명 전도성 물질 및 절연층을 순차적으로 형성한 후, 레이저 조사를 수행하여 상기 투명 전도성 물질을 결정화가 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 삭제
- 제 9항에 있어서,상기 레이저의 에너지는 상기 투명 전도성 물질의 에너지 밴드 갭보다 큰 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 9항에 있어서,상기 데이터 배선, 소스 전극 및 드레인 전극, 화소 전극은 동일 물질로 이루어진 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 삭제
- 삭제
- 제 9항에 있어서,상기 절연층은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 또는 SiON으로 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 9항에 있어서,상기 투명 전도성 물질은 ITO(Indium-Tin-Oxide), IZO(Indium-zinc-oxide), SnO2, ZnO, In2O3 중에서 선택되어진 하나로 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 9항에 있어서,상기 절연층의 굴절률은 1.3 ~ 2.0 인 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 9항에 있어서,상기 투명 전도성 물질의 에너지 밴드 갭은 3.0~ 4.0eV인 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 기판 위에 제 1 방향으로 연장된 게이트 배선과 상기 게이트 배선에 연결된 게이트 전극을 형성하는 단계와;상기 게이트 배선 상부에 게이트 절연막, 비정질 실리콘층, 불순물 비정질 실리콘층을 순차적으로 증착하는 단계와;상기 불순물 비정질 실리콘층 및 상기 비정질 실리콘층을 패터닝하여 액티브층과 오믹 콘택층을 형성하는 단계와;상기 액티브층과 오믹 콘택층이 형성된 기판 위에 투명 전도성 막과 절연층을 형성하는 단계와;상기 절연층 상에 레이저 조사하여 상기 투명 전도성 막을 결정화하는 단계와;상기 결정화된 투명 전도성 막을 패터닝하여 데이터 배선, 소스 및 드레인 전극, 화소 전극을 동시에 형성하는 단계를 포함하여 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 19항에 있어서,상기 레이저 조사는 순차측면고상법(sequential lateral solidification : SLS)을 이용하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 19항에 있어서,상기 절연층의 굴절률은 1.3 ~ 2.0 인 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 19항에 있어서,상기 투명 전도성 막의 에너지 밴드 갭은 3.0~ 4.0eV인 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 19항에 있어서,상기 레이저의 에너지는 상기 투명 전도성 막의 에너지 밴드 갭보다 큰 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 19항에 있어서,상기 투명 전도성 막을 결정화하는 단계 이후에, 상기 절연층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 19항에 있어서,상기 절연층은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 또는 SiON으로 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조방법.
- 제 19항에 있어서,상기 투명 전도성 막은 ITO(Indium-Tin-Oxide), IZO(Indium-zinc-oxide), SnO2, ZnO, In2O3 중에서 선택되어진 하나로 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조방법.
- 삭제
- 기판과;상기 기판 상부에 다결정 실리콘으로 이루어진 액티브층과;상기 액티브층의 양측에 위치하며 불순물이 도핑된 다결정 실리콘으로 이루어진 소스 및 드레인 영역과;상기 액티브층 상부에 위치하는 게이트 절연막과;상기 게이트 절연막 상부에 위치하는 게이트 전극과 상기 게이트 전극과 연결되어 있는 다수의 게이트 배선과;상기 게이트 전극을 덮고 있으며, 상기 소스 및 드레인 영역을 각각 드러내는 제 1 및 제 2 콘택홀을 가지는 층간 절연막과;상기 층간 절연막 상부에 형성되며 결정화된 물질로 이루어지는 상기 제 1 콘택홀을 통해 상기 소스 영역과 접촉하는 소스 전극과 상기 소스 전극에 연장되어 있는 데이터 배선과, 제 2 콘택홀을 통해 드레인 영역과 연결되는 드레인 전극과 상기 드레인 전극에 연장되어 있는 화소 전극을 포함하여 이루어지고,상기 데이터 배선, 소스 전극 및 드레인 전극, 화소 전극을 이루는 물질은 투명 전도성 물질 및 절연층을 순차적으로 형성한 후, 레이저 조사를 수행하여 상기 투명 전도성 물질을 결정화가 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 삭제
- 제 28항에 있어서,상기 레이저의 에너지는 투명 전도성 물질의 에너지 밴드 갭보다 큰 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 삭제
- 삭제
- 삭제
- 제 28항에 있어서,상기 절연층은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 또는 SiON으로 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 28항에 있어서,상기 투명 전도성 물질은 ITO(Indium-Tin-Oxide), IZO(Indium-zinc-oxide), SnO2, ZnO, In2O3 중에서 선택되어진 하나로 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 28항에 있어서,상기 절연층의 굴절률은 1.3 ~ 2.0 인 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 제 28항에 있어서,상기 투명 전도성 물질의 에너지 밴드 갭은 3.0~ 4.0eV인 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
- 기판을 구비하는 단계와;상기 기판 상에 아일랜드 형태의 다결정 실리콘층을 형성하는 단계와;상기 다결정 실리콘층 상부에 게이트 절연막과 게이트 전극을 순차적으로 형성하는 단계와;상기 게이트 전극을 마스크로 이온 주입을 실시하여 상기 다결정 실리콘층에 액티브층과 소스 및 드레인 영역을 형성하는 단계와;상기 게이트 전극을 덮으며 상기 소스 및 드레인 영역을 각각 드러내는 제 1 및 제 2 콘택홀을 가지는 층간 절연막을 형성하는 단계와;상기 층간 절연막 상부에 투명 전도성 막과 절연층을 형성하는 단계와;상기 절연층 상에 레이저 조사하여 상기 투명 전도성 막을 결정화하는 단계와;상기 결정화된 투명 전도성 막을 패터닝하여 상기 제 1 콘택홀을 통해 상기 소스 영역과 접촉하는 소스 전극과 상기 소스 전극에 연장되어 있는 데이터 배선과 상기 제 2 콘택홀을 통해 드레인 영역과 연결되는 드레인 전극과 상기 드레인 전극에 연장되어 있는 화소 전극을 동시에 형성하는 단계를 포함하여 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 38항에 있어서,상기 레이저 조사는 순차측면고상법(sequential lateral solidification : SLS)을 이용하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 38항에 있어서,상기 절연층의 굴절률은 1.3 ~ 2.0 인 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 38항에 있어서,상기 투명 전도성 막의 에너지 밴드 갭은 3.0~ 4.0eV인 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 38항에 있어서,상기 레이저의 에너지는 상기 투명 전도성 막의 에너지 밴드 갭보다 큰 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 38항에 있어서,상기 투명 전도성 막을 결정화하는 단계 이후에, 상기 절연층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 38항에 있어서,상기 절연층은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 또는 SiON으로 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 38항에 있어서,상기 투명 전도성 막은 ITO(Indium-Tin-Oxide), IZO(Indium-zinc-oxide), SnO2, ZnO, In2O3 중에서 선택되어진 하나로 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043385A KR100989257B1 (ko) | 2003-06-30 | 2003-06-30 | 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043385A KR100989257B1 (ko) | 2003-06-30 | 2003-06-30 | 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050003234A KR20050003234A (ko) | 2005-01-10 |
| KR100989257B1 true KR100989257B1 (ko) | 2010-10-20 |
Family
ID=37218464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030043385A KR100989257B1 (ko) | 2003-06-30 | 2003-06-30 | 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100989257B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101123513B1 (ko) * | 2005-05-19 | 2012-03-12 | 엘지디스플레이 주식회사 | 박막트랜지스터 및 그 제조방법 |
| KR100959949B1 (ko) * | 2008-04-23 | 2010-05-26 | 재단법인 구미전자정보기술원 | 플렉서블 기판에 투명 전도성 패턴을 형성하는 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283468A (ja) * | 1996-04-18 | 1997-10-31 | Sony Corp | 低抵抗導電膜の作製方法 |
| JP2000031463A (ja) * | 1998-03-23 | 2000-01-28 | Hoya Corp | 透明電極の形成方法 |
| KR20030006807A (ko) * | 2001-07-16 | 2003-01-23 | 삼성전자 주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
-
2003
- 2003-06-30 KR KR1020030043385A patent/KR100989257B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283468A (ja) * | 1996-04-18 | 1997-10-31 | Sony Corp | 低抵抗導電膜の作製方法 |
| JP2000031463A (ja) * | 1998-03-23 | 2000-01-28 | Hoya Corp | 透明電極の形成方法 |
| KR20030006807A (ko) * | 2001-07-16 | 2003-01-23 | 삼성전자 주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050003234A (ko) | 2005-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101621635B1 (ko) | 어레이 기판과 그 제조 방법 및 디스플레이 디바이스 | |
| US7907226B2 (en) | Method of fabricating an array substrate for liquid crystal display device | |
| US7619286B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US7300831B2 (en) | Liquid crystal display device having driving circuit and method of fabricating the same | |
| KR100584716B1 (ko) | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 | |
| US8049830B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US20080131818A1 (en) | Method for fabrication liquid crystal display device and diffraction mask therefor | |
| JP5615605B2 (ja) | Ｆｆｓモード液晶装置 | |
| KR101055188B1 (ko) | Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR100566612B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| CN210325749U (zh) | 一种阵列基板及显示面板 | |
| KR100343307B1 (ko) | 박막 트랜지스터의 제조방법 | |
| US7362389B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR101969429B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR100989257B1 (ko) | 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| JP2023081048A (ja) | アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法 | |
| JPH0933944A (ja) | 液晶表示装置 | |
| KR20150002950A (ko) | 액정표시장치 어레이 기판 및 그 제조방법 | |
| KR100811643B1 (ko) | 다중층 구조 절연막의 일괄식각 방법 | |
| KR20020091897A (ko) | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 | |
| JP3293568B2 (ja) | 薄膜トランジスタ | |
| KR101086136B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| CN115863359A (zh) | 阵列基板及其制备方法、显示面板 | |
| KR20060133711A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140918 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |