KR20150002950A - 액정표시장치 어레이 기판 및 그 제조방법 - Google Patents
액정표시장치 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20150002950A KR20150002950A KR20130074644A KR20130074644A KR20150002950A KR 20150002950 A KR20150002950 A KR 20150002950A KR 20130074644 A KR20130074644 A KR 20130074644A KR 20130074644 A KR20130074644 A KR 20130074644A KR 20150002950 A KR20150002950 A KR 20150002950A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- metal layer
- layer
- transparent conductive
- forming
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 일 실시예에 따른 액정표시장치 어레이 기판은 기판, 상기 기판 상에 위치하는 게이트 전극, 공통 라인 및 상기 공통 라인에 연결된 공통 전극, 상기 게이트 전극, 공통 라인 및 공통 전극 상에 위치하는 게이트 절연막, 상기 게이트 절연막 상에 상기 게이트 전극과 대응하게 위치하는 반도체층, 상기 반도체층에 각각 연결된 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극 상에 위치하는 보호막, 및 상기 보호막 상에 위치하며, 상기 드레인 전극과 연결된 화소 전극을 포함하며, 상기 게이트 전극과 상기 공통 라인은 제1 금속층 및 상기 제1 금속층을 덮는 투명도전층을 포함하며, 상기 공통 전극은 상기 공통 라인의 투명도전층이 연장되어 이루어진 것을 특징으로 한다.
Description
본 발명은 액정표시장치에 관한 것으로, 보다 자세하게는 게이트 절연막의 막질을 향상시켜 제품의 제조수율을 향상시킬 수 있는 액정표시장치 어레이 기판 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. 상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판과 화소 전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다. 횡전계형 액정표시장치는 화소 전극과 공통 전극 간의 수평 전계를 이용해 액정을 구동함으로써, 시야각이 향상되는 이점이 있다.
도 1은 종래 액정표시장치 어레이 기판의 일부를 나타낸 도면이고, 도 2a 내지 도 2c는 종래 액정표시장치 어레이 기판의 일부를 나타낸 사진이며, 도 3a 내지 도 3c는 게이트 절연막을 나타낸 사진이고, 도 4a 및 도 4b는 각각 반도체층과 소스/드레인 전극의 에칭 후의 게이트 절연막을 나타낸 사진이다.
도 1을 참조하면, 액정표시장치 어레이 기판(10)은 유리 기판(15) 상에 구리(23)/몰리브덴-티타늄(22)/ITO(21)를 순차적으로 적층하고 패터닝하여 게이트 전극(20)과 공통 전극(25)이 형성된다. 그 상부에 게이트 절연막(30)이 형성되고, 게이트 전극(20)과 대응하는 영역에 반도체층(35)이 형성되며, 반도체층(35)에 양측에 연결된 소스 전극(40a)과 드레인 전극(40b)이 형성된다. 그 상부에 보호막(50)이 형성되고, 보호막(50) 상에 드레인 전극(40b)과 연결되는 화소 전극(60)이 형성되어 액정표시장치 어레이 기판(10)이 제조된다.
특히, 게이트 전극(20)과 공통 전극(25)은 구리(23)/몰리브덴-티타늄(22)/ITO(21)의 적층 구조로 형성되고, 그 위에 게이트 절연막(30)의 증착 시 질소(N2), 암모늄(NH3), 실란(SiH4) 가스 등이 사용된다. ITO는 암모늄과 반응하면, 도 2a에 도시된 바와 같이 인듐(In)이 표면으로 석출되어 게이트 절연막의 막질이 저하된다. 또한, 도 2b 및 도 2에 도시된 바와 같이, 구리(Cu)가 과량의 질소 가스에 노출되면 질화 구리(CuNx)로 변하는 양도 증가하게 되어 구리 내에 아웃개싱(outgassing)과 유사하게 공극이 발생하는 문제가 있다.
위와 같은 문제를 해결하기 위해 게이트 절연막의 증착 장비의 공정 조건들을 다양하게 변화시켰으나, 도 3a 내지 도 3c에 도시된 바와 같이, 게이트 절연막의 막질이 저하되는 문제가 종종 발생한다. 그리고, ITO와 암모늄과의 반응에 의해 인듐이 석출되는 것을 개선하기 위해, 암모늄 가스 없이 게이트 절연막을 증착해보았으나, 도 4a 및 도 4b에 도시된 바와 같이, 게이트 절연막 상부에 형성되는 반도체층의 드라이 에칭 후 또는 소스/드레인 전극의 왯(wet) 에칭 후의 게이트 절연막의 막질이 심하게 손상되는 문제가 있다.
본 발명은 게이트 절연막의 막질을 향상시켜 제품의 제조수율을 향상시킬 수 있는 액정표시장치 어레이 기판 및 그 제조방법을 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판은 기판, 상기 기판 상에 위치하는 게이트 전극, 공통 라인 및 상기 공통 라인에 연결된 공통 전극, 상기 게이트 전극, 공통 라인 및 공통 전극 상에 위치하는 게이트 절연막, 상기 게이트 절연막 상에 상기 게이트 전극과 대응하게 위치하는 반도체층, 상기 반도체층에 각각 연결된 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극 상에 위치하는 보호막, 및 상기 보호막 상에 위치하며, 상기 드레인 전극과 연결된 화소 전극을 포함하며, 상기 게이트 전극과 상기 공통 라인은 제1 금속층 및 상기 제1 금속층을 덮는 투명도전층을 포함하며, 상기 공통 전극은 상기 공통 라인의 투명도전층이 연장되어 이루어진 것을 특징으로 한다.
상기 투명도전층은 상기 제1 금속층을 완전히 감싸 덮는 것을 특징으로 한다.
상기 게이트 전극과 상기 공통 라인은 제2 금속층을 더 포함하며, 제2 금속층, 상기 제2 금속층 상에 위치하는 상기 제1 금속층 및 상기 제1 금속층을 덮는 상기 투명도전층으로 이루어진 것을 특징으로 한다.
상기 제1 금속층은 구리 또는 구리합금으로 이루어지고, 제2 금속층은 몰리브덴, 티타늄 또는 이들의 합금으로 이루어지고, 상기 투명도전층은 ITO 또는 IZO로 이루어진 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판의 제조방법은 기판 상에 제1 금속층을 형성하는 단계, 상기 제1 금속층 상에 상기 제1 금속층을 덮는 투명도전층을 형성하여, 상기 제1 금속층 및 상기 제1 금속층을 덮는 투명도전층을 포함하는 게이트 전극과 공통 라인을 형성함과 아울러, 상기 공통 라인으로부터 연장된 투명도전층으로만 이루어진 공통 전극을 형성하는 단계, 상기 게이트 전극, 공통 라인 및 공통 전극 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 상기 게이트 전극과 대응하는 반도체층을 형성하는 단계, 상기 반도체층 상에 각각 연결된 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 전극 및 드레인 전극 상에 보호막을 형성하는 단계, 및 상기 보호막 상에 상기 드레인 전극과 연결된 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기 반도체층, 상기 소스 전극 및 상기 드레인 전극은 하나의 마스크로 패터닝되는 것을 특징으로 한다.
상기 투명도전층은 상기 제1 금속층을 완전히 감싸 덮도록 형성하는 것을 특징으로 한다.
상기 제1 금속층을 형성하기 이전에, 상기 기판 상에 제2 금속층을 형성하고, 상기 제2 금속층 상에 제1 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 제1 금속층은 구리 또는 구리합금으로 이루어지고, 제2 금속층은 몰리브덴, 티타늄 또는 이들의 합금으로 이루어지고, 상기 투명도전층은 ITO 또는 IZO로 이루어진 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판은 기판, 상기 기판 상에 위치하는 게이트 전극, 공통 라인 및 화소 전극, 상기 게이트 전극, 공통 라인 및 화소 전극 상에 위치하는 게이트 절연막, 상기 게이트 절연막 상에 상기 게이트 전극과 대응하게 위치하는 반도체층, 상기 반도체층에 연결되는 소스 전극 및 상기 반도체층과 상기 화소 전극에 연결된 드레인 전극, 상기 소스 전극 및 드레인 전극 상에 위치하는 보호막, 및 상기 보호막 상에 위치하며, 상기 공통 라인과 연결된 화소 전극을 포함하며, 상기 게이트 전극과 상기 공통 라인은 제1 금속층 및 상기 제1 금속층을 덮는 투명도전층을 포함하며, 상기 화소 전극은 투명도전층으로만 이루어진 것을 특징으로 한다.
상기 투명도전층은 상기 제1 금속층을 완전히 감싸 덮는 것을 특징으로 한다.
상기 게이트 전극과 상기 공통 라인은 제2 금속층을 더 포함하며, 제2 금속층, 상기 제2 금속층 상에 위치하는 상기 제1 금속층 및 상기 제1 금속층을 덮는 상기 투명도전층으로 이루어진 것을 특징으로 한다.
상기 제1 금속층은 구리 또는 구리합금으로 이루어지고, 제2 금속층은 몰리브덴, 티타늄 또는 이들의 합금으로 이루어지고, 상기 투명도전층은 ITO 또는 IZO로 이루어진 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판의 제조방법은 기판 상에 제1 금속층을 형성하는 단계, 상기 제1 금속층을 포함하는 기판 상에 투명도전물질을 증착하고 패터닝하여, 상기 제1 금속층 및 상기 제1 금속층을 덮는 투명도전층을 포함하는 게이트 전극과 공통 라인을 형성함과 아울러, 상기 공통 라인과 이격되어 투명도전층으로만 이루어진 화소 전극을 형성하는 단계, 상기 게이트 전극, 공통 라인 및 화소 전극 상에 게이트 절연막을 형성하고 상기 화소 전극을 노출하는 제1 콘택홀을 형성하는 단계, 상기 게이트 절연막 상에 상기 게이트 전극과 대응하는 반도체층을 형성하는 단계, 상기 반도체층 상에 각각 연결된 소스 전극 및 드레인 전극을 형성하되 상기 드레인 전극은 상기 제1 콘택홀을 통해 상기 화소 전극과 연결되는 단계, 상기 소스 전극 및 드레인 전극 상에 보호막을 형성하고, 상기 보호막과 상기 게이트 절연막을 식각하여 상기 공통 라인을 노출하는 제2 콘택홀을 형성하는 단계, 및 상기 보호막 상에 상기 제2 콘택홀을 통해 상기 공통 라인과 연결된 공통 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기 반도체층, 상기 소스 전극 및 상기 드레인 전극은 하나의 마스크로 패터닝되는 것을 특징으로 한다.
상기 투명도전층은 상기 제1 금속층을 완전히 감싸 덮도록 형성하는 것을 특징으로 한다.
상기 제1 금속층을 형성하기 이전에, 상기 기판 상에 제2 금속층을 형성하고, 상기 제2 금속층 상에 제1 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 제1 금속층은 구리 또는 구리합금으로 이루어지고, 제2 금속층은 몰리브덴, 티타늄 또는 이들의 합금으로 이루어지고, 상기 투명도전층은 ITO 또는 IZO로 이루어진 것을 특징으로 한다.
본 발명에 따른 액정표시장치 어레이 기판은 게이트 전극과 공통 라인에서 ITO층이 구리층을 모두 덮어 감싸는 구조로 형성함으로써, 구리층이 질소 가스에 노출되어 공극이 발생하는 것을 방지하여 게이트 절연막의 막질을 향상시킬 수 있는 이점이 있다.
도 1은 종래 액정표시장치 어레이 기판의 일부를 나타낸 도면.
도 2a 내지 도 2c는 종래 액정표시장치 어레이 기판의 일부를 나타낸 사진.
도 3a 내지 도 3c는 게이트 절연막을 나타낸 사진.
도 4a 및 도 4b는 각각 반도체층과 소스/드레인 전극의 에칭 후의 게이트 절연막을 나타낸 사진.
도 5는 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판을 나타낸 평면도.
도 6은 도 5의 I-I'에 따라 절취한 단면도.
도 7a 내지 도 7e는 본 발명의 제1 실시예에 따른 액정표시장치 어레이 기판의 제조방법을 공정별로 나타낸 단면도.
도 8은 본 발명의 제2 실시예에 따른 액정표시장치 어레이 기판을 나타낸 단면도.
도 9a 내지 도 9d는 본 발명의 제2 실시예에 따른 액정표시장치 어레이 기판의 제조방법을 공정별로 나타낸 단면도.
도 10a는 도 1의 구조를 가지는 종래 기술에 따라 제조된 액정표시장치 어레이 기판의 게이트 절연막을 나타낸 사진이고, 도 10b는 도 6의 구조를 가지는 본 발명의 제1 실시예에 따라 제조된 액정표시장치 어레이 기판의 게이트 절연막을 나타낸 사진.
도 2a 내지 도 2c는 종래 액정표시장치 어레이 기판의 일부를 나타낸 사진.
도 3a 내지 도 3c는 게이트 절연막을 나타낸 사진.
도 4a 및 도 4b는 각각 반도체층과 소스/드레인 전극의 에칭 후의 게이트 절연막을 나타낸 사진.
도 5는 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판을 나타낸 평면도.
도 6은 도 5의 I-I'에 따라 절취한 단면도.
도 7a 내지 도 7e는 본 발명의 제1 실시예에 따른 액정표시장치 어레이 기판의 제조방법을 공정별로 나타낸 단면도.
도 8은 본 발명의 제2 실시예에 따른 액정표시장치 어레이 기판을 나타낸 단면도.
도 9a 내지 도 9d는 본 발명의 제2 실시예에 따른 액정표시장치 어레이 기판의 제조방법을 공정별로 나타낸 단면도.
도 10a는 도 1의 구조를 가지는 종래 기술에 따라 제조된 액정표시장치 어레이 기판의 게이트 절연막을 나타낸 사진이고, 도 10b는 도 6의 구조를 가지는 본 발명의 제1 실시예에 따라 제조된 액정표시장치 어레이 기판의 게이트 절연막을 나타낸 사진.
이하, 첨부한 도면들을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지된 내용 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 5는 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판을 나타낸 평면도이고, 도 6은 도 5의 I-I'에 따라 절취한 단면도이다. 하기에서는 설명의 편의를 위해 액정표시장치의 어레이 기판과 하나의 서브픽셀을 나타내고 설명하기로 한다.
도 5를 참조하면, 서브픽셀(P)을 포함하는 기판(미도시) 상에 일 방향으로 연장되며 배열된 게이트 라인(110)이 위치하고, 게이트 라인(110)과 나란하게 배열된 공통 라인(120)이 위치한다. 상기 게이트 라인(110)과 교차하여 서브픽셀(P)을 정의하는 데이터 라인(130)이 위치한다. 따라서, 게이트 라인(110)과 데이터 라인(130)의 교차에 의해 하나의 서브픽셀(P)이 정의된다.
서브픽셀(P)에는 상기 게이트 라인(110)과 일체형인 게이트 전극, 게이트 절연막(미도시), 반도체층(미도시), 상기 데이터 라인(130)에 전기적으로 연결된 소스 전극(155a), 상기 소스 전극(155a)과 이격된 드레인 전극(155b)으로 구성된 박막 트랜지스터(Tr)가 위치한다.
본 도면에서 상기 박막 트랜지스터(Tr)는 채널을 이루는 영역이 'U'형태를 이루는 것을 예로 도시하였지만, 이에 한정되지 않으며, 'I'형태로도 이루어질 수 있다. 또한, 상기 박막 트랜지스터(Tr)는 게이트 라인(110) 그 자체로 이루어지는 게이트 전극을 예로 도시하였지만, 게이트 전극이 게이트 라인(110)으로부터 돌출되어 이루어질 수도 있다.
서브픽셀(P) 내에서 핑거(finger) 형상의 화소 전극(170)이 상기 박막 트랜지스터(Tr)의 드레인 전극(155b)과 연결된다. 그리고, 상기 화소 전극(170)과 대응하여 판 형상의 공통 전극(130)이 위치하여 본 발명의 액정표시장치 어레이 기판을 구성한다.
이하, 도 6을 참조하여, 본 발명의 제1 실시예에 따른 액정표시장치 어레이 기판의 단면을 살펴보면, 기판(105) 상에 게이트 라인(미도시)과 일체형의 게이트 전극(110)과 공통 라인(120) 및 공통 전극(130)이 위치한다. 기판(105)은 유리, 플라스틱 또는 금속 기판으로 이루어진다. 게이트 전극(110)은 저저항의 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo), 이들의 합금이나 ITO, IZO, ITZO 등의 투명도전물질 중 선택되는 하나 또는 이들의 적층 구조로 이루어질 수 있다. 본 발명에서 게이트 전극(110)은 몰리브덴-티타늄층(111), 구리층(112) 및 ITO층(113)이 적층된 구조로 이루어진다. 또한, 공통 라인(120)은 게이트 전극(110)과 동일하게 몰리브덴-티타늄층(111), 구리층(112) 및 ITO층(113)으로 이루어지나 공통 전극(130)은 ITO층의 단일층으로 이루어진다.
상기 게이트 전극(110), 공통 라인(120) 및 공통 전극(130) 상에 이들을 절연시키는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 무기절연물질 예를 들면 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)로 이루어질 수 있다. 게이트 절연막(140) 상에 상기 게이트 전극(110)과 대응되는 영역에 반도체층(150)이 위치한다. 반도체층(150)은 비정질 실리콘 또는 비정질 실리콘을 결정화한 다결정 실리콘으로 이루어진다. 이와는 달리, 반도체층(150)은 금속 산화물계 물질들로 이루어질 수 있으며, 예를 들어, 인듐갈륨아연산화물(IGZO), 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 또는 아연산화물(ZnO)로 이루어질 수 있다.
상기 반도체층(150)의 양측 단부에는 소스 전극(155a)과 드레인 전극(155b)이 각각 위치한다. 따라서, 게이트 전극(110), 반도체층(150), 소스 전극(155a) 및 드레인 전극(155b)을 포함하는 박막 트랜지스터(Tr)를 구성한다. 소스 전극(155a)과 드레인 전극(155b)은 저저항 특성을 갖는 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo) 또는 이들의 합금으로 이루어질 수 있다.
상기 박막 트랜지스터(Tr) 상에 박막 트랜지스터(Tr)을 보호하는 보호막(160)이 위치한다. 보호막(160)은 무기절연물질 예를 들면 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)로 이루어질 수 있다. 보호막(160) 상에 상기 드레인 전극(155b)과 전기적으로 연결되는 화소 전극(170)이 위치한다. 화소 전극(170)은 투명 도전성 물질 예를 들면 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)로 이루어질 수 있다.
이하, 전술한 도 6의 구조를 가지는 제1 실시예에 따른 액정표시장치 어레이 기판의 제조방법을 설명하면 다음과 같다. 도 7a 내지 도 7e는 본 발명의 제1 실시예에 따른 액정표시장치 어레이 기판의 제조방법을 나타낸다.
도 7a를 참조하면, 유리 기판(105) 상에 제1 도전물질과 제2 도전물질을 순차적으로 적층하여 제1 도전층(106)과 제2 도전층(107)을 형성한다. 이때, 제1 도전층(106)과 제2 도전층(107)은 각각 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo), 이들의 합금으로 이루어질 수 있으나, 본 실시예에서는 몰리브덴-티타늄(MoTi)으로 제1 도전층(106)을 형성하고, 구리(Cu)로 제2 도전층(107)을 형성한다. 이어, 기판(105) 전면에 포토레지스트(PR)을 도포하고 게이트 전극과 공통 라인이 형성될 영역에 제1 포토레지스트 패턴(PR1)을 남긴다.
이어, 도 7b를 참조하면, 제1 포토레지스트 패턴(PR2)을 마스크로 하여 제1 도전층(106)과 제2 도전층(107)을 패터닝한다. 이로써, 게이트 전극과 공통 라인이 형성될 영역에 몰리브덴-티타늄층(111)과 구리층(112)이 형성된다. 이어, 기판(105) 전면에 투명도전물질을 증착하여 제3 도전층(132)을 형성한다. 제3 도전층(132)은 ITO, IZO, ITZO 등으로 형성할 수 있으나 본 실시예에서는 ITO로 형성한다. 다음, 기판(105) 전면에 포토레지스트(PR)을 도포하고 게이트 전극, 공통 라인 및 공통 전극이 형성될 영역에 제2 포토레지스트 패턴(PR2)을 남긴다.
다음, 도 7c를 참조하면, 제2 포토레지스트 패턴(PR2)을 마스크로 하여 제3 도전층(132)을 패터닝한다. 이로써, 몰리브덴-티타늄층(111), 구리층(112) 및 ITO층(113)이 적층된 구조로 이루어진 게이트 전극(110)과 공통 라인(120)이 형성된다. 이때, 게이트 전극(110)과 공통 라인(120)에 형성된 ITO층(113)은 몰리브덴-티타늄층(111)과 구리층(112)을 모두 덮어 감싸는 구조로 이루어진다. 이는 추후 게이트 절연막 형성 공정에서 구리층(112)이 반응가스에 노출되는 것을 방지하기 위함이다. 한편, 공통 라인(120)에 형성된 ITO층(113)은 공통 라인(120)으로부터 연속적으로 연장되어 공통 전극(130)을 이루게 된다.
이어, 도 7d를 참조하면, 게이트 전극(110), 공통 라인(120) 및 공통 전극(130)이 형성된 기판(105) 전면에 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 무기절연물질 예를 들면 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)로 이루어질 수 있으나, 본 발명에서는 실리콘질화물로 형성한다. 실리콘질화물을 CVD로 증착하는 공정에서는 질소(N2)와 실란(SiH4) 가스가 반응 가스로 사용된다. 본 발명에서는 암모늄(NH3) 가스는 ITO와의 반응에 의해 인듐이 석출되기 때문에 사용하지 않는다. 또한, 본 발명에서 ITO층(113)이 구리층(112)과 몰리브덴-티타늄층(111)을 모두 덮어 감싸는 구조로 형성되기 때문에, 구리층(112)이 질소 가스에 노출되는 것을 방지한다. 따라서, 구리층(112)이 질소 가스에 노출되어 공극이 발생하지 않도록 하여 게이트 절연막의 막질이 저하되는 것을 방지할 수 있는 이점이 있다.
계속해서, 게이트 절연막(140) 상에 게이트 전극(110)과 대응하는 영역에 반도체층(150)을 형성하고, 반도체층(150)의 양측에 연결된 소스 전극(155a)과 드레인 전극(155b)을 형성한다. 반도체층(150), 소스 전극(155a)과 드레인 전극(155b)인 게이트 절연막(140) 상에 반도체층 물질과 소스/드레인 전극 물질이 순차적으로 적층된 후 하나의 마스크 예를 들어 하프톤 마스크로 패터닝되어 형성된다.
이어, 반도체층(150), 소스 전극(155a)과 드레인 전극(155b)이 형성된 기판(105) 상에 무기절연물질 예를 들면 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)을 증착하여 보호막(160)을 형성한다. 그리고, 보호막(160)의 일부 즉, 드레인 전극(155b)을 노출하는 콘택홀(CH)을 형성한다. 본 도면에서는 드레인 전극(155b)이 두 부분으로 이격되어 표시되어 있으나, 이는 도 5의 I-I'에 따른 절취선에 의한 것임을 참고하면 된다.
다음, 도 7e를 참조하면, 보호막(160) 상에 ITO, IZO 또는 ITZO 중 선택된 어느 하나의 투명도전물질을 증착하고 패터닝함으로써, 공통 전극(130)에 대응하는 화소 전극(170)을 형성한다.
전술한 바와 같이, 본 발명의 제1 실시예에 따른 액정표시장치 어레이 기판은 게이트 전극과 공통 라인에서 ITO층이 구리층을 모두 덮어 감싸는 구조로 형성함으로써, 구리층이 질소 가스에 노출되어 공극이 발생하는 것을 방지하여 게이트 절연막의 막질을 향상시킬 수 있는 이점이 있다.
전술한 본 발명의 제1 실시예에 따른 액정표시장치 어레이 기판은 화소 전극이 공통 전극의 상부에 위치하는 Pixel top 구조를 개시하였고, 이하 하기에서는 공통 전극이 화소 전극의 상부에 위치하는 Vcom top 구조를 개시한다.
도 8은 본 발명의 제2 실시예에 따른 액정표시장치 어레이 기판을 나타낸 단면도이고, 도 9a 내지 도 9d는 본 발명의 제2 실시예에 따른 액정표시장치 어레이 기판의 제조방법을 공정별로 나타낸 도면이다. 하기에서는 전술한 제1 실시예에 동일한 구성에 대해서는 그 설명을 생략하기로 한다.
도 8을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치 어레이 기판의 단면을 살펴보면, 기판(205) 상에 게이트 라인(미도시)과 일체형의 게이트 전극(210)과 공통 라인(220) 및 화소 전극(230)이 위치한다. 전술한 제1 실시예와 동일하게, 게이트 전극(210)과 공통 라인(220)은 몰리브덴-티타늄층(211), 구리층(212) 및 ITO층(213)이 적층된 구조로 이루어진다. 그리고, 화소 전극(230)은 ITO층의 단일층으로 이루어진다.
상기 게이트 전극(210), 공통 라인(220) 및 화소 전극(230) 상에 이들을 절연시키는 게이트 절연막(240)이 위치한다. 게이트 절연막(240) 상에 반도체층(250)이 위치하고, 반도체층(250)의 양측 단부에는 소스 전극(255a)과 드레인 전극(255b)이 각각 위치한다. 그리고, 드레인 전극(255b)은 게이트 절연막(240)에 형성된 제1 콘택홀(CH1)을 통해 화소 전극(230)과 연결된다. 따라서, 게이트 전극(210), 반도체층(250), 소스 전극(255a) 및 드레인 전극(255b)을 포함하는 박막 트랜지스터(Tr)를 구성한다.
상기 박막 트랜지스터(Tr) 상에 박막 트랜지스터(Tr)을 보호하는 보호막(260)이 위치한다. 보호막(260) 상에 상기 공통 라인(220)을 노출하는 제2 비어홀(CH2)을 통해 공통 라인(220)과 연결되는 공통 전극(270)이 위치한다. 따라서, 공통 전극(270)이 화소 전극(230) 상에 위치하는 액정표시장치 어레이 기판을 구성한다.
이하, 전술한 도 8의 구조를 가지는 제2 실시예에 따른 액정표시장치 어레이 기판의 제조방법을 설명하면 다음과 같다. 도 9a를 참조하면, 전술한 제1 실시예의 도 7a와 동일한 공정으로 유리 기판(205) 상에 게이트 전극과 공통 라인이 형성될 영역에 몰리브덴-티타늄층(211)과 구리층(212)을 형성한다. 이어, 기판(205) 전면에 투명도전물질을 증착하여 제3 도전층(232)을 형성한다. 그리고 기판(205) 전면에 포토레지스트(PR)을 도포하고 게이트 전극, 공통 라인 및 화소 전극이 형성될 영역에 제1 포토레지스트 패턴(PR1)을 남긴다.
다음, 도 9b를 참조하면, 제1 포토레지스트 패턴(PR1)을 마스크로 하여 제3 도전층(232)을 패터닝한다. 이로써, 몰리브덴-티타늄층(211), 구리층(212) 및 ITO층(213)이 적층된 구조로 이루어진 게이트 전극(210)과 공통 라인(220)이 형성된다. 이때, 게이트 전극(210)과 공통 라인(220)에 형성된 ITO층(213)은 몰리브덴-티타늄층(211)과 구리층(212)을 모두 덮어 감싸는 구조로 이루어진다. 이는 추후 게이트 절연막 형성 공정에서 구리층(212)이 반응가스에 노출되는 것을 방지하기 위함이다. 이와 동시에 ITO층의 단일 구조로 이루어진 화소 전극(230)이 형성된다.
이어, 게이트 전극(210), 공통 라인(220) 및 화소 전극(230)이 형성된 기판(205) 전면에 게이트 절연막(240)을 형성한다. 본 실시예에서도 제1 실시예와 동일하게 게이트 절연막(240) 형성 공정에서, ITO층(213)이 구리층(212)과 몰리브덴-티타늄층(211)을 모두 덮어 감싸는 구조로 형성되기 때문에, 구리층(112)이 질소 가스에 노출되는 것을 방지한다. 따라서, 구리층(212)이 질소 가스에 노출되어 공극이 발생하지 않도록 하여 게이트 절연막의 막질이 저하되는 것을 방지할 수 있는 이점이 있다. 그리고, 게이트 절연막(240)의 일부 영역 즉, 화소 전극(230)의 일부를 노출하는 제1 콘택홀(CH1)을 형성한다.
이어, 도 9c를 참조하면, 게이트 절연막(240) 상에 게이트 전극(210)과 대응하는 영역에 반도체층(250)을 형성하고, 반도체층(250)의 양측에 연결된 소스 전극(255a)과 드레인 전극(255b)을 형성한다. 이때, 드레인 전극(255b)은 제1 콘택홀(CH1)을 통해 화소 전극(230)과 연결된다. 그리고, 반도체층(250), 소스 전극(255a)과 드레인 전극(255b)이 형성된 기판(205) 상에 보호막(260)을 형성하고, 보호막(260)과 게이트 절연막(240)의 일부 즉, 공통 라인(220)을 노출하는 제2 콘택홀(CH2)을 형성한다.
다음, 도 9d를 참조하면, 보호막(260) 상에 ITO, IZO 또는 ITZO 중 선택된 어느 하나의 투명도전물질을 증착하고 패터닝함으로써, 화소 전극(230)에 대응하는 공통 전극(270)을 형성한다. 공통 전극(270)은 제2 콘택홀(CH2)을 통해 공통 라인(220)과 연결된다.
전술한 바와 같이, 본 발명의 제2 실시예에 따른 액정표시장치 어레이 기판은 게이트 전극과 공통 라인에서 ITO층이 구리층을 모두 덮어 감싸는 구조로 형성함으로써, 구리층이 질소 가스에 노출되어 공극이 발생하는 것을 방지하여 게이트 절연막의 막질을 향상시킬 수 있는 이점이 있다.
도 10a는 도 1의 구조를 가지는 종래 기술에 따라 제조된 액정표시장치 어레이 기판의 게이트 절연막을 나타낸 사진이고, 도 10b는 도 6의 구조를 가지는 본 발명의 제1 실시예에 따라 제조된 액정표시장치 어레이 기판의 게이트 절연막을 나타낸 사진이다.
도 10a를 참조하면, 종래 액정표시장치 어레이 기판은 게이트 절연막의 형성 공정 중에 구리층이 질소 가스에 노출되어 검은 점처럼 보이는 공극이 형성된 것을 확인하였다. 반면, 도 10b를 참조하면, 본 발명의 액정표시장치 어레이 기판은 ITO층이 구리층을 덮어 감싸는 구조로 이루어지기 때문에 게이트 절연막의 막질이 손상되지 않은 것을 확인하였다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
105 : 기판 110 : 게이트 전극
120 : 공통 라인 130 : 공통 전극
140 : 게이트 절연막 150 : 반도체층
155a, 155b : 소스/드레인 전극
160 : 보호막 170 : 화소 전극
120 : 공통 라인 130 : 공통 전극
140 : 게이트 절연막 150 : 반도체층
155a, 155b : 소스/드레인 전극
160 : 보호막 170 : 화소 전극
Claims (18)
- 기판;
상기 기판 상에 위치하는 게이트 전극, 공통 라인 및 상기 공통 라인에 연결된 공통 전극;
상기 게이트 전극, 공통 라인 및 공통 전극 상에 위치하는 게이트 절연막;
상기 게이트 절연막 상에 상기 게이트 전극과 대응하게 위치하는 반도체층;
상기 반도체층에 각각 연결된 소스 전극 및 드레인 전극;
상기 소스 전극 및 드레인 전극 상에 위치하는 보호막; 및
상기 보호막 상에 위치하며, 상기 드레인 전극과 연결된 화소 전극을 포함하며,
상기 게이트 전극과 상기 공통 라인은 제1 금속층 및 상기 제1 금속층을 덮는 투명도전층을 포함하며, 상기 공통 전극은 상기 공통 라인의 투명도전층이 연장되어 이루어진 것을 특징으로 하는 액정표시장치 어레이 기판.
- 제1 항에 있어서,
상기 투명도전층은 상기 제1 금속층을 완전히 감싸 덮는 것을 특징으로 하는 액정표시장치 어레이 기판.
- 제2 항에 있어서,
상기 게이트 전극과 상기 공통 라인은 제2 금속층을 더 포함하며,
제2 금속층, 상기 제2 금속층 상에 위치하는 상기 제1 금속층 및 상기 제1 금속층을 덮는 상기 투명도전층으로 이루어진 것을 특징으로 하는 액정표시장치 어레이 기판.
- 제3 항에 있어서,
상기 제1 금속층은 구리 또는 구리합금으로 이루어지고, 제2 금속층은 몰리브덴, 티타늄 또는 이들의 합금으로 이루어지고, 상기 투명도전층은 ITO 또는 IZO로 이루어진 것을 특징으로 하는 액정표시장치 어레이 기판.
- 기판 상에 제1 금속층을 형성하는 단계;
상기 제1 금속층 상에 상기 제1 금속층을 덮는 투명도전층을 형성하여, 상기 제1 금속층 및 상기 제1 금속층을 덮는 투명도전층을 포함하는 게이트 전극과 공통 라인을 형성함과 아울러, 상기 공통 라인으로부터 연장된 투명도전층으로만 이루어진 공통 전극을 형성하는 단계;
상기 게이트 전극, 공통 라인 및 공통 전극 상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 상기 게이트 전극과 대응하는 반도체층을 형성하는 단계;
상기 반도체층 상에 각각 연결된 소스 전극 및 드레인 전극을 형성하는 단계;
상기 소스 전극 및 드레인 전극 상에 보호막을 형성하는 단계; 및
상기 보호막 상에 상기 드레인 전극과 연결된 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 어레이 기판의 제조방법.
- 제5 항에 있어서,
상기 반도체층, 상기 소스 전극 및 상기 드레인 전극은 하나의 마스크로 패터닝되는 것을 특징으로 하는 액정표시장치 어레이 기판의 제조방법.
- 제5 항에 있어서,
상기 투명도전층은 상기 제1 금속층을 완전히 감싸 덮도록 형성하는 것을 특징으로 하는 액정표시장치 어레이 기판의 제조방법.
- 제7 항에 있어서,
상기 제1 금속층을 형성하기 이전에,
상기 기판 상에 제2 금속층을 형성하고, 상기 제2 금속층 상에 제1 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 어레이 기판의 제조방법.
- 제8 항에 있어서,
상기 제1 금속층은 구리 또는 구리합금으로 이루어지고, 제2 금속층은 몰리브덴, 티타늄 또는 이들의 합금으로 이루어지고, 상기 투명도전층은 ITO 또는 IZO로 이루어진 것을 특징으로 하는 액정표시장치 어레이 기판의 제조방법.
- 기판;
상기 기판 상에 위치하는 게이트 전극, 공통 라인 및 화소 전극;
상기 게이트 전극, 공통 라인 및 화소 전극 상에 위치하는 게이트 절연막;
상기 게이트 절연막 상에 상기 게이트 전극과 대응하게 위치하는 반도체층;
상기 반도체층에 연결되는 소스 전극 및 상기 반도체층과 상기 화소 전극에 연결된 드레인 전극;
상기 소스 전극 및 드레인 전극 상에 위치하는 보호막; 및
상기 보호막 상에 위치하며, 상기 공통 라인과 연결된 화소 전극을 포함하며,
상기 게이트 전극과 상기 공통 라인은 제1 금속층 및 상기 제1 금속층을 덮는 투명도전층을 포함하며, 상기 화소 전극은 투명도전층으로만 이루어진 것을 특징으로 하는 액정표시장치 어레이 기판.
- 제10 항에 있어서,
상기 투명도전층은 상기 제1 금속층을 완전히 감싸 덮는 것을 특징으로 하는 액정표시장치 어레이 기판.
- 제11 항에 있어서,
상기 게이트 전극과 상기 공통 라인은 제2 금속층을 더 포함하며,
제2 금속층, 상기 제2 금속층 상에 위치하는 상기 제1 금속층 및 상기 제1 금속층을 덮는 상기 투명도전층으로 이루어진 것을 특징으로 하는 액정표시장치 어레이 기판.
- 제12 항에 있어서,
상기 제1 금속층은 구리 또는 구리합금으로 이루어지고, 제2 금속층은 몰리브덴, 티타늄 또는 이들의 합금으로 이루어지고, 상기 투명도전층은 ITO 또는 IZO로 이루어진 것을 특징으로 하는 액정표시장치 어레이 기판.
- 기판 상에 제1 금속층을 형성하는 단계;
상기 제1 금속층을 포함하는 기판 상에 투명도전물질을 증착하고 패터닝하여, 상기 제1 금속층 및 상기 제1 금속층을 덮는 투명도전층을 포함하는 게이트 전극과 공통 라인을 형성함과 아울러, 상기 공통 라인과 이격되어 투명도전층으로만 이루어진 화소 전극을 형성하는 단계;
상기 게이트 전극, 공통 라인 및 화소 전극 상에 게이트 절연막을 형성하고 상기 화소 전극을 노출하는 제1 콘택홀을 형성하는 단계;
상기 게이트 절연막 상에 상기 게이트 전극과 대응하는 반도체층을 형성하는 단계;
상기 반도체층 상에 각각 연결된 소스 전극 및 드레인 전극을 형성하되 상기 드레인 전극은 상기 제1 콘택홀을 통해 상기 화소 전극과 연결되는 단계;
상기 소스 전극 및 드레인 전극 상에 보호막을 형성하고, 상기 보호막과 상기 게이트 절연막을 식각하여 상기 공통 라인을 노출하는 제2 콘택홀을 형성하는 단계; 및
상기 보호막 상에 상기 제2 콘택홀을 통해 상기 공통 라인과 연결된 공통 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 어레이 기판의 제조방법.
- 제14 항에 있어서,
상기 반도체층, 상기 소스 전극 및 상기 드레인 전극은 하나의 마스크로 패터닝되는 것을 특징으로 하는 액정표시장치 어레이 기판의 제조방법.
- 제14 항에 있어서,
상기 투명도전층은 상기 제1 금속층을 완전히 감싸 덮도록 형성하는 것을 특징으로 하는 액정표시장치 어레이 기판의 제조방법.
- 제16 항에 있어서,
상기 제1 금속층을 형성하기 이전에,
상기 기판 상에 제2 금속층을 형성하고, 상기 제2 금속층 상에 제1 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 어레이 기판의 제조방법.
- 제17 항에 있어서,
상기 제1 금속층은 구리 또는 구리합금으로 이루어지고, 제2 금속층은 몰리브덴, 티타늄 또는 이들의 합금으로 이루어지고, 상기 투명도전층은 ITO 또는 IZO로 이루어진 것을 특징으로 하는 액정표시장치 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130074644A KR102162888B1 (ko) | 2013-06-27 | 2013-06-27 | 액정표시장치 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130074644A KR102162888B1 (ko) | 2013-06-27 | 2013-06-27 | 액정표시장치 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150002950A true KR20150002950A (ko) | 2015-01-08 |
| KR102162888B1 KR102162888B1 (ko) | 2020-10-08 |
Family
ID=52475937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130074644A KR102162888B1 (ko) | 2013-06-27 | 2013-06-27 | 액정표시장치 어레이 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102162888B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108922895A (zh) * | 2018-07-24 | 2018-11-30 | 信利半导体有限公司 | 一种像素结构及其制作方法、阵列基板及tn型显示面板 |
| WO2020113599A1 (zh) * | 2018-12-03 | 2020-06-11 | 惠科股份有限公司 | 主动开关及其制作方法、显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110033808A (ko) * | 2009-09-25 | 2011-03-31 | 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 어레이 기판 및 그 제조 방법 |
| KR20110070568A (ko) * | 2009-12-18 | 2011-06-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20110138964A (ko) * | 2010-06-22 | 2011-12-28 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| KR20120036116A (ko) * | 2010-10-07 | 2012-04-17 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 |
| KR20130013719A (ko) * | 2011-07-28 | 2013-02-06 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
| KR20130017744A (ko) * | 2011-08-11 | 2013-02-20 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
| KR20130039223A (ko) * | 2011-10-11 | 2013-04-19 | 엘지디스플레이 주식회사 | 표시장치 |
-
2013
- 2013-06-27 KR KR1020130074644A patent/KR102162888B1/ko active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110033808A (ko) * | 2009-09-25 | 2011-03-31 | 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 어레이 기판 및 그 제조 방법 |
| KR20110070568A (ko) * | 2009-12-18 | 2011-06-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20110138964A (ko) * | 2010-06-22 | 2011-12-28 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| KR20120036116A (ko) * | 2010-10-07 | 2012-04-17 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 |
| KR20130013719A (ko) * | 2011-07-28 | 2013-02-06 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
| KR20130017744A (ko) * | 2011-08-11 | 2013-02-20 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
| KR20130039223A (ko) * | 2011-10-11 | 2013-04-19 | 엘지디스플레이 주식회사 | 표시장치 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108922895A (zh) * | 2018-07-24 | 2018-11-30 | 信利半导体有限公司 | 一种像素结构及其制作方法、阵列基板及tn型显示面板 |
| WO2020113599A1 (zh) * | 2018-12-03 | 2020-06-11 | 惠科股份有限公司 | 主动开关及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102162888B1 (ko) | 2020-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| US9018038B2 (en) | Array substrate for liquid crystal display and method for manufacturing the same | |
| US9324735B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US9054195B2 (en) | Array substrate, method for fabricating the same, and display device | |
| US8604470B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| US20170090229A1 (en) | Semiconductor device, display device and method for manufacturing semiconductor device | |
| TWI478355B (zh) | 薄膜電晶體 | |
| US10217778B2 (en) | Array substrate and manufacturing method thereof | |
| US20150102338A1 (en) | Thin film transistor and manufacturing method thereof, and display device | |
| KR20130054780A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| EP3327763B1 (en) | Method for manufacturing array substrate, array substrate, and display device | |
| CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
| KR20100063493A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN103367248A (zh) | 阵列基板、制备方法以及显示装置 | |
| US9673332B2 (en) | Circuit substrate manufacturing method | |
| WO2013143291A1 (zh) | 阵列基板及其制造方法、以及显示设备 | |
| KR20170113739A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| US9048322B2 (en) | Display substrate and method of manufacturing the same | |
| CN108305879A (zh) | 薄膜晶体管阵列基板及制作方法和显示装置 | |
| CN203503657U (zh) | 阵列基板以及显示装置 | |
| KR20160125598A (ko) | 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치 | |
| KR20130033676A (ko) | 프린지 필드 스위칭 모드 액정표시장치 | |
| WO2014080825A1 (ja) | 半導体装置、及び表示装置 | |
| KR102162888B1 (ko) | 액정표시장치 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |