CN103367248A - 阵列基板、制备方法以及显示装置 - Google Patents

阵列基板、制备方法以及显示装置 Download PDF

Info

Publication number
CN103367248A
CN103367248A CN2013102723176A CN201310272317A CN103367248A CN 103367248 A CN103367248 A CN 103367248A CN 2013102723176 A CN2013102723176 A CN 2013102723176A CN 201310272317 A CN201310272317 A CN 201310272317A CN 103367248 A CN103367248 A CN 103367248A
Authority
CN
China
Prior art keywords
grid
data wire
connecting line
via hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102723176A
Other languages
English (en)
Inventor
成军
宁策
孙宏达
杨维
王珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2013102723176A priority Critical patent/CN103367248A/zh
Publication of CN103367248A publication Critical patent/CN103367248A/zh
Priority to PCT/CN2013/087253 priority patent/WO2015000247A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于显示技术领域，具体涉及一种阵列基板、制备方法以及显示装置。一种阵列基板，包括基板以及设置于基板上的多条栅线和多条数据线，栅线与数据线交叉设置且将基板划分为多个像素区域，像素区域内设置有薄膜晶体管，薄膜晶体管包括栅极、源极和漏极，栅极与栅线电连接，源极与数据线电连接，其中，栅极、栅线与数据线同层设置，数据线在与栅线交叉的区域断开，断开的数据线通过与数据线不同层的数-数连接线电连接。有益效果是：本发明的阵列基板中，有源层采用金属氧化物半导体材料形成，整个阵列基板仅需采用四次构图工艺即可制备完成，且栅线与数据线由形成栅极的同层金属层形成，简化了工艺，极大地提高了产能，节约了成本。

Description

阵列基板、制备方法以及显示装置
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板、制备方法以及显示装置。
背景技术
随着科学技术的发展，平板显示装置已取代笨重的CRT(Cathode Ray Tube,阴极射线管)显示装置日益深入人们的日常生活中。目前，常用的平板显示装置包括LCD（Liquid CrystalDisplay：液晶显示装置）、PDP（Plasma Display Panel：等离子显示装置）和OLED（Organic Light-Emitting Diode:有机发光二极管）显示装置。尤其是OLED显示装置，与LCD相比，具有自发光、响应速度快宽视角等诸多优点，可用于柔性显示、透明显示，3D显示等多种应用。
在成像过程中，LCD和有源矩阵驱动式OLED（Active MatrixOrganic Light Emission Display，简称AMOLED）显示装置中的每一像素点都由集成在阵列基板中的薄膜晶体管（Thin FilmTransistor：简称TFT）来驱动，从而实现图像显示。每个薄膜晶体管可独立控制一个像素点，而不会对其他像素点造成串扰。薄膜晶体管作为发光控制开关，是实现LCD和OLED显示装置显示的关键，直接关系到高性能显示装置的发展方向。
薄膜晶体管主要包括栅极、栅绝缘层、有源层、源极和漏极。目前，有源层通常采用含硅材料或金属氧化物半导体材料形成。
采用金属氧化物半导体材料作为有源层，薄膜晶体管具有较好的开态电流、开关特性，且迁移率高，均匀性好，不需要增加补偿电路，在掩模数量和制作难度上均有优势；金属氧化物半导体材料具有高氧含量时能表现出很好的半导体特性，具有较低氧含量时具有较低的电阻率，因此可作为透明电极使用，足以用于需要快速响应和较大电流的应用，如应用于高频、高分辨率、中大尺寸的LCD以及OLED显示装置中。同时，金属氧化物半导体材料形成有源层的制作工艺简单，采用溅射等方法即可，与现有的LCD产线匹配性好，容易转型，不需增加额外的设备，具有成本优势。
但是，采用金属氧化物半导体材料作为有源层，薄膜晶体管的制备工艺一般需采用六次以上的构图工艺，产能较低。如图1所示，现有技术中采用金属氧化物半导体材料形成有源层的薄膜晶体管的一种典型结构为：在基板1上设置栅极2a，在栅极2a上设置栅绝缘层3，在栅绝缘层3上设置有源层4（即金属氧化物半导体层），在有源层4上设置刻蚀阻挡层5，在刻蚀阻挡层5上设置源极6a和漏极6b，在源极6a和漏极6b上设置钝化层7，在钝化层7上设置像素电极8（即ITO透明电极层）。
相应的，上述结构的薄膜晶体管的制备方法为：在基板1上沉积栅极金属材料，采用第一次构图工艺形成栅极2a；在栅极2a上沉积栅绝缘层3，在栅绝缘层3上沉积有源层4，采用第二次构图工艺形成沟槽区和源极、漏极接触区；在有源层4上沉积刻蚀阻挡层薄膜，采用第三次构图工艺形成刻蚀阻挡层5；在刻蚀阻挡层5上沉积金属材料，采用第四次构图工艺形成源极6a和漏极6b；在源极6a和漏极6b上沉积钝化层薄膜，采用第五次构图工艺形成钝化层7以及钝化层7中的过孔；在钝化层7上沉积ITO透明电极材料，采用第六次构图工艺形成像素电极8，像素电极8通过过孔与漏极6b连接。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种阵列基板、制备方法以及显示装置，该阵列基板仅需采用四次构图工艺即可制备完成，且栅线与数据线由形成栅极的同层金属层形成，简化了工艺。
解决本发明技术问题所采用的技术方案是该阵列基板，包括基板以及设置于所述基板上的多条栅线和多条数据线，所述栅线与所述数据线交叉设置且将所述基板划分为多个像素区域，所述像素区域内设置有薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，所述栅极与所述栅线电连接，所述源极与所述数据线电连接，其中，所述栅极、所述栅线与所述数据线同层设置，所述数据线在与所述栅线交叉的区域断开，断开的所述数据线通过与所述数据线不同层的数-数连接线电连接。
优选的是，所述像素区域内还设置有像素电极，所述数-数连接线、所述源极、所述漏极与所述像素电极同层设置，所述数-数连接线设置于对应着所述数据线与所述栅线的断开区域、且与断开的所述数据线连接。
优选的是，所述阵列基板还包括栅绝缘层和有源层，所述栅绝缘层设置于所述栅极与所述源极和所述漏极之间；所述有源层与所述栅极正对设置，且位于所述栅绝缘层远离所述栅极的一侧；所述源极与所述漏极紧邻所述有源层设置于对应着所述有源层的两端、且与所述栅极在正投影方向上部分重叠。
一种优选的结构是，所述阵列基板还包括刻蚀阻挡层，
所述栅极、所述栅线与所述数据线同层设置于所述基板上；
所述栅绝缘层设置于所述栅极、所述栅线与所述数据线的上方，且完全覆盖所述栅极、所述栅线与所述数据线，所述栅绝缘层在对应着所述数据线的区域开设有第一连接线过孔和第一源-数连接线过孔；
所述有源层设置于所述栅绝缘层对应着所述栅极的上方，且完全覆盖所述栅极对应着的区域；
所述刻蚀阻挡层设置于所述有源层的上方，所述刻蚀阻挡层对应着所述有源层的一端开设有源极过孔，所述刻蚀阻挡层对应着所述有源层的另一端开设有漏极过孔，所述刻蚀阻挡层对应着所述数据线的区域开设有第二连接线过孔和第二源-数连接线过孔；
所述数-数连接线、所述源极、所述漏极与所述像素电极同层设置于所述刻蚀阻挡层的上方，所述源极嵌入所述源极过孔且与所述有源层接触，所述源极与所述数据线通过所述第一源-数连接线过孔和所述第二源-数连接线过孔电连接，所述数-数连接线通过所述第一连接线过孔和所述第二连接线过孔使得断开的多条所述数据线电连接；所述漏极嵌入所述漏极过孔且与所述有源层接触，所述漏极与所述像素电极电连接。
一种优选的结构是，所述阵列基板还包括钝化层，
所述有源层设置于所述基板上；
所述栅绝缘层设置于所述有源层的上方，且所述有源层与所述栅线平行的相对的两端未被所述栅绝缘层覆盖；
所述栅极、所述栅线与所述数据线同层设置于所述栅绝缘层的上方，且所述栅极在正投影方向上的面积小于所述有源层的面积；
所述钝化层设置于所述栅极、所述栅线与所述数据线的上方，且完全覆盖所述栅极、所述栅线与所述数据线，所述钝化层对应着所述有源层未被所述栅绝缘层覆盖的一端开设有源极过孔，所述钝化层对应着所述有源层未被所述栅绝缘层覆盖的另一端开设有漏极过孔，所述钝化层对应着所述数据线的区域开设有连接线过孔和源-数连接线过孔；
所述数-数连接线、所述源极、所述漏极与所述像素电极同层设置于所述钝化层的上方，所述源极嵌入所述源极过孔且与所述有源层接触，所述源极与所述数据线通过源-数连接线过孔电连接，所述数-数连接线通过连接线过孔使得断开的多条所述数据线电连接；所述漏极嵌入所述漏极过孔且与所述有源层接触，所述漏极与所述像素电极电连接。
优选的是，所述栅极、所述栅线和所述数据线采用相同的材料、且在同一构图工艺中形成。
进一步优选的是，所述栅极、所述栅线和所述数据线均采用钼、钼铌合金、铝、铝钕合金、钛、铬和铜中的至少一种材料形成；所述栅极、所述栅线和所述数据线为单层或多层复合叠层结构，所述栅极、所述栅线和所述数据线的厚度范围为100-3000nm。
优选的是，所述数-数连接线、所述源极、所述漏极和所述像素电极采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成；
所述有源层采用金属氧化物半导体材料形成；
所述栅绝缘层为单层或多层复合叠层结构，所述栅绝缘层采用硅氧化物、硅氮化物、铪氧化物、硅氮氧化物、铝氧化物中的至少一种材料形成；
所述刻蚀阻挡层或所述钝化层为单层或多层复合叠层结构，采用硅氧化物、硅氮化物、铪氧化物、铝氧化物中的至少一种材料形成。
一种显示装置，包括上述的阵列基板。
一种阵列基板的制备方法，包括在基板上形成多条栅线和多条数据线以将所述基板划分为多个像素区域的步骤，还包括在所述像素区域内形成薄膜晶体管的步骤，所述薄膜晶体管包括栅极、源极和漏极，所述栅极与所述栅线电连接，所述源极与所述数据线电连接，其中，所述栅极、所述栅线与所述数据线采用同一构图工艺形成在同层，所述数据线在与所述栅线交叉的区域断开，断开的所述数据线通过形成在不同层的数-数连接线与所述数据线电连接。
一种优选方法具体包括如下步骤：
步骤S1：采用一次构图工艺，在基板上形成包括栅极、栅线和数据线的图形，所述数据线在与所述栅线交叉的区域断开；
步骤S2：采用一次构图工艺，在完成步骤S1的所述基板上形成包括栅绝缘层的图形，以及在所述栅绝缘层对应着所述栅极的上方形成包括有源层的图形，所述栅绝缘层完全覆盖所述栅极、所述栅线和所述数据线，所述有源层完全覆盖所述栅极对应着的区域；
步骤S3：采用一次构图工艺，在完成步骤S2的所述基板上形成包括刻蚀阻挡层的图形；
步骤S4：采用一次构图工艺，在完成步骤S3的所述基板形成包括数-数连接线、源极、漏极和像素电极的图形。
优选的是，在步骤S2中：所述栅绝缘层对应着数据线的区域形成有第一连接线过孔和第一源-数连接线过孔；在步骤S3中：所述刻蚀阻挡层对应着所述有源层的一端形成有源极过孔，所述刻蚀阻挡层对应着所述数据线的区域形成有第二连接线过孔和第二源-数连接线过孔；在步骤S4中：所述源极嵌入所述源极过孔且与所述有源层接触，所述源极与所述数据线通过所述第一源-数连接线过孔和所述第二源-数连接线过孔电连接，所述数-数连接线通过第一连接线过孔和第二连接线过孔使得断开的多条所述数据线电连接；
在步骤S3中：所述刻蚀阻挡层对应着所述有源层的另一端形成有漏极过孔；在步骤S4中：所述漏极嵌入所述漏极过孔且与所述有源层接触，所述漏极与所述像素电极电连接。
一种优选方法具体包括如下步骤：
步骤S1：采用一次构图工艺，在基板上形成包括有源层的图形，以及在所述有源层的上方形成包括栅绝缘层的图形，所述有源层与所述栅线平行的相对的两端未被所述栅绝缘层覆盖；
步骤S2：采用一次构图工艺，在完成步骤S1的所述基板上形成包括栅极、栅线和数据线的图形，所述数据线在与所述栅线交叉的区域断开，所述栅极在正投影方向上的面积小于所述有源层的面积；
步骤S3：采用一次构图工艺，在完成步骤S2的所述基板上形成包括钝化层的图形；
步骤S4：采用一次构图工艺，在完成步骤S3的所述基板形成包括数-数连接线、源极、漏极和像素电极的图形。
优选的是，在步骤S3中：所述钝化层对应着所述有源层未被所述栅绝缘层覆盖的一端形成有源极过孔，所述钝化层对应着所述数据线的区域形成有连接线过孔和源-数连接线过孔；在步骤S4中：所述源极嵌入所述源极过孔且与所述有源层接触，所述源极与所述数据线通过所述源-数连接线过孔电连接，所述数-数连接线通过连接线过孔使得断开的多条所述数据线电连接；
在步骤S3中：所述钝化层对应着所述有源层未被所述栅绝缘层覆盖的另一端形成有漏极过孔；在步骤S4中：所述漏极嵌入所述漏极过孔且与所述有源层接触，所述漏极与所述像素电极电连接。
本发明的有益效果是：本发明的阵列基板中，有源层采用金属氧化物半导体材料形成，整个阵列基板仅需采用四次构图工艺即可制备完成，且栅线与数据线由形成栅极的同层金属层形成，简化了工艺，极大地提高了产能，节约了成本。
附图说明
图1为现有技术中阵列基板的剖视图；
图2-1、2-2为本发明实施例1中阵列基板的结构示意图；
其中，
图2-1为阵列基板的平面图;
图2-2为图2-1所示的沿D-D向剖视图；
图3-1至3-8为本发明实施例1中阵列基板的制备流程图；
其中：
图3-1为第一次构图工艺形成包括栅极、栅线和数据线的图形的平面图；
图3-2为图3-1所示的沿A-A向的剖视图；
图3-3为第二次构图工艺形成包括栅绝缘层、有源层的图形的平面图；
图3-4为图3-3所示的沿B-B向的剖视图；
图3-5为第三次构图工艺形成包括刻蚀阻挡层的图形的平面图；
图3-6为图3-5所示的沿C-C向的剖视图；
图3-7为第四次构图工艺形成包括数-数连接线、源极、漏极和像素电极的图形的平面图；
图3-8为图3-7所示的沿D-D向的剖视图；
图4-1、4-2为本发明实施例2中阵列基板的结构示意图；
其中：
图4-1为阵列基板的平面图；
图4-2为图4-1所示的沿D-D向的剖视图；
图5-1至5-8为本发明实施例2中阵列基板的制备流程图；
其中：
图5-1为第一次构图工艺形成包括有源层、栅绝缘层的平面图；
图5-2为图5-1所示的沿A-A向的剖视图；
图5-3为第二次构图工艺形成包括栅极、栅线和数据线的图形的平面图；
图5-4为图5-3所示的沿B-B向的剖视图；
图5-5为第三次构图工艺形成包括钝化层的图形的平面图；
图5-6为图5-5所示的沿C-C向的剖视图；
图5-7为第四次构图工艺形成包括数-数连接线、源极、漏极和像素电极的图形的平面图；
图5-8为图5-7所示的沿D-D向的剖视图；
图6-1、6-2为对应着图5-1、5-2中采用光刻胶掩模进行构图工艺的示意图；
附图标记：1－基板；2a－栅极；2b-栅线；2c-数据线；2d-公共电极线；3－栅绝缘层；30-栅绝缘层薄膜；4-有源层；40-有源层薄膜；41-光刻胶掩模；5-刻蚀阻挡层；6a－源极；6b-漏极；7－钝化层；7a-源极过孔；7b-漏极过孔；7c-连接线过孔；71c-第一连接线过孔；72c-第二连接线过孔；7d-源-数连接线过孔；71d-第一源-数连接线过孔；72d-第二源-数连接线过孔；8－像素电极；9－数-数连接线。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明阵列基板、制备方法以及显示装置作进一步详细描述。
一种阵列基板，包括基板以及设置于基板上的多条栅线和多条数据线，所述栅线与所述数据线交叉设置且将所述基板划分为多个像素区域，所述像素区域内设置有薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，所述栅极与所述栅线电连接，所述源极与所述数据线电连接，其中，栅极、栅线与数据线同层设置，数据线在与栅线交叉的区域断开，断开的数据线通过与数据线不同层的数-数连接线电连接。
一种包括上述阵列基板的显示装置。
一种阵列基板的制备方法，包括在基板上形成多条栅线和多条数据线以将所述基板划分为多个像素区域的步骤，还包括在所述像素区域内形成薄膜晶体管的步骤，所述薄膜晶体管包括栅极、源极和漏极，所述栅极与所述栅线电连接，所述源极与所述数据线电连接，其中，所述栅极、所述栅线与所述数据线采用同一构图工艺形成在同层，所述数据线在与所述栅线交叉的区域断开，断开的所述数据线通过形成在不同层的数-数连接线与所述数据线电连接。
实施例1：
如图2-1和图2-2所示，阵列基板包括依次层叠设置于基板1上的栅极2a与数据线2c（还同层设置有栅线2b，图2-2中未示出）、栅绝缘层3、有源层4、刻蚀阻挡层5以及同层设置的源极6a、漏极6b、像素电极8和数-数连接线9。其中，栅极2a与栅线2b电连接，数据线2c与源极6a电连接，栅线2b与数据线2c交叉设置且将基板1划分为多个像素区域。
在本实施例中，数据线2c在与栅线2b交叉的区域断开，断开的数据线2c通过与数据线2c不同层的数-数连接线9电连接；数-数连接线9设置于对应着数据线2c与栅线2b的断开区域、且与断开的数据线2c连接。另外，栅绝缘层3设置于栅极2a与源极6a和漏极6b之间；有源层4与栅极2a正对设置，且位于栅绝缘层3远离栅极2a的一侧；源极6a与漏极6b紧邻有源层4设置于对应着有源层4的两端、且与栅极2a在正投影方向上部分重叠。
具体的，如图2-1和图2-2所示，阵列基板的结构如下：
栅极2a、栅线2b与数据线2c同层设置于基板1上；
栅绝缘层3设置于栅极2a、栅线2b与数据线2c的上方，且完全覆盖栅极2a、栅线2b与数据线2c，栅绝缘层3在对应着数据线2c的区域开设有第一连接线过孔71c（对应着图2-1中第二连接线过孔72c下方，图2-2中未具体示出）和第一源-数连接线过孔71d（对应着图2-1中第二源-数连接线过孔72d下方，图2-2中未具体示出）；
有源层4设置于栅绝缘层3对应着栅极2a的上方，且完全覆盖栅极2a对应着的区域；
刻蚀阻挡层5设置于有源层4的上方，刻蚀阻挡层5对应着有源层4的一端开设有源极过孔7a，刻蚀阻挡层5对应着有源层4的另一端开设有漏极过孔7b，刻蚀阻挡层5对应着数据线2c的区域开设有第二连接线过孔72c和第二源-数连接线过孔72d；
数-数连接线9、源极6a、漏极6b与像素电极8同层设置于刻蚀阻挡层5的上方，源极6b嵌入源极过孔7a且与有源层4接触，源极6a与数据线2c通过第一源-数连接线过孔71d和第二源-数连接线过孔72d电连接，数-数连接线9通过第一连接线过孔71c和第二连接线过孔72c使得断开的多条数据线2c电连接；漏极6b嵌入漏极过孔7b且与有源层4接触，漏极6b与像素电极8电连接。
优选的是，栅极2a、栅线2b和数据线2c均采用钼（Mo）、钼铌合金（MoNb）、铝（Al）、铝钕合金（AlNd）、钛（Ti）、铬（Cr）和铜（Cu）中的至少一种材料形成，优选为钼、铝或含钼、铝的合金；栅极2a、栅线2b和数据线2c为单层或多层复合叠层结构，栅极2a、栅线2b和数据线2c的厚度范围为100-3000nm。
源极6a、漏极6b、像素电极8和数-数连接线9采用氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铟锡（ITO）、氧化铟镓锡、铟镓氧化锌（ITZO）中的至少一种材料形成。在本实施例中，源极6a、漏极6b、像素电极8和数-数连接线9，可选择氧化铟锡、氧化铟镓锌、氧化铟锌、铟镓氧化锌等透明导电材料形成。
有源层4采用金属氧化物半导体材料形成，包括由包含铟（In）、镓（Ga）、锌（Zn）、氧（O）、锡（Sn）等元素的材料制成，其中必须包含氧元素和其他两种或两种以上的元素，如氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铟锡（InSnO）、氧化铟镓锡（InGaSnO）中的至少一种材料。
栅绝缘层3为单层或多层复合叠层结构，栅绝缘层3采用硅氧化物（SiOx）、硅氮化物（SiNx）、铪氧化物（HfOx）、硅氮氧化物（SiON）、铝氧化物（AlOx）中的至少一种材料形成。
刻蚀阻挡层5为单层或多层复合叠层结构，采用硅氧化物（SiOx）、硅氮化物（SiNx）、铪氧化物（SiON）、铝氧化物（AlOx）中的至少一种材料形成。
相应的，上述阵列基板的制备方法，包括在基板上形成多条栅线和多条数据线以将基板划分为多个像素区域的步骤，还包括在像素区域内形成薄膜晶体管的步骤，薄膜晶体管包括栅极、源极和漏极，栅极与栅线电连接，源极与数据线电连接，其中，栅极、栅线与数据线采用同一构图工艺形成在同层，数据线在与栅线交叉的区域断开，断开的数据线通过形成在不同层的数-数连接线与数据线电连接。
在具体阐述之前，应该理解的是，本发明中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
具体的，该方法包括如下步骤：
步骤S1：采用一次构图工艺，在基板上形成包括栅极、栅线和数据线的图形，数据线在与栅线交叉的区域断开。
在该步骤中，如图3-1、图3-2所示，在基板1上形成电极金属膜，采用一次构图工艺形成包括栅极2a、栅线2b（图3-2中未示出）和数据线2c的图形，数据线2c在与栅线2b交叉的区域断开。从该步骤中可知，栅极2a、栅线2b、数据线2c是采用同一层电极金属膜形成的。
其中，采用沉积、溅射或热蒸发的方法在基板1上形成电极金属薄膜。
进一步的，在阵列基板的非像素区域，形成包括栅极2a、栅线2b与数据线2c的图形的同时，还形成有公共电极线2d，公共电极线2d留待后续工艺中形成公共电极后，与公共电极电连接，这里不再详述。
其中，剖视图3-2为沿着平面图3-1中A-A向的剖视图。这里，为能更突出地示意本实施例中阵列基板在制备过程中的剖面结构，剖视图3-2与平面图3-1的比例设置稍有不同，以下各剖视图与各平面图与此同。
步骤S2：采用一次构图工艺，在完成步骤S1的基板上形成包括栅绝缘层的图形，以及在栅绝缘层对应着栅极的上方形成包括有源层的图形。
在该步骤中，如图3-3、图3-4所示，在完成步骤S1的基板1上形成栅绝缘层薄膜（FGI Deposition），即在栅极2a、栅线2b和数据线2c的上方形成栅绝缘层薄膜；然后在栅绝缘层薄膜的上方形成有源层薄膜（Active Deposition）。采用一次构图工艺同时形成包括栅绝缘层3和有源层4的图形，栅绝缘层3对应着数据线2c的区域形成有第一连接线过孔71c和第一源-数连接线过孔71d。
其中，采用等离子体增强化学气相沉积法（Plasma EnhancedChemical Vapor Deposition：简称PECVD）形成栅绝缘层薄膜，采用沉积、溅射或热蒸发等方法形成有源层薄膜。
这里，由于栅绝缘层3一般采用透明材料（硅氧化物、硅氮化物、铪氧化物、硅氮氧化物、铝氧化物）形成，对平面图的观察不会造成阻碍，因此在图3-3的平面示意图中略去栅绝缘层3的示意，只相应示出其中开设的连接线过孔和源-数连接线过孔的位置；同时，为便于了解像素区域中各层结构以及各层之间的位置关系，平面图3-3中的各层设置为具有一定透明度，以下各平面图与此同。
步骤S3：采用一次构图工艺，在完成步骤S2的基板上形成包括刻蚀阻挡层的图形。
在该步骤中，如图3-5、图3-6所示，在完成步骤S2的基板上形成刻蚀阻挡层薄膜，采用一次构图工艺形成包括刻蚀阻挡层5的图形。刻蚀阻挡层5对应着有源层4的一端形成有源极过孔7a，刻蚀阻挡层5对应着有源层4的另一端形成有漏极过孔7b，刻蚀阻挡层5对应着数据线2c的区域形成有第二连接线过孔72c和第二源-数连接线过孔72d。
其中，采用沉积、溅射、热蒸发或用特殊的PECVD等方法形成刻蚀阻挡层薄膜。蚀刻阻挡层薄膜的特点是膜层含有较低的氢含量、并且有很好的表面特性。
步骤S4：采用一次构图工艺，在完成步骤S3的基板形成包括数-数连接线、源极、漏极和像素电极的图形。
在该步骤中，如图3-7、图3-8所示，在完成步骤S3的基板1上形成透明电极金属薄膜，采用一次构图工艺在刻蚀阻挡层5上对应着有源层4的一端形成源极6a，在对应着有源层4的另一端形成漏极6b，在对应着数据线2c的区域形成数-数连接线9，同时，在靠近漏极6b的一侧形成像素电极8，像素电极8与漏极6b电连接。
其中：源极6a嵌入源极过孔7a且与有源层4接触，源极6a与数据线2c通过第一源-数连接线过孔71d（在图3-7中对应着第二源-数连接线过孔72d的下方）和第二源-数连接线过孔72d电连接，数-数连接线9通过第一连接线过孔71c（在图3-7中对应着第二连接线过孔72c的下方）和第二连接线过孔72c使得断开的多条数据线2c电连接，断开的数据线2c得以连接在一起；漏极6b嵌入漏极过孔7b且与有源层4接触，漏极6b与像素电极8电连接。
其中，采用沉积、溅射或热蒸发的方法形成电极金属薄膜，电极金属薄膜的厚度范围为20-150nm。本实施例中的电极金属薄膜采用金属氧化物半导体，具体的可以是：氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铟锡（ITO）、氧化铟镓锡（InGaSnO）中的至少一种材料形成，例如：采用氧化铟锡（ITO）材料作为电极金属，并采用溅射成膜的工艺形成非晶态的透明电极金属薄膜，再通过退火使之晶化。本实施例中，由于形成薄膜晶体管的有源层采用了金属氧化物半导体材料，使得源极与漏极之间的电子迁移率增加，因此能获得较好的源极与漏极之间的电子迁移率。
在本实施例中，形成像素电极的透明电极金属薄膜还同时形成了用于连接断开的数据线的数-数连接线，数-数连接线通过在栅绝缘层中开设的第一连接线过孔、第一源-数连接线过孔以及在刻蚀阻挡层中开设的第二连接线过孔、第二源-数连接线过孔，使得断开的多段数据线得以连接成完整的数据线。
这里应该理解的是，数-数连接线9只要能使得断开的数据线2c之间互相电连接即可，对数-数连接线9的宽度不做限定；同时，为了较好地示出数据线2c与第二连接线过孔72c的位置关系，在图3-7中数-数连接线9的宽度略小于数据线2c的宽度。但是，在实际生产工艺中，数-数连接线9的宽度通常设计为不小于数据线2c的宽度，以保证数据线2c之间良好的导通性。
本实施例的阵列基板，相比现有技术中采用金属氧化物半导体作为有源层时，需采用六次构图工艺才能形成阵列基板的制备，本实施例只需四次构图工艺即可完成阵列基板的制备，大大简化了工艺流程，节省了工艺时间。
一种显示装置，包括上述的阵列基板。显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例2：
在本实施例中，阵列基板中的薄膜晶体管为顶栅型结构。
如图4-1和图4-2所示，本实施例中阵列基板的结构具体如下：
有源层4设置于基板1上；
栅绝缘层3设置于有源层4的上方，且有源层4与栅线2b平行的相对的两端未被栅绝缘层3覆盖；
栅极2a、栅线2b与数据线2c同层设置于栅绝缘层3的上方，且栅极2a在正投影方向上的面积小于有源层4的面积；
钝化层7设置于栅极2a、栅线2b与数据线2c的上方，且完全覆盖栅极2a、栅线2b与数据线2c，钝化层7对应着有源层4未被栅绝缘层3覆盖的一端开设有源极过孔7a，钝化层7对应着有源层未被栅绝缘层3覆盖的另一端开设有漏极过孔7b，钝化层7对应着数据线2c的区域开设有连接线过孔7c和源-数连接线过孔7d；
数-数连接线9、源极6a、漏极6b与像素电极8同层设置于钝化层7的上方，源极6a嵌入源极过孔7a且与有源层4接触，源极6a与数据线2c通过源-数连接线过孔7d电连接，数-数连接线9通过连接线过孔7c使得断开的多条数据线2c电连接；漏极6b嵌入漏极过孔7b且与有源层4接触，漏极6b与像素电极8电连接。
相应的，如图5-1至5-8所示，上述阵列基板的制备方法具体包括如下步骤：
步骤S1：采用一次构图工艺，在基板上形成包括有源层的图形，以及在有源层的上方形成包括栅绝缘层的图形，有源层与栅线平行的相对的两端未被栅绝缘层覆盖。
在该步骤中，如图5-1、图5-2所示，采用金属氧化物半导体材料在基板1上方形成有源层薄膜，金属氧化物半导体材料包括氧化铟镓锌（IGZO）、氧化铟（In2O3）、氧化锌（ZnO）或氧化铟锡锌（ITZO）等。
在本实施例中，在基板1上先后形成有源层薄膜和栅绝缘层薄膜。采用第一次构图工艺形成包括有源层4和栅绝缘层3的图形。其中，有源层4与栅线2b平行的相对的两端未被栅绝缘层3覆盖，以便于后续工艺中有源层4与源极6a和漏极6b的接触。
作为一种示例，如图6-1、图6-2所示，该步骤更具体的步骤如下：
步骤S11：利用磁控溅射方式沉积厚度范围为30-50nm的金属氧化物半导体薄膜（如图6-1中的有源层薄膜40），然后利用PECVD方式沉积厚度范围为200-400nm的栅绝缘层薄膜（如图6-1中的栅绝缘层薄膜30）；
步骤S12：在栅绝缘层薄膜30上方涂覆一层光刻胶，并采用灰色调掩模板或半色调掩模板对光刻胶进行曝光、显影工艺，完全去除部分光刻胶，同时还部分保留部分光刻胶（具体的完全去除部分和部分保留部分由有源层与栅绝缘层的图形决定），形成光刻胶掩模41，如图6-1所示；然后在光刻胶掩模41的保护下，通过湿刻工艺形成包括有源层4的图形；并通过第一次干刻工艺形成包括栅绝缘层3的部分图形。
步骤S13：通过灰化工艺，继续对光刻胶进行曝光、显影，去除部分保留的光刻胶，如图6-2所示，改变光刻胶掩模41的保护范围，然后通过第二次干刻工艺形成包括栅绝缘层3的完整图形。
步骤S2：采用一次构图工艺，在完成步骤S1的基板上形成包括栅极、栅线和数据线的图形，数据线在与栅线交叉的区域断开，栅极在正投影方向上的面积小于有源层的面积。
在该步骤中，如图5-3、图5-4所示，利用磁控溅射方式沉积厚度范围为200-300nm的电极金属薄膜，采用第二次构图工艺形成包括栅极2a、栅线2b和数据线2c的图形。
在本实施例中，电极金属优选铜（Cu），同时还可以优选铝（Al），钼（Mo）等材料。
步骤S3：采用一次构图工艺，在完成步骤S2的基板上形成包括钝化层的图形。
在该步骤中，如图5-5、图5-6所示，采用沉积、溅射或热蒸发的方法形成钝化层薄膜。具体的，可利用PECVD方式沉积厚度范围为200-400nm的钝化层薄膜，然后形成包括钝化层7的图形。其中，钝化层7对应着有源层4未被栅绝缘层3覆盖的一端形成有源极过孔7a，钝化层对应着有源层4未被栅绝缘层3覆盖的另一端形成有漏极过孔7b；钝化层7中对应着数据线2c的区域形成有连接线过孔7c和源-数连接线过孔7d。
在本实施例中，钝化层7为单层或多层复合叠层结构，采用硅氧化物（SiOx）、硅氮化物（SiNx）、铪氧化物（SiON）、铝氧化物（AlOx）中的至少一种材料形成。
这里，由于钝化层7一般采用透明材料（硅氧化物、硅氮化物、铪氧化物、硅氮氧化物、铝氧化物）形成，对平面图的观察不会造成阻碍，因此在图5-5的平面示意图中略去钝化层7的示意，只相应示出其中开设的源极过孔、漏极过孔、数据线过孔和源-数连接线过孔的位置；同时，为便于了解像素区域中各层结构以及各层之间的位置关系，平面图5-5中的各层设置为具有一定透明度，以下各平面图与此同。
步骤S4：采用一次构图工艺，在完成步骤S3的基板形成包括数-数连接线、源极、漏极和像素电极的图形。
在该步骤中，如图5-7、图5-8所示，利用磁控溅射方式沉积厚度范围为30-200nm的透明电极金属薄膜，采用第四次构图工艺形成包括数-数连接线9、源极6a、漏极6b和像素电极8的图形。
其中，源极6a嵌入源极过孔7a且与有源层4接触，源极6a与数据线2c通过源-数连接线过孔7d电连接，数-数连接线9通过连接线过孔7c使得断开的多条数据线2c电连接，断开的数据线2c得以连接在一起；漏极6b嵌入漏极过孔7b且与有源层4接触，漏极6b与像素电极8电连接。
采用本发明中的阵列基板，可很方便地形成TN（TwistedNematic，扭曲向列）模式、VA（Vertical Alignment，垂直取向）模式的液晶显示装置，还可以形成OLED显示装置。
同时，作为一种变型，本领域的技术人员很容易想到，在本发明阵列基板的基础上，在透明的像素电极的下方或上方，加入透明的电极金属薄膜形成公共电极，也即ADS（ADvanced SuperDimension Switch，高级超维场转换技术）模式等其他模式。其中，ADS模式为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶分子工作效率并增大了透光效率。同样应该理解是，变型的阵列基板中，像素电极可以为板状也可以为狭缝状，相应的，公共电极可以为狭缝状也可以为板状，只要保证处于上方的电极为狭缝状、处于下方的电极为板状即可。高级超维场转换技术可以提高LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。
本发明的阵列基板中，有源层采用金属氧化物半导体材料形成，整个阵列基板仅需采用四次构图工艺即可制备完成，且栅线与数据线由形成栅极的同层金属层形成，简化了工艺，极大地提高了产能，节约了成本。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (15)

1.一种阵列基板，包括基板以及设置于所述基板上的多条栅线和多条数据线，所述栅线与所述数据线交叉设置且将所述基板划分为多个像素区域，所述像素区域内设置有薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，所述栅极与所述栅线电连接，所述源极与所述数据线电连接，其特征在于，所述栅极、所述栅线与所述数据线同层设置，所述数据线在与所述栅线交叉的区域断开，断开的所述数据线通过与所述数据线不同层的数-数连接线电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述像素区域内还设置有像素电极，所述数-数连接线、所述源极、所述漏极与所述像素电极同层设置，所述数-数连接线设置于对应着所述数据线与所述栅线的断开区域、且与断开的所述数据线连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括栅绝缘层和有源层，所述栅绝缘层设置于所述栅极与所述源极和所述漏极之间；所述有源层与所述栅极正对设置，且位于所述栅绝缘层远离所述栅极的一侧；所述源极与所述漏极紧邻所述有源层设置于对应着所述有源层的两端、且与所述栅极在正投影方向上部分重叠。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括刻蚀阻挡层，
所述栅极、所述栅线与所述数据线同层设置于所述基板上；
所述栅绝缘层设置于所述栅极、所述栅线与所述数据线的上方，且完全覆盖所述栅极、所述栅线与所述数据线，所述栅绝缘层在对应着所述数据线的区域开设有第一连接线过孔和第一源-数连接线过孔；
所述有源层设置于所述栅绝缘层对应着所述栅极的上方，且完全覆盖所述栅极对应着的区域；
所述刻蚀阻挡层设置于所述有源层的上方，所述刻蚀阻挡层对应着所述有源层的一端开设有源极过孔，所述刻蚀阻挡层对应着所述有源层的另一端开设有漏极过孔，所述刻蚀阻挡层对应着所述数据线的区域开设有第二连接线过孔和第二源-数连接线过孔；
所述数-数连接线、所述源极、所述漏极与所述像素电极同层设置于所述刻蚀阻挡层的上方，所述源极嵌入所述源极过孔且与所述有源层接触，所述源极与所述数据线通过所述第一源-数连接线过孔和所述第二源-数连接线过孔电连接，所述数-数连接线通过所述第一连接线过孔和所述第二连接线过孔使得断开的多条所述数据线电连接；所述漏极嵌入所述漏极过孔且与所述有源层接触，所述漏极与所述像素电极电连接。
5.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括钝化层，
所述有源层设置于所述基板上；
所述栅绝缘层设置于所述有源层的上方，且所述有源层与所述栅线平行的相对的两端未被所述栅绝缘层覆盖；
所述栅极、所述栅线与所述数据线同层设置于所述栅绝缘层的上方，且所述栅极在正投影方向上的面积小于所述有源层的面积；
所述钝化层设置于所述栅极、所述栅线与所述数据线的上方，且完全覆盖所述栅极、所述栅线与所述数据线，所述钝化层对应着所述有源层未被所述栅绝缘层覆盖的一端开设有源极过孔，所述钝化层对应着所述有源层未被所述栅绝缘层覆盖的另一端开设有漏极过孔，所述钝化层对应着所述数据线的区域开设有连接线过孔和源-数连接线过孔；
所述数-数连接线、所述源极、所述漏极与所述像素电极同层设置于所述钝化层的上方，所述源极嵌入所述源极过孔且与所述有源层接触，所述源极与所述数据线通过源-数连接线过孔电连接，所述数-数连接线通过连接线过孔使得断开的多条所述数据线电连接；所述漏极嵌入所述漏极过孔且与所述有源层接触，所述漏极与所述像素电极电连接。
6.根据权利要求1-5中任一项所述的阵列基板，其特征在于，所述栅极、所述栅线和所述数据线采用相同的材料、且在同一构图工艺中形成。
7.根据权利要求6所述的阵列基板，其特征在于，所述栅极、所述栅线和所述数据线均采用钼、钼铌合金、铝、铝钕合金、钛、铬和铜中的至少一种材料形成；所述栅极、所述栅线和所述数据线为单层或多层复合叠层结构，所述栅极、所述栅线和所述数据线的厚度范围为100-3000nm。
8.根据权利要求7所述的阵列基板，其特征在于，所述数-数连接线、所述源极、所述漏极和所述像素电极采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成；所述有源层采用金属氧化物半导体材料形成。
9.根据权利要求8所述的阵列基板，其特征在于，所述栅绝缘层为单层或多层复合叠层结构，所述栅绝缘层采用硅氧化物、硅氮化物、铪氧化物、硅氮氧化物、铝氧化物中的至少一种材料形成；
所述刻蚀阻挡层或所述钝化层为单层或多层复合叠层结构，采用硅氧化物、硅氮化物、铪氧化物、铝氧化物中的至少一种材料形成。
10.一种显示装置，其特征在于，包括权利要求1-9任一项所述的阵列基板。
11.一种阵列基板的制备方法，包括在基板上形成多条栅线和多条数据线以将所述基板划分为多个像素区域的步骤，还包括在所述像素区域内形成薄膜晶体管的步骤，所述薄膜晶体管包括栅极、源极和漏极，所述栅极与所述栅线电连接，所述源极与所述数据线电连接，其特征在于，所述栅极、所述栅线与所述数据线采用同一构图工艺形成在同层，所述数据线在与所述栅线交叉的区域断开，断开的所述数据线通过形成在不同层的数-数连接线与所述数据线电连接。
12.根据权利要求11所述的制备方法，其特征在于，该方法具体包括如下步骤：
步骤S1：采用一次构图工艺，在基板上形成包括栅极、栅线和数据线的图形，所述数据线在与所述栅线交叉的区域断开；
步骤S2：采用一次构图工艺，在完成步骤S1的所述基板上形成包括栅绝缘层的图形，以及在所述栅绝缘层对应着所述栅极的上方形成包括有源层的图形，所述栅绝缘层完全覆盖所述栅极、所述栅线和所述数据线，所述有源层完全覆盖所述栅极对应着的区域；
步骤S3：采用一次构图工艺，在完成步骤S2的所述基板上形成包括刻蚀阻挡层的图形；
步骤S4：采用一次构图工艺，在完成步骤S3的所述基板形成包括数-数连接线、源极、漏极和像素电极的图形。
13.根据权利要求12所述的制备方法，其特征在于，在步骤S2中：所述栅绝缘层对应着数据线的区域形成有第一连接线过孔和第一源-数连接线过孔；在步骤S3中：所述刻蚀阻挡层对应着所述有源层的一端形成有源极过孔，所述刻蚀阻挡层对应着所述数据线的区域形成有第二连接线过孔和第二源-数连接线过孔；在步骤S4中：所述源极嵌入所述源极过孔且与所述有源层接触，所述源极与所述数据线通过所述第一源-数连接线过孔和所述第二源-数连接线过孔电连接，所述数-数连接线通过第一连接线过孔和第二连接线过孔使得断开的多条所述数据线电连接；
在步骤S3中：所述刻蚀阻挡层对应着所述有源层的另一端形成有漏极过孔；在步骤S4中：所述漏极嵌入所述漏极过孔且与所述有源层接触，所述漏极与所述像素电极电连接。
14.根据权利要求11所述的制备方法，其特征在于，该方法具体包括如下步骤：
步骤S1：采用一次构图工艺，在基板上形成包括有源层的图形，以及在所述有源层的上方形成包括栅绝缘层的图形，所述有源层与所述栅线平行的相对的两端未被所述栅绝缘层覆盖；
步骤S2：采用一次构图工艺，在完成步骤S1的所述基板上形成包括栅极、栅线和数据线的图形，所述数据线在与所述栅线交叉的区域断开，所述栅极在正投影方向上的面积小于所述有源层的面积；
步骤S3：采用一次构图工艺，在完成步骤S2的所述基板上形成包括钝化层的图形；
步骤S4：采用一次构图工艺，在完成步骤S3的所述基板形成包括数-数连接线、源极、漏极和像素电极的图形。
15.根据权利要求14所述的制备方法，其特征在于，在步骤S3中：所述钝化层对应着所述有源层未被所述栅绝缘层覆盖的一端形成有源极过孔，所述钝化层对应着所述数据线的区域形成有连接线过孔和源-数连接线过孔；在步骤S4中：所述源极嵌入所述源极过孔且与所述有源层接触，所述源极与所述数据线通过所述源-数连接线过孔电连接，所述数-数连接线通过连接线过孔使得断开的多条所述数据线电连接；
在步骤S3中：所述钝化层对应着所述有源层未被所述栅绝缘层覆盖的另一端形成有漏极过孔；在步骤S4中：所述漏极嵌入所述漏极过孔且与所述有源层接触，所述漏极与所述像素电极电连接。
CN2013102723176A 2013-07-01 2013-07-01 阵列基板、制备方法以及显示装置 Pending CN103367248A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2013102723176A CN103367248A (zh) 2013-07-01 2013-07-01 阵列基板、制备方法以及显示装置
PCT/CN2013/087253 WO2015000247A1 (zh) 2013-07-01 2013-11-15 阵列基板、阵列基板的制备方法以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102723176A CN103367248A (zh) 2013-07-01 2013-07-01 阵列基板、制备方法以及显示装置

Publications (1)

Publication Number Publication Date
CN103367248A true CN103367248A (zh) 2013-10-23

Family

ID=49368312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102723176A Pending CN103367248A (zh) 2013-07-01 2013-07-01 阵列基板、制备方法以及显示装置

Country Status (2)

Country Link
CN (1) CN103367248A (zh)
WO (1) WO2015000247A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681696A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
CN103943636A (zh) * 2014-04-04 2014-07-23 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN103985714A (zh) * 2013-12-31 2014-08-13 上海天马微电子有限公司 阵列基板及其制造方法
CN104064601A (zh) * 2014-06-30 2014-09-24 上海天马微电子有限公司 Tft、tft阵列基板及其制造方法、显示面板、显示装置
CN104157613A (zh) * 2014-07-31 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
WO2015000247A1 (zh) * 2013-07-01 2015-01-08 京东方科技集团股份有限公司 阵列基板、阵列基板的制备方法以及显示装置
CN104393020A (zh) * 2014-11-21 2015-03-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN105977266A (zh) * 2016-07-18 2016-09-28 深圳市华星光电技术有限公司 Tft基板及其制作方法
WO2017193637A1 (zh) * 2016-05-10 2017-11-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN109698204A (zh) * 2017-10-24 2019-04-30 元太科技工业股份有限公司 驱动基板及显示装置
CN110148601A (zh) * 2019-05-31 2019-08-20 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN111403423A (zh) * 2020-03-27 2020-07-10 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置
WO2021016745A1 (zh) * 2019-07-26 2021-02-04 京东方科技集团股份有限公司 显示基板、显示装置、显示基板的制作方法及驱动方法
US11120761B2 (en) 2017-10-24 2021-09-14 E Ink Holdings Inc. Driving substrate and display apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920083A (en) * 1996-05-21 1999-07-06 Samsung Electronics Co., Ltd. Thin-film transistor display devices having coplanar gate and drain lines
US20050134756A1 (en) * 2003-12-23 2005-06-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
CN1892395A (zh) * 2005-06-30 2007-01-10 Lg.菲利浦Lcd株式会社 多晶硅薄膜晶体管液晶显示面板及其制造方法
CN203503657U (zh) * 2013-07-01 2014-03-26 京东方科技集团股份有限公司 阵列基板以及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101078360B1 (ko) * 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
CN103022149B (zh) * 2012-12-14 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制造方法和显示器件
CN103367248A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920083A (en) * 1996-05-21 1999-07-06 Samsung Electronics Co., Ltd. Thin-film transistor display devices having coplanar gate and drain lines
US20050134756A1 (en) * 2003-12-23 2005-06-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
CN1892395A (zh) * 2005-06-30 2007-01-10 Lg.菲利浦Lcd株式会社 多晶硅薄膜晶体管液晶显示面板及其制造方法
CN203503657U (zh) * 2013-07-01 2014-03-26 京东方科技集团股份有限公司 阵列基板以及显示装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015000247A1 (zh) * 2013-07-01 2015-01-08 京东方科技集团股份有限公司 阵列基板、阵列基板的制备方法以及显示装置
CN103681696A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
US9917111B2 (en) 2013-12-24 2018-03-13 Boe Technology Group Co., Ltd. Electrode lead-out structure, array substrate and display device
CN103985714A (zh) * 2013-12-31 2014-08-13 上海天马微电子有限公司 阵列基板及其制造方法
CN103985714B (zh) * 2013-12-31 2017-02-01 上海天马微电子有限公司 阵列基板及其制造方法
CN103943636A (zh) * 2014-04-04 2014-07-23 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN104064601B (zh) * 2014-06-30 2017-12-26 上海天马微电子有限公司 Tft、tft阵列基板及其制造方法、显示面板、显示装置
CN104064601A (zh) * 2014-06-30 2014-09-24 上海天马微电子有限公司 Tft、tft阵列基板及其制造方法、显示面板、显示装置
CN104157613A (zh) * 2014-07-31 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US10910498B2 (en) 2014-07-31 2021-02-02 Boe Technology Group Co., Ltd. Array substrate, method for fabricating the same and display device
CN104157613B (zh) * 2014-07-31 2017-03-08 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN104393020A (zh) * 2014-11-21 2015-03-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104393020B (zh) * 2014-11-21 2017-07-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US10090368B2 (en) 2014-11-21 2018-10-02 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display apparatus
US10332987B2 (en) 2016-05-10 2019-06-25 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method for array substrate, array substrate and display device
WO2017193637A1 (zh) * 2016-05-10 2017-11-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN105977266A (zh) * 2016-07-18 2016-09-28 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN109698204B (zh) * 2017-10-24 2021-09-07 元太科技工业股份有限公司 驱动基板及显示装置
CN109698204A (zh) * 2017-10-24 2019-04-30 元太科技工业股份有限公司 驱动基板及显示装置
US11120761B2 (en) 2017-10-24 2021-09-14 E Ink Holdings Inc. Driving substrate and display apparatus
CN110148601A (zh) * 2019-05-31 2019-08-20 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN110148601B (zh) * 2019-05-31 2022-12-20 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN112654917A (zh) * 2019-07-26 2021-04-13 京东方科技集团股份有限公司 显示基板、显示装置、显示基板的制作方法及驱动方法
WO2021016745A1 (zh) * 2019-07-26 2021-02-04 京东方科技集团股份有限公司 显示基板、显示装置、显示基板的制作方法及驱动方法
CN112654917B (zh) * 2019-07-26 2023-10-13 京东方科技集团股份有限公司 显示基板、显示装置、显示基板的制作方法及驱动方法
CN111403423A (zh) * 2020-03-27 2020-07-10 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置

Also Published As

Publication number Publication date
WO2015000247A1 (zh) 2015-01-08

Similar Documents

Publication Publication Date Title
CN103367248A (zh) 阵列基板、制备方法以及显示装置
CN103489826B (zh) 阵列基板、制备方法以及显示装置
US9484363B2 (en) Liquid crystal display and method of manufacturing the same
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
CN103123429B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
US9240485B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
CN103000628B (zh) 显示装置、阵列基板及其制作方法
EP2919266B1 (en) Array substrate, preparation method therefor, and display device
CN102629585B (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
KR101454190B1 (ko) 어레이 기판 및 이의 제조방법
CN103018977B (zh) 一种阵列基板及其制造方法
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
EP2916360A1 (en) Thin film transistor and manufacturing method, array substrate, display device and barrier layer thereof
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN203503657U (zh) 阵列基板以及显示装置
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
KR101992341B1 (ko) 액정 표시 장치
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN102709235B (zh) 阵列基板及其制造方法、显示装置
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20070109162A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
CN203466192U (zh) 阵列基板以及显示装置
KR101496204B1 (ko) 액정 표시 장치 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131023