CN104064601A - Tft、tft阵列基板及其制造方法、显示面板、显示装置 - Google Patents

Tft、tft阵列基板及其制造方法、显示面板、显示装置 Download PDF

Info

Publication number
CN104064601A
CN104064601A CN201410309420.8A CN201410309420A CN104064601A CN 104064601 A CN104064601 A CN 104064601A CN 201410309420 A CN201410309420 A CN 201410309420A CN 104064601 A CN104064601 A CN 104064601A
Authority
CN
China
Prior art keywords
semiconductor active
active layer
layer
conductive layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410309420.8A
Other languages
English (en)
Other versions
CN104064601B (zh
Inventor
翟应腾
吴勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201410309420.8A priority Critical patent/CN104064601B/zh
Publication of CN104064601A publication Critical patent/CN104064601A/zh
Application granted granted Critical
Publication of CN104064601B publication Critical patent/CN104064601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明描述了一种薄膜晶体管、TFT阵列基板及其制造方法、显示面板、显示装置。所述薄膜晶体管包括：栅极；设置在所述栅极上的栅极绝缘层；设置在所述栅极绝缘层上的半导体有源层；设置在所述半导体有源层上的刻蚀阻挡层；设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。本发明在形成源漏电极时先不与半导体有源层连接，然后使用绝缘膜铺平半导体有源层的边缘，再通过透明导电层连接源漏极和半导体有源层，从而避免刻蚀阻挡层过刻导致的源漏金属对栅金属放电击穿风险，并且源漏电极和栅线间多一层绝缘膜，从而降低了寄生电容。

Description

TFT、TFT阵列基板及其制造方法、显示面板、显示装置
技术领域
本发明涉及显示领域，特别是涉及一种TFT、TFT阵列基板及其制造方法，包括该TFT阵列基板的显示面板及显示装置。
背景技术
平面显示器是目前主流的显示器，因为具有外型轻薄、省电以及无辐射等优点而被广泛地应用于电脑屏幕、移动电话、个人数字助理、平面电视等电子产品上。
现有技术中平面显示器从驱动方式分为有源矩阵显示器和无源矩阵显示器。有源矩阵显示器和无源矩阵显示器的区别在于有源矩阵显示器中设置有有源元件，通常，有源元件为薄膜晶体管。有源矩阵显示器通过薄膜晶体管控制每一像素的工作。
现有技术中将薄膜晶体管制作在基板上的过程中，由于半导体有源层易受损伤，会在半导体有源层上方制作一层刻蚀阻挡层来保护半导体有源层，但是在图案化刻蚀阻挡层时，会在半导体有源层边缘对栅极绝缘层形成过刻。导致源漏金属对栅金属的放电击穿风险增大，并且由于源漏金属和栅极金属间仅有一层栅极绝缘层，有较大寄生电容。
发明内容
有鉴于此，本发明提供了一种TFT，包括：
栅极；
设置在所述栅极上的栅极绝缘层；
设置在所述栅极绝缘层上的半导体有源层；
设置在所述半导体有源层上的刻蚀阻挡层；
设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。
本发明还提供了一种TFT阵列基板，包括：基板；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述像素单元内的薄膜晶体管，所述薄膜晶体管包括：
栅极；
设置在所述栅极上的栅极绝缘层；
设置在所述栅极绝缘层上的半导体有源层；
设置在所述半导体有源层上的刻蚀阻挡层；
设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。
本发明还提供了一种显示面板，包括：TFT阵列基板，所述TFT阵列基板包括：基板；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述像素单元内的薄膜晶体管，所述薄膜晶体管包括：栅极；设置在所述栅极上的栅极绝缘层；设置在所述栅极绝缘层上的半导体有源层；设置在所述半导体有源层上的刻蚀阻挡层；设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。
本发明还提供了一种显示装置，包括：TFT阵列基板，所述TFT阵列基板包括：基板；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述像素单元内的薄膜晶体管，所述薄膜晶体管包括：栅极；设置在所述栅极上的栅极绝缘层；设置在所述栅极绝缘层上的半导体有源层；设置在所述半导体有源层上的刻蚀阻挡层；设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。
本发明还提供了一种TFT阵列基板的制造方法，包括：
提供一基板；
在所述基板上形成一第一金属层，图案化所述金属层，形成栅极；
在所述栅极上形成一栅极绝缘层；
在所述栅极绝缘层上形成一半导体层，图案化所述半导体层，形成半导体有源层；
在所述半导体有源层上形成一第一绝缘层，图案化所述第一绝缘层，形成刻蚀阻挡层；
形成一第二金属层，图案化所述第二金属层，形成数据线，所述数据线与所述半导体有源层绝缘；
在所述第二金属层、刻蚀阻挡层及半导体有源层上形成一第二绝缘层，图案化所述第二绝缘层，第二绝缘层上形成多个过孔，所述过孔暴露出部分所述数据线和半导体有源层；
在所述第二绝缘层上形成一导电层，图案化所述导电层，形成第一导电层和第二导电层，所述第一导电层电连接所述源极与所述半导体有源层；所述第二导电层与所述第一导电层绝缘并电连接所述半导体有源层。
与现有技术相比，本发明具有如下突出的优点之一：
本发明在形成源漏电极时先不与半导体有源层连接，然后使用绝缘膜铺平半导体有源层的边缘，再通过透明导电层连接源漏极和半导体有源层，从而避免刻蚀阻挡层过刻导致的源漏金属对栅金属放电击穿风险，并且源漏电极和栅线间多一层绝缘膜，从而降低了寄生电容。
附图说明
图1是现有技术中一种阵列基板的结构示意图；
图2是图1中阵列基板的局部放大图；
图3是本发明实施例一提供的薄膜晶体管阵列基板的结构示意图；
图4至图10是本发明实施例二提供的制程过程中阵列基板的结构示意图。
具体实施方式
请参考图1和图2，图1为现有技术中一种阵列基板的结构示意图，图2为图1中阵列基板的局部放大图。从图中可得，现有技术中的阵列基板包括：基板(图中未示出)；设置在所述基板上的栅极101；覆盖在栅极101上的栅极绝缘层102；设置在栅极绝缘层102上的半导体有源层103；覆盖部分半导体有源层103的岛状刻蚀阻挡层105；设置在半导体有源层103上并与其电连接的源极104、漏极106。现有技术中将薄膜晶体管制作在基板上的过程中，由于半导体有源层103易受损伤，通常会在半导体有源层103上方制作一层刻蚀阻挡层105来保护半导体有源层103，但是在图案化刻蚀阻挡层105时，会在半导体有源层103边缘对栅极绝缘层102形成过刻，如图2所示。导致源漏金属对栅金属的放电击穿风险增大，并且由于源漏金属和栅极金属间仅有一层栅极绝缘层，有较大寄生电容。
现在，将在下文中参照附图更充分地描述本发明，在附图中示出了本发明的示例性实施例。然而，本发明可以以多种不同的形式来实施，不应该被理解为局限于在此提出的实施例。相反，提供这些实施例使本公开将是彻底的和完全的，并会将本发明的范围充分地传达给本领域的技术人员。相同的标号始终表示相同的元件。
应该理解，当元件被称作“在”另一元件“上”时，该元件可以直接在另一元件上，或者可以在它们之间存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。如这里所使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。
应该理解的是，虽然术语第一、第二、第三等可以在这里用来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。
这里使用的术语仅为了描述具体的实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
另外，在这里可以使用诸如“下”或“底部”以及“上”或“顶部”的相对术语来描述如附图中示出的一个元件与其他元件的关系。应该理解的是，相对术语意在包括装置的除在附图中描述的方位之外不同方位。例如，如果在一个附图中的装置被翻转，则被描述为在其它元件“下”侧上的元件应该被随后定位为在其它元件“上”侧。因此，根据附图的具体方位，示例性术语“下”可以包括“下”和“上”两个方向。类似地，如果一个附图中的装置被翻转，则被描述为“在”其它元件“下”或“下方”的元件应该被随后定位为“在”其它元件“上”。因此，示例性术语“在……下”或“在……下方”可以包括上和下两种方位。
本发明提供了一种TFT，包括：栅极；设置在所述栅极上的栅极绝缘层；设置在所述栅极绝缘层上的半导体有源层；设置在所述半导体有源层上的刻蚀阻挡层；设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。
本发明还提供了一种TFT阵列基板，包括：基板；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述像素单元内的薄膜晶体管，所述薄膜晶体管包括：栅极；设置在所述栅极上的栅极绝缘层；设置在所述栅极绝缘层上的半导体有源层；设置在所述半导体有源层上的刻蚀阻挡层；设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。
本发明还提供了一种显示面板，包括：TFT阵列基板，所述TFT阵列基板包括：基板；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述像素单元内的薄膜晶体管，所述薄膜晶体管包括：栅极；设置在所述栅极上的栅极绝缘层；设置在所述栅极绝缘层上的半导体有源层；设置在所述半导体有源层上的刻蚀阻挡层；设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。
本发明还提供了一种显示装置，包括：TFT阵列基板，所述TFT阵列基板包括：基板；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述像素单元内的薄膜晶体管，所述薄膜晶体管包括：栅极；设置在所述栅极上的栅极绝缘层；设置在所述栅极绝缘层上的半导体有源层；设置在所述半导体有源层上的刻蚀阻挡层；设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。
本发明还提供了一种TFT阵列基板的制造方法，包括：提供一基板；在所述基板上形成一第一金属层，图案化所述金属层，形成栅极；在所述栅极上形成一栅极绝缘层；在所述栅极绝缘层上形成一半导体层，图案化所述半导体层，形成半导体有源层；在所述半导体有源层上形成一第一绝缘层，图案化所述第一绝缘层，形成刻蚀阻挡层；形成一第二金属层，图案化所述第二金属层，形成数据线，所述数据线与所述半导体有源层绝缘；在所述第二金属层、刻蚀阻挡层及半导体有源层上形成一第二绝缘层，图案化所述第二绝缘层，第二绝缘层上形成多个过孔，所述过孔暴露出部分所述数据线和半导体有源层；在所述第二绝缘层上形成一导电层，图案化所述导电层，形成第一导电层和第二导电层，所述第一导电层电连接所述源极与所述半导体有源层；所述第二导电层与所述第一导电层绝缘并电连接所述半导体有源层。
本发明在形成源漏电极时先不与半导体有源层连接，然后使用绝缘膜铺平半导体有源层的边缘，再通过透明导电层连接源漏极和半导体有源层，从而避免刻蚀阻挡层过刻导致的源漏金属对栅金属放电击穿风险，并且源漏电极和栅线间多一层绝缘膜，从而降低了寄生电容。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。
实施例一
请参考图3，图3是本发明实施例一提供的薄膜晶体管阵列基板的结构示意图。从图3可得，本实施例提供的薄膜晶体管阵列基板，包括：基板(图中未示出)；设置在所述基板上的相交且绝缘的多条扫描线(图中未示出)和多条数据线204，及所述扫描线和所述数据线204定义的多个像素单元；设置在所述像素单元内的薄膜晶体管。
所述薄膜晶体管包括：栅极201；设置在所述栅极201上的栅极绝缘层202；设置在所述栅极绝缘层202上的互相绝缘的半导体有源层203；设置在所述半导体有源层203上的刻蚀阻挡层205；设置在所述半导体有源层203上的源极211和漏极210，所述源极211和所述漏极210均未覆盖所述半导体有源层203的边缘。
其中，所述半导体有源层203为非晶硅半导体有源层、多晶硅半导体有源层或氧化物半导体有源层中的任意一种，本实施例并未对此作出限制。所述刻蚀阻挡层205为岛状刻蚀阻挡层。
本实施例提供的薄膜晶体管阵列基板还包括：设置在所述刻蚀阻挡层205、所述半导体有源层203及所述数据线204上的绝缘层208，所述绝缘层208覆盖所述半导体有源层203的边缘，所述绝缘层208设置有多个过孔，所述过孔暴露出部分所述数据线204及部分所述半导体有源层203；设置在所述绝缘层208上的第一导电层209，所述绝缘层208有覆盖所述半导体有源层203边缘的部分，所述第一导电层209覆盖该部分，所述第一导电层209电连接所述源极211与所述数据线204；设置在所述绝缘层208上的第二导电层206，所述第二导电层206与所述第一导电层209绝缘并电连接所述漏极210。
本实施例中，所述绝缘层208为有机膜层，但本实施例并未对此作出限制，也可以是其他材料的绝缘膜层。所述第一导电层、所述第二导电层可以为透明导电材料，也可以为其他导电材料，本实施例并未对此作出限制，本实施例中及下文中仅以透明导电层为例。
本实施例中，所述第一导电层209与所述源极211同层设置，可以同时形成，所述第二导电层206与所述漏极210同层设置，可以同时形成，且所述第二导电层206同时作为漏极和像素电极层，这样所述第一导电层209与所述第二导电层206采用同种材料，如ITO等一次形成，可以节省制造步骤。
所述刻蚀阻挡层205为岛状刻蚀阻挡层，由于所述半导体有源层203还需暴露出一部分连接源漏极，则所述刻蚀阻挡层205不能大面积覆盖所述半导体有源层203，尤其是所述半导体有源层203的边缘位置，这时在图案化刻蚀阻挡层205时，会在半导体有源层203边缘对栅极绝缘层202形成过刻，导致源漏金属对栅金属的放电击穿风险增大，并且由于源漏金属和栅极金属间仅有一层栅极绝缘层，有较大寄生电容。本实施例在形成源漏极时先不与半导体有源层连接，然后使用有机绝缘膜铺平半导体有源层的边缘，再通过透明导电层连接源漏极和半导体有源层，从而避免刻蚀阻挡层过刻导致的源漏金属对栅金属放电击穿风险，并且源漏电极和栅线间多一层绝缘膜，从而降低了寄生电容。
实施例二
请参考图4至图10，图4至图10是本发明实施例二提供的制程过程中阵列基板的结构示意图。本实施例提供的一种薄膜晶体管阵列基板的制造方法，包括：提供一基板(图中未示出)；在所述基板上形成一第一金属层，图案化所述金属层，形成栅极201，如图4所示；在所述栅极201上形成一栅极绝缘层202；在所述栅极绝缘层202上形成一半导体层，图案化所述半导体层，形成半导体有源层203，如图5所示；在所述半导体有源层203上形成一第一绝缘层，图案化所述绝缘层，形成岛状刻蚀阻挡层205，如图6所示；在所述栅极绝缘层202上形成一第二金属层，图案化所述第二金属层，形成数据线204，如图7所示；在所述数据线204、刻蚀阻挡层205及半导体有源层203上形成一第二绝缘层，图案化所述第二绝缘层，第二绝缘层上形成多个过孔，所述过孔暴露出部分所述数据线204及部分所述半导体有源层203，如图8所示；在所述第二绝缘层上形成一导电层，图案化所述导电层，形成第一导电层209和第二导电层206，所述第一导电层209包括源极，所述第一导电层209电连接所述数据线204与所述半导体有源层203；所述第二导电层206可以同时作为漏极和像素电极，所述第二导电层206与所述第一导电层209绝缘并电连接所述半导体有源层203，如图9所示；在所述导电层上形成一第三绝缘层210，如图10所示。
上述描述中，第一金属层、第二金属层、半导体层、第一绝缘层，第二绝缘层均是在整面基板上形成，后续进行图案化，形成所需图形。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (16)

1.一种薄膜晶体管，其特征在于，包括：
栅极；
设置在所述栅极上的栅极绝缘层；
设置在所述栅极绝缘层上的半导体有源层；
设置在所述半导体有源层上的刻蚀阻挡层；
设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。
2.一种TFT阵列基板，其特征在于，包括：基板；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述像素单元内的薄膜晶体管，所述薄膜晶体管包括：
栅极；
设置在所述栅极上的栅极绝缘层；
设置在所述栅极绝缘层上的半导体有源层；
设置在所述半导体有源层上的刻蚀阻挡层；
设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。
3.如权利要求2所述的TFT阵列基板，其特征在于，还包括设置在所述刻蚀阻挡层、所述半导体有源层及所述数据线上的绝缘层，所述绝缘层覆盖所述半导体有源层的边缘，所述绝缘层设置有多个过孔，所述过孔暴露出部分所述数据线及部分所述半导体有源层。
4.如权利要求3所述的TFT阵列基板，其特征在于，还包括设置在所述绝缘层上的第一导电层，所述绝缘层有覆盖所述半导体有源层边缘的部分，所述第一导电层覆盖该部分，且所述第一导电层电连接所述数据线与所述源极。
5.如权利要求4所述的TFT阵列基板，其特征在于，设置在所述绝缘层上的第二导电层，所述第二导电层与所述第一导电层绝缘并电连接所述漏极。
6.如权利要求2所述的TFT阵列基板，其特征在于，所述半导体有源层为非晶硅半导体有源层、多晶硅半导体有源层或氧化物半导体有源层中的任意一种。
7.如权利要求2所述的TFT阵列基板，其特征在于，所述刻蚀阻挡层为岛状刻蚀阻挡层。
8.如权利要求3所述的TFT阵列基板，其特征在于，所述绝缘层为有机膜层。
9.如权利要求4所述的TFT阵列基板，其特征在于，所述第一导电层与所述源极同层设置。
10.如权利要求5所述的TFT阵列基板，其特征在于，所述第二导电层与所述漏极同层设置。
11.如权利要求10所述的薄膜晶体管阵列基板，其特征在于，所述第二导电层为像素电极层。
12.一种显示面板，其特征在于，包括：TFT阵列基板，所述TFT阵列基板包括：基板；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述像素单元内的薄膜晶体管，所述薄膜晶体管包括：栅极；设置在所述栅极上的栅极绝缘层；设置在所述栅极绝缘层上的半导体有源层；设置在所述半导体有源层上的刻蚀阻挡层；设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。
13.一种显示装置，其特征在于，包括：TFT阵列基板，所述TFT阵列基板包括：基板；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述像素单元内的薄膜晶体管，所述薄膜晶体管包括：栅极；设置在所述栅极上的栅极绝缘层；设置在所述栅极绝缘层上的半导体有源层；设置在所述半导体有源层上的刻蚀阻挡层；设置在所述半导体有源层上的源极和漏极，所述源极和所述漏极均未覆盖所述半导体有源层的边缘。
14.一种薄膜晶体管阵列基板的制造方法，其特征在于，包括：
提供一基板；
在所述基板上形成一第一金属层，图案化所述金属层，形成栅极；
在所述栅极上形成一栅极绝缘层；
在所述栅极绝缘层上形成一半导体层，图案化所述半导体层，形成半导体有源层；
在所述半导体有源层上形成一第一绝缘层，图案化所述第一绝缘层，形成刻蚀阻挡层；
形成一第二金属层，图案化所述第二金属层，形成数据线，所述数据线与所述半导体有源层绝缘；
在所述第二金属层、刻蚀阻挡层及半导体有源层上形成一第二绝缘层，图案化所述第二绝缘层，第二绝缘层上形成多个过孔，所述过孔暴露出部分所述数据线和半导体有源层；
在所述第二绝缘层上形成一导电层，图案化所述导电层，形成第一导电层和第二导电层，所述第一导电层电连接所述源极与所述半导体有源层；所述第二导电层与所述第一导电层绝缘并电连接所述半导体有源层。
15.如权利要求14所述的薄膜晶体管阵列基板的制造方法，其特征在于，还包括在所述导电层上形成一第三绝缘层。
16.如权利要求15所述的薄膜晶体管阵列基板的制造方法，其特征在于，还包括在所述第三绝缘层上形成一第三导电层，图案化所述第三导电层，形成公共电极。
CN201410309420.8A 2014-06-30 2014-06-30 Tft、tft阵列基板及其制造方法、显示面板、显示装置 Active CN104064601B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410309420.8A CN104064601B (zh) 2014-06-30 2014-06-30 Tft、tft阵列基板及其制造方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410309420.8A CN104064601B (zh) 2014-06-30 2014-06-30 Tft、tft阵列基板及其制造方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN104064601A true CN104064601A (zh) 2014-09-24
CN104064601B CN104064601B (zh) 2017-12-26

Family

ID=51552229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410309420.8A Active CN104064601B (zh) 2014-06-30 2014-06-30 Tft、tft阵列基板及其制造方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN104064601B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
WO2019001066A1 (zh) * 2017-06-27 2019-01-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN109143707A (zh) * 2018-10-08 2019-01-04 惠科股份有限公司 一种导电层绝缘方法、导电层绝缘结构及显示装置
CN109244085A (zh) * 2018-09-27 2019-01-18 惠科股份有限公司 一种阵列基板及显示面板
CN109659314A (zh) * 2018-11-20 2019-04-19 深圳市华星光电技术有限公司 阵列基板及其制作方法
TWI663718B (zh) * 2016-12-13 2019-06-21 大陸商昆山工研院新型平板顯示技術中心有限公司 顯示裝置及其製造方法
WO2020150920A1 (zh) * 2019-01-23 2020-07-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN113690180A (zh) * 2021-08-13 2021-11-23 昆山龙腾光电股份有限公司 阵列基板及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468341A (zh) * 2010-11-15 2012-05-23 三星移动显示器株式会社 氧化物半导体薄膜晶体管及其制造方法
CN103367248A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
US20140084286A1 (en) * 2012-09-24 2014-03-27 Lg Display Co., Ltd. Thin film transistor array substrate and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468341A (zh) * 2010-11-15 2012-05-23 三星移动显示器株式会社 氧化物半导体薄膜晶体管及其制造方法
US20140084286A1 (en) * 2012-09-24 2014-03-27 Lg Display Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
CN103367248A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663718B (zh) * 2016-12-13 2019-06-21 大陸商昆山工研院新型平板顯示技術中心有限公司 顯示裝置及其製造方法
US10797089B2 (en) 2016-12-13 2020-10-06 Kunshan New Flat Panel Display Technology Center Co., Ltd. Display device having compensating capacitor and method of manufacturing the same
WO2019001066A1 (zh) * 2017-06-27 2019-01-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
US11784258B2 (en) 2017-06-27 2023-10-10 Boe Technology Group Co., Ltd. Thin film transistor with insulating portion between source/drian electrode and gate insulating layer, and manufacturing method thereof
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN108493216B (zh) * 2018-03-21 2021-04-27 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN109244085A (zh) * 2018-09-27 2019-01-18 惠科股份有限公司 一种阵列基板及显示面板
CN109143707A (zh) * 2018-10-08 2019-01-04 惠科股份有限公司 一种导电层绝缘方法、导电层绝缘结构及显示装置
CN109659314B (zh) * 2018-11-20 2021-01-15 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN109659314A (zh) * 2018-11-20 2019-04-19 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN111819692A (zh) * 2019-01-23 2020-10-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2020150920A1 (zh) * 2019-01-23 2020-07-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111819692B (zh) * 2019-01-23 2024-01-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN113690180A (zh) * 2021-08-13 2021-11-23 昆山龙腾光电股份有限公司 阵列基板及制作方法
CN113690180B (zh) * 2021-08-13 2024-03-12 昆山龙腾光电股份有限公司 阵列基板及制作方法

Also Published As

Publication number Publication date
CN104064601B (zh) 2017-12-26

Similar Documents

Publication Publication Date Title
CN104064601A (zh) Tft、tft阵列基板及其制造方法、显示面板、显示装置
CN108231795B (zh) 阵列基板、制作方法、显示面板及显示装置
CN110211974B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
CN107490913B (zh) 阵列基板、显示面板及显示装置
CN107577099B (zh) 阵列基板、液晶显示面板及液晶显示装置
US9496284B2 (en) Display panel and display apparatus including the same
CN104091785A (zh) Tft背板的制作方法及tft背板结构
CN104393000A (zh) 一种阵列基板及其制作方法、显示装置
CN104865762A (zh) 像素结构及显示面板
US9190427B2 (en) Array substrate and manufacturing method thereof, and display device
CN204270000U (zh) 一种阵列基板及液晶显示面板
CN104409462B (zh) 阵列基板及其制造方法、显示装置
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN101504947A (zh) 半导体器件、电光装置、电子设备及其制造方法
CN106842751A (zh) 阵列基板及其修复方法、显示装置
CN103715203A (zh) 阵列基板及其制造方法和显示装置
CN102629611B (zh) 一种显示装置、阵列基板及其制作方法
CN104142594B (zh) 薄膜晶体管基板及显示装置
CN104201178B (zh) 阵列基板及其制备方法、显示装置
CN106292100B (zh) 阵列基板及具有该阵列基板的液晶显示面板
CN103915509B (zh) 一种薄膜晶体管、阵列基板及显示装置
CN203983289U (zh) 薄膜晶体管、阵列基板及显示装置
CN203932068U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN104064568B (zh) 一种薄膜晶体管阵列基板、其制造方法及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant