CN104409462B - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN104409462B
CN104409462B CN201410796484.5A CN201410796484A CN104409462B CN 104409462 B CN104409462 B CN 104409462B CN 201410796484 A CN201410796484 A CN 201410796484A CN 104409462 B CN104409462 B CN 104409462B
Authority
CN
China
Prior art keywords
layer
source
array base
base palte
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410796484.5A
Other languages
English (en)
Other versions
CN104409462A (zh
Inventor
张立
闫梁臣
陈江博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410796484.5A priority Critical patent/CN104409462B/zh
Publication of CN104409462A publication Critical patent/CN104409462A/zh
Priority to US15/121,294 priority patent/US9905583B2/en
Priority to PCT/CN2015/094753 priority patent/WO2016095639A1/zh
Priority to EP15869148.5A priority patent/EP3236499B1/en
Application granted granted Critical
Publication of CN104409462B publication Critical patent/CN104409462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板及其制造方法、显示装置。所述阵列基板包括形成在衬底上的栅极层、栅绝缘层、有源层、源漏层、扫描线以及信号线，所述信号线与所述栅极层同层设置，所述扫描线与所述源漏层同层设置，所述栅绝缘层位于所述栅极层、所述信号线和所述有源层之间；所述阵列基板还包括贯穿所述栅绝缘层的第一过孔和第二过孔，所述信号线通过所述第一过孔与所述源漏层相连，所述扫描线通过所述第二过孔与所述栅极层相连。本发明可以在不对其他结构的形成工艺造成过多影响的前提下增大栅极金属层的厚度，从而抑制IR Drop所造成的影响。

Description

阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制造方法、显示装置。
背景技术
目前在大尺寸显示应用，尤其是大尺寸液晶显示(Liquid Crystal Display，LCD)领域和有机发光二极管(Organic Light Emitting Diode，OLED)显示领域中，由于背板电源线存在一定电阻，且所有像素的驱动电流都由单元电源线(ARVDD)提供，因此在背板中距离ARVDD电源供电位置较近区域的电源电压相比较距离供电位置较远区域的电源电压要高，这种现象被称为电阻压降(IR Drop)。由于ARVDD的电压与电流相关，因而IR Drop会造成不同区域的电流差异，进而在显示时产生显示不均匀的缺陷(mura)。
目前业内的主要应对IR Drop的方法为增大栅极金属层厚度或采用阻抗更小的栅极金属材料以减轻其影响。其中一种常用的方法是采用超厚铝合金栅极金属层()，面板尺寸越大就使金属层厚度越大。但该方法对后续的绝缘层和有源层形成工艺中的膜质、平整度和刻蚀提出了很高要求，且漏电缺陷风险很大。另一种常用的方法是采用阻抗更低的金属(如铜合金)来形成栅极金属层，但这一方法在一定规格内的面板制程中又带来了刻蚀均匀性和成本控制的问题。
发明内容
针对现有技术中的缺陷，本发明提供一种阵列基板及其制造方法、显示装置，可以在不对其他结构的形成工艺造成过多影响的前提下增大栅极金属层的厚度，从而抑制IRDrop所造成的影响。
第一方面，本发明提供了一种阵列基板，所述阵列基板包括形成在衬底上的栅极层、栅绝缘层、有源层、源漏层、扫描线以及信号线，所述信号线与所述栅极层同层设置，所述扫描线与所述源漏层同层设置，所述栅绝缘层位于所述栅极层、所述信号线和所述有源层之间；
所述阵列基板还包括贯穿所述栅绝缘层的第一过孔和第二过孔，所述信号线通过所述第一过孔与所述源漏层相连，所述扫描线通过所述第二过孔与所述栅极层相连。
可选地，所述阵列基板还包括刻蚀阻挡层，所述刻蚀阻挡层位于所述有源层和所述栅绝缘层上。
可选地，所述刻蚀阻挡层上形成有第一通孔和第二通孔，所述源漏层的源极和漏极分别通过所述第一通孔和所述第二通孔与所述有源层的两侧接触。
可选地，所述第一过孔和所述第二过孔还贯穿所述刻蚀阻挡层，所述信号线通过所述第一过孔与所述源漏层相连，所述扫描线通过所述第二过孔与所述栅极层相连。
可选地，所述阵列基板还包括钝化层、平坦化层、像素电极层，所述钝化层位于所述源漏层上，所述平坦化层位于所述钝化层上，所述像素电极层位于所述平坦化层上；
所述阵列基板还包括贯穿所述钝化层和所述平坦化层的第三过孔，所述像素电极层通过所述第三过孔与所述源漏层相连。
第二方面，本发明还提供了一种阵列基板的制造方法，包括：
在衬底上形成包括栅极层与信号线的图形；
在所述包括栅极层与信号线的图形上形成包括栅绝缘层和有源层的图形，所述栅绝缘层位于所述栅极层、所述信号线和所述有源层之间；
在所述栅绝缘层中形成第一过孔和第二过孔；
形成包括源漏层和扫描线的图形，所述信号线通过所述第一过孔与所述源漏层相连；所述扫描线通过所述第二过孔与所述栅极层相连。
可选地，所述第一过孔位于所述阵列基板上所述源漏层与所述信号线的重叠区域内；所述第二过孔位于所述阵列基板上所述栅极层与所述扫描线的重叠区域内。
可选地，在形成包括栅绝缘层和有源层的图形之后，还包括：
形成包括刻蚀阻挡层的图形，所述刻蚀阻挡层位于所述有源层和所述栅绝缘层上。
可选地，在所述形成包括刻蚀阻挡层的图形之后，还包括：
在所述刻蚀阻挡层中形成第一通孔和第二通孔；
所述源漏层的源极和漏极分别通过所述第一通孔和所述第二通孔与所述有源层的两侧接触。
可选地，所述第一过孔和所述第二过孔还贯穿所述刻蚀阻挡层，所述信号线通过所述第一过孔与所述源漏层相连，所述扫描线通过所述第二过孔与所述栅极层相连。
可选地，所述方法还包括：
形成钝化层和平坦化层，形成贯穿所述钝化层和所述平坦化层的第三过孔；
形成像素电极层；
其中，所述钝化层位于所述源漏层上，所述平坦化层位于所述钝化层上，所述像素电极层位于所述平坦化层上，所述像素电极层通过所述第三过孔与所述源漏层相连。
第三方面，本发明还提供了一种显示装置，该显示装置包括上述任意一种阵列基板。
由上述技术方案可知，本发明所提供的阵列基板采用像素结构中的扫描线与信号线对调设计，使得在扫描线和信号线对调后，扫描线位置由底层移动到栅绝缘层上面，解决了因结构空间限制扫描线不能过度加厚的问题，从而有利于提高面板显示均匀性。
同时，上述设计使得阵列基板中的薄膜晶体管为底栅顶接触型薄膜晶体管，相比其它类型薄膜晶体管而言该类薄膜晶体管在掩膜次数、制造时间、制造成本和器件性能表现方面具有更大优势，例如可使用半色调掩膜(halftone)技术形成该类薄膜晶体管，从而大幅削减成本；该类薄膜晶体管性能稳定、有利于驱动控制等等。
采用本发明所述方法制造上述阵列基板，可使其扫描线厚度增加，阻抗降低，同时不影响薄膜晶体管的结构，降低工艺难度；采用此种薄膜晶体管后可改善该阵列基板的工艺均匀性并提高基板良率。包括上述阵列基板的显示装置因此将具有更好的画面稳定性和显示均匀性，且有利于生产厂商的产品良率提升。与同尺寸的其它显示装置相比，采用本发明所述的显示装置，可以降低工艺难度，提高面板均匀性和画面稳定性。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例中一种阵列基板的制造方法的步骤流程示意图；
图2是本发明本发明一个实施例中形成栅极层的示意图；
图3是本发明本发明一个实施例中栅极层和信号线的形成位置示意图；
图4是本发明本发明一个实施例中形成栅绝缘层的示意图；
图5是本发明本发明一个实施例中形成有源层的示意图；
图6是本发明本发明一个实施例中有源层形成位置的示意图；
图7是本发明本发明一个实施例中形成刻蚀阻挡层的示意图；
图8是本发明本发明一个实施例中第一和第二通孔、第一过孔、第二过孔和第四过孔的形成位置示意图；
图9是本发明本发明一个实施例中形成源漏层的示意图；
图10是本发明本发明一个实施例中形成钝化层的示意图；
图11是本发明本发明一个实施例中形成平坦层的示意图；
图12是本发明本发明一个实施例中形成像素电极层的示意图；
图13是本发明本发明一个实施例中一种适用于液晶显示面板的阵列基板的俯视结构示意图；
图中：
10——衬底；11、12——栅极层；13——信号线；
14——栅绝缘层；15——有源层；16——刻蚀阻挡层；
17——源漏层；18——钝化层；19——平坦化层；
1A——像素电极层；21——第一过孔；
22——第一通孔、第二通孔；23——第二过孔；24——第四过孔。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1示出了本发明一个实施例中一种阵列基板的制造方法的步骤流程示意图。参见图1，该方法包括：
步骤S1：在衬底上形成包括栅极层与信号线的图形；
步骤S2：在上述包括栅极层与信号线的图形上形成包括栅绝缘层和有源层的图形；
步骤S3：在上述栅绝缘层中形成第一过孔和第二过孔；
步骤S4：形成包括源漏层和扫描线的图形；
其中，上述栅绝缘层位于上述栅极层、上述信号线和上述有源层之间；上述信号线通过上述第一过孔与上述源漏层相连；上述扫描线通过上述第二过孔与上述栅极层相连。
需要说明的是，上述第一过孔是用于连接上述信号线与上述源漏层的，上述第二过孔是用于连接上述扫描线与上述栅极层的，因而上述第一过孔与上述第二过孔可以不仅仅形成在上述栅绝缘层中，还可以形成在其他间隔在扫描线与栅极层之间，或者信号线与源漏层之间的其他层结构中。
可见，本发明主要将传统工艺中常与栅极层同层设置的扫描线以及常与源漏层同层设置的信号线进行对调，并为了电连接关系不变采用第一过孔连接信号线和源漏层，并采用第二过孔连接扫描线和栅极层。上述设计使得在扫描线和信号线对调后，扫描线位置由底层移动到栅绝缘层上面，解决了因结构空间限制扫描线不能过度加厚的问题，从而有利于提高面板显示均匀性。同时，采用上述阵列基板的制作方法可使其扫描线厚度增加，阻抗降低，同时不对阵列基板中其他结构的形成工艺造成很大影响，降低工艺难度。
可选地，上述第一过孔位于上述阵列基板上上述源漏层与上述信号线的重叠区域内；上述第二过孔位于上述阵列基板上上述栅极层与上述扫描线的重叠区域内。在重叠区域内设置过孔的设计一方面可以保障阵列基板中各结构之间正常的电连接，另一方面又不会大幅增加信号线和扫描线电阻值。
作为上述包括栅绝缘层和有源层的图形的一种具体实现方式，上述步骤S2：在上述包括栅极层与信号线的图形上形成包括栅绝缘层和有源层的图形，可以具体包括图1中未示出的步骤：
步骤S201：形成包括栅绝缘层的图形，上述栅绝缘层位于上述包括栅极层与信号线的图形上；
步骤S202：形成包括有源层的图形，上述有源层位于上述栅绝缘层上与上述栅极层对应的区域内；有源层材料为如IGZO、ITZO、AZO、ZnON类的氧化锌系透明氧化物半导体材料,也可以为多晶硅、非晶硅等半导体材料，本发明对此不做限制；
进一步地，在形成上述包括栅绝缘层和有源层的图形之后，上述方法还可以包括图1中未示出的步骤：
步骤S203：形成包括刻蚀阻挡层的图形，上述刻蚀阻挡层位于上述有源层和上述栅绝缘层上。
为了形成源漏层与有源层的电连接，上述方法可在形成包括刻蚀阻挡层图形之后，还包括图1中未示出的步骤：
步骤204：在上述刻蚀阻挡层中形成第一通孔和第二通孔。
其中，第一通孔与第二通孔用于形成源漏层与有源层的电连接，具体地，上述源漏层的源极和漏极分别通过上述第一通孔和上述第二通孔与上述有源层的两侧接触。
另外，上述第一过孔和上述第二过孔还贯穿上述刻蚀阻挡层，上述信号线通过上述第一过孔与上述源漏层相连，上述扫描线通过上述第二过孔与上述栅极层相连。
由此，栅绝缘层、有源层、刻蚀阻挡层以及上述源漏层、栅极层可以组成可薄膜晶体管的必要结构，可实现薄膜晶体管的必要功能。
可选地，该方法还可包括图1中未示出的步骤：
步骤S5：形成钝化层和平坦化层，形成贯穿上述钝化层和上述平坦化层的第三过孔；
步骤S6：形成像素电极层；
其中，上述钝化层位于上述源漏层上，上述平坦化层位于上述钝化层上，上述像素电极层位于上述平坦化层上，上述像素电极层通过上述第三过孔与上述源漏层相连。
根据需要，上述像素电极层可以为透明导电层，也可以为不透明导电层。具体的，像素电极层可以作为液晶面板的像素电极，此时像素电极层为透明导电层；像素电极层也可以作为OLED面板中的底电极，其可以为透明导电层，也可以为不透明导电层，可实现阵列基板与其他结构之间的贴合以及电连接。
更具体地，图2至图12以一种适用于OLED面板的阵列基板的制造方法，具体示出了上述一种阵列基板的制造方法中各步骤中的中间结构示意图。
参见图2和图3，上述步骤S1可以具体包括：在衬底10上沉积一层金属，并通过构图工艺形成位于不同区域的栅极层11、12以及信号线13。具体地，形成栅极层11、12和/或信号线13的材料可以是包括金属元素Al、Mo、Cu、Nd中Ti任意一个或多个的单质或合金。
在本发明实施例中，栅极层11、12分别对应于开关晶体管和驱动晶体管，当然在本发明的其他实施例中，上述栅极层还可以具有其他的形状和数量，本发明对此不做限制。
在本发明实施例中，信号线13具体包括位于图3中靠左侧的数据线和位于图3中靠右侧的电源线，该结构对应于OLED面板中阵列基板的像素单元结构，当然对于其他类型的显示面板，上述信号线还可以只包括一条数据线、同时包括多条并行的数据线、或者同时包括多条不同类型的走线，本发明对此不做限制。
其中，构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。当然，本发明对构图工艺不做具体限定，只要可以形成所需图案的工艺都可以称为构图工艺，例如打印、印刷等更多其他的构图方式。
参见图4，上述步骤S201可以具体包括：在包括栅极层11、12与信号线13的图形上沉积一层常规厚度的栅绝缘层14，一般来说，栅绝缘层14会覆盖整个平面。另外，在本发明的另一实施例中，上述第一过孔与上述第二过孔也可以在此时通过构图工艺在栅绝缘层14中形成。
参见图5和图6，上述步骤202可以具体包括：在栅绝缘层14上与栅极层11、12对应的区域内通过沉积如多晶硅的材料并通过构图工艺形成有源层15，有源层15的具体形成材料决定了薄膜晶体管的类型。
参见图7，上述步骤203可以具体包括通过构图工艺形成刻蚀阻挡层16，刻蚀阻挡层16位于有源层15和栅绝缘层14上。
在此基础之上，上述步骤204所形成的第一和第二通孔22，以及需要在刻蚀阻挡层及栅绝缘层上形成的第一过孔21、第二过孔23和第四过孔24如图8所示：
第一过孔21，位于源漏层与信号线13的重叠区域内，具体穿过刻蚀阻挡层16和栅绝缘层14，用于连接信号线13和源漏层中的源极和/或漏极；
第二过孔23，位于栅极层11与扫描线的重叠区域内，具体穿过刻蚀阻挡层16和栅绝缘层14，用于连接栅极层11和扫描线；
第一通孔和第二通孔22，位于源漏层17的源极和漏极的对应区域内，贯穿刻蚀阻挡层16，用于连接有源层15和源漏层17的源极和漏极；
第四过孔24，位于开关晶体管的源极或漏极与驱动晶体管的栅极层12的重叠区域内，用于连接驱动晶体管的栅极与开关晶体管的源极或漏极；这里，仅以第四过孔24为例说明存在多个晶体管时一个晶体管的栅极与另一个晶体管的源极或漏极的连接方式，当然视像素单元内电路结构的不同也并不一定要形成与上述第四过孔类似的过孔。
参见图9，上述步骤S4可以具体包括：通过沉积和构图工艺形成源漏层17和扫描线，源漏层17分别通过第一通孔与第二通孔(图8中的标记22处)与有源层15的两侧接触。
参见图10至图12，上述步骤S5具体包括：通过沉积和构图工艺形成钝化层18，同时形成用于连接像素电极层与源漏层17的第三过孔；通过构图工艺形成平坦层19，同时形成用于连接像素电极层与源漏层17的第三过孔。上述步骤S6具体包括：通过沉积和构图工艺形成像素电极层1A，该像素电极层通过第三过孔与源漏层17相连。自此，就形成了上述阵列基板的主体结构。其中，平坦化层19的厚度可以设定为1μm以上，材料为有机材料，避免源漏层的厚度对后续膜层的影响并且可以防止漏电。
在本发明的另一个实施例中，提供了一种阵列基板，以上述图12所示的结构为例，该阵列基板包括形成在衬底10上的栅极层11、12、栅绝缘层14、有源层15、源漏层17、扫描线(图8中23上方位置)以及信号线13，上述信号线13与上述栅极层11、12同层设置，上述扫描线与源漏层17同层设置，栅绝缘层14位于栅极层11、12、信号线13和有源层15之间；
如图12所示，该阵列基板还可包括贯穿栅绝缘层14的第一过孔21和第二过孔23，上述信号线13通过上述第一过孔21与源漏层17相连，上述扫描线通过上述第二过孔23与上述栅极层11相连。
从图12还可以看到，该阵列基板还包括刻蚀阻挡层16，上述刻蚀阻挡层16位于上述有源层15和上述栅绝缘层14上。
而且，在刻蚀阻挡层14上还形成有第一通孔和第二通孔22，源漏层17分别通过上述第一通孔与第二通孔22与上述有源层15的两侧接触。
上述第一过孔21和上述第二过孔23还贯穿刻蚀阻挡层16，信号线13通过上述第一过孔21与源漏层17相连，扫描线通过第二过孔23与栅极层11相连。
另外，上述阵列基板还可以包括钝化层18、平坦化层19、像素电极层1A，上述钝化层18位于源漏层17上，上述平坦化层19位于上述钝化层18上，上述像素电极层1A位于上述平坦化层19上；平坦化层19的厚度例如设定为1μm以上，材料为有机材料，避免源漏层的厚度对后续膜层的影响并且可以防止漏电。
上述阵列基板还可以包括贯穿钝化层18和平坦化层19的第三过孔，上述像素电极层1A通过上述第三过孔与源漏层17相连。
需注意的是，第一过孔21和第二过孔23在图12中没有示出，可以参见图8，第一过孔21和第二过孔23形成在中间的一层或多层上，例如具体而言，第一过孔21和第二过孔23可以穿过刻蚀阻挡层16和栅绝缘层14。上述阵列基板可以由上述任意一种阵列基板的制造方法形成，一种具体的结构可以参见图12。可见，本发明实施例提供的阵列基板与上述任意一种阵列基板的制造方法具有相应的技术特征，因而可以解决相同的技术问题，达到相同的技术效果。
另外，类似于上述适用于OLED面板的阵列基板结构，本发明实施例所提供的阵列基板还可以是如图13所示的适用于液晶显示面板的阵列基板结构。参见图13，按照本发明实施例的技术方案制作扫描线34、信号线32以及每一像素单元中的薄膜晶体管的栅极层31和源漏层33时，可以先在衬底上形成包括栅极层31与信号线33的图形，使得阵列基板中的栅极层31与信号线33同层设置；再形成覆盖栅极层31与信号线33的绝缘层，接下来通过在绝缘层对应位置形成第一过孔和第二过孔后再形成源漏层33和扫描线34，即使得源漏层33通过第一过孔(图中未示出，对应于33和22重叠的位置)与信号线32相连、栅极层31通过第二过孔(图中未示出，对应于31与32重叠的位置)与扫描线34相连，而且阵列基板中的栅极层31与信号线33同层设置。类似地，上述绝缘层的组成结构与制造工艺，以及阵列基板其他结构的结构与制造工艺均可以参照上述各实施例，在此不再赘述。然而可以在图13中看出，该阵列基板具有条状结构的像素电极35，具有液晶显示面板的典型结构。当然，本发明的阵列基板也不仅限于应用于OLED面板或液晶显示面板。
在本发明的再一个实施例中，提供了一种显示装置，该显示装置包括上述的阵列基板。如本领域技术人员所熟知的，上述阵列基板可以用于液晶显示，也可用于OLED显示，因此其可与不同的器件相结合形成液晶显示装置或OLED显示装置，当然，为了实现功能，阵列基板还可包括本发明中未提及的其他结构。
上述显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。本发明实施例所提供的显示装置与上述任意一种阵列基板具有相同的技术特征，因而可以解决相同的技术问题，达到相同的技术效果。
综上上述，本发明提供一种阵列基板及其制造方法、显示装置，可以在不对其他结构的形成工艺造成过多影响的前提下增大栅极金属层的厚度，从而抑制IR Drop所造成的影响。本发明具有如下优点：
1.目前大尺寸平板显示中，超厚铝金属层和超厚绝缘层被广泛使用；本发明扫描线与信号线金属层的对调可避免上述工艺的使用，降低后续绝缘层和有源层制作过程中对厚度、膜质、平整度和刻蚀效果的苛刻要求，由此带来漏电问题的减少，对提高产品良率大有助益。
2.常规厚度的栅极和绝缘层有利于边缘跨线的平坦化和走线密度的提高。
3.本发明扫描线与信号线金属层的对调可将因线阻问题需要加厚的扫描线位置由底层移动到栅绝缘层上面，从而解决因结构空间限制不能过度加大的扫描线的厚度的问题，有利于提高面板显示均匀性。
4.铝合金金属电极的厚度可以增大，缓解了电阻压降问题，不需要其他措施来补偿，有利于产品成本的降低。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
而且，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
还需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种阵列基板，其特征在于，所述阵列基板包括形成在衬底上的栅极层、栅绝缘层、有源层、源漏层、扫描线以及信号线，所述信号线与所述栅极层同层设置，所述扫描线与所述源漏层同层设置，所述栅绝缘层位于所述栅极层和所述有源层之间，所述栅绝缘层还位于所述信号线和所述有源层之间；
所述阵列基板还包括贯穿所述栅绝缘层的第一过孔和第二过孔，所述信号线通过所述第一过孔与所述源漏层相连，所述扫描线通过所述第二过孔与所述栅极层相连。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括刻蚀阻挡层，所述刻蚀阻挡层位于所述有源层和所述栅绝缘层上。
3.根据权利要求2所述的阵列基板，其特征在于，所述刻蚀阻挡层上形成有第一通孔和第二通孔，所述源漏层的源极和漏极分别通过所述第一通孔和所述第二通孔与所述有源层的两侧接触。
4.根据权利要求2所述的阵列基板，其特征在于，所述第一过孔和所述第二过孔还贯穿所述刻蚀阻挡层，所述信号线通过所述第一过孔与所述源漏层相连，所述扫描线通过所述第二过孔与所述栅极层相连。
5.根据权利要求1至4中任意一项所述的阵列基板，其特征在于，所述阵列基板还包括钝化层、平坦化层、像素电极层，所述钝化层位于所述源漏层上，所述平坦化层位于所述钝化层上，所述像素电极层位于所述平坦化层上；
所述阵列基板还包括贯穿所述钝化层和所述平坦化层的第三过孔，所述像素电极层通过所述第三过孔与所述源漏层相连。
6.一种阵列基板的制造方法，其特征在于，包括：
在衬底上形成包括栅极层与信号线的图形；
在所述包括栅极层与信号线的图形上形成包括栅绝缘层和有源层的图形，所述栅绝缘层位于所述栅极层和所述有源层之间，所述栅绝缘层还位于所述信号线和所述有源层之间；
在所述栅绝缘层中形成第一过孔和第二过孔；
形成包括源漏层和扫描线的图形，所述信号线通过所述第一过孔与所述源漏层相连；所述扫描线通过所述第二过孔与所述栅极层相连。
7.根据权利要求6所述的方法，其特征在于，所述第一过孔位于所述阵列基板上所述源漏层与所述信号线的重叠区域内；所述第二过孔位于所述阵列基板上所述栅极层与所述扫描线的重叠区域内。
8.根据权利要求6所述的方法，其特征在于，在形成包括栅绝缘层和有源层的图形之后，还包括：
形成包括刻蚀阻挡层的图形，所述刻蚀阻挡层位于所述有源层和所述栅绝缘层上。
9.根据权利要求8所述的方法，其特征在于，在所述形成包括刻蚀阻挡层的图形之后，还包括：
在所述刻蚀阻挡层中形成第一通孔和第二通孔；
所述源漏层的源极和漏极分别通过所述第一通孔和所述第二通孔与所述有源层的两侧接触。
10.根据权利要求8所述的方法，其特征在于，所述第一过孔和所述第二过孔还贯穿所述刻蚀阻挡层，所述信号线通过所述第一过孔与所述源漏层相连，所述扫描线通过所述第二过孔与所述栅极层相连。
11.根据权利要求6至10中任意一项所述的方法，其特征在于，所述方法还包括：
形成钝化层和平坦化层，形成贯穿所述钝化层和所述平坦化层的第三过孔；
形成像素电极层；
其中，所述钝化层位于所述源漏层上，所述平坦化层位于所述钝化层上，所述像素电极层位于所述平坦化层上，所述像素电极层通过所述第三过孔与所述源漏层相连。
12.一种显示装置，其特征在于，所述显示装置包括如权利要求1至5中任意一项所述的阵列基板。
CN201410796484.5A 2014-12-18 2014-12-18 阵列基板及其制造方法、显示装置 Active CN104409462B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410796484.5A CN104409462B (zh) 2014-12-18 2014-12-18 阵列基板及其制造方法、显示装置
US15/121,294 US9905583B2 (en) 2014-12-18 2015-11-17 Array substrate having scanning line and signal lines in exchanged layers for manufacturing display apparatus
PCT/CN2015/094753 WO2016095639A1 (zh) 2014-12-18 2015-11-17 阵列基板及其制造方法、显示装置
EP15869148.5A EP3236499B1 (en) 2014-12-18 2015-11-17 Array substrate and manufacturing method therefor, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410796484.5A CN104409462B (zh) 2014-12-18 2014-12-18 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN104409462A CN104409462A (zh) 2015-03-11
CN104409462B true CN104409462B (zh) 2017-07-04

Family

ID=52647077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410796484.5A Active CN104409462B (zh) 2014-12-18 2014-12-18 阵列基板及其制造方法、显示装置

Country Status (4)

Country Link
US (1) US9905583B2 (zh)
EP (1) EP3236499B1 (zh)
CN (1) CN104409462B (zh)
WO (1) WO2016095639A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409462B (zh) * 2014-12-18 2017-07-04 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN204964955U (zh) * 2015-07-28 2016-01-13 合肥鑫晟光电科技有限公司 电连接结构、阵列基板和显示装置
CN110534533B (zh) * 2015-10-12 2022-05-10 群创光电股份有限公司 显示面板
CN110021653B (zh) * 2019-04-23 2021-02-12 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示面板和显示装置
CN111508369B (zh) * 2020-05-19 2022-07-15 云谷（固安）科技有限公司 显示面板和显示装置
CN114355686B (zh) * 2022-01-07 2023-08-01 武汉华星光电技术有限公司 阵列基板和液晶显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005141251A (ja) * 1995-10-05 2005-06-02 Toshiba Corp 表示装置用アレイ基板及びその製造方法
CN101165904A (zh) * 2006-10-19 2008-04-23 中华映管股份有限公司 像素结构
CN101510037A (zh) * 2009-03-31 2009-08-19 昆山龙腾光电有限公司 液晶显示面板
CN102117824A (zh) * 2010-01-06 2011-07-06 三星移动显示器株式会社 有机发光显示设备及其制造方法
CN102779830A (zh) * 2012-06-12 2012-11-14 南京中电熊猫液晶显示科技有限公司 一种金属氧化物的显示装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034750B (zh) * 2009-09-25 2015-03-11 北京京东方光电科技有限公司 阵列基板及其制造方法
KR102094841B1 (ko) * 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN104409462B (zh) * 2014-12-18 2017-07-04 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005141251A (ja) * 1995-10-05 2005-06-02 Toshiba Corp 表示装置用アレイ基板及びその製造方法
CN101165904A (zh) * 2006-10-19 2008-04-23 中华映管股份有限公司 像素结构
CN101510037A (zh) * 2009-03-31 2009-08-19 昆山龙腾光电有限公司 液晶显示面板
CN102117824A (zh) * 2010-01-06 2011-07-06 三星移动显示器株式会社 有机发光显示设备及其制造方法
CN102779830A (zh) * 2012-06-12 2012-11-14 南京中电熊猫液晶显示科技有限公司 一种金属氧化物的显示装置及其制造方法

Also Published As

Publication number Publication date
EP3236499A1 (en) 2017-10-25
US9905583B2 (en) 2018-02-27
EP3236499A4 (en) 2018-08-01
CN104409462A (zh) 2015-03-11
WO2016095639A1 (zh) 2016-06-23
US20170012059A1 (en) 2017-01-12
EP3236499B1 (en) 2019-10-16

Similar Documents

Publication Publication Date Title
CN104409462B (zh) 阵列基板及其制造方法、显示装置
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104319279B (zh) 阵列基板及其制造方法、显示装置
CN101546077B (zh) 薄膜晶体管液晶显示器像素结构及制作方法
CN106252217B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
CN104966721B (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN106206620B (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN104393000A (zh) 一种阵列基板及其制作方法、显示装置
CN104538352A (zh) 阵列基板及其制造方法、显示装置
WO2019105086A1 (zh) 显示基板及其制作方法、显示面板、显示装置
CN102929060B (zh) 阵列基板及其制作方法、显示装置
CN106158739B (zh) 显示器的阵列基板及其制造方法
WO2017157244A1 (zh) Oled显示面板以及oled显示面板的制造方法
CN109728050A (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
CN103278986B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN104007574A (zh) 一种阵列基板、显示装置及其制造方法
CN106098703A (zh) 显示面板及其制造方法、显示器
CN104932159A (zh) 显示基板及其制造方法、驱动方法和显示装置
CN106328715A (zh) 薄膜晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant