CN110021653B - 阵列基板及其制造方法、显示面板和显示装置 - Google Patents

阵列基板及其制造方法、显示面板和显示装置 Download PDF

Info

Publication number
CN110021653B
CN110021653B CN201910330130.4A CN201910330130A CN110021653B CN 110021653 B CN110021653 B CN 110021653B CN 201910330130 A CN201910330130 A CN 201910330130A CN 110021653 B CN110021653 B CN 110021653B
Authority
CN
China
Prior art keywords
insulating layer
via hole
color
array substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910330130.4A
Other languages
English (en)
Other versions
CN110021653A (zh
Inventor
刘军
闫梁臣
周斌
李伟
苏同上
黄勇潮
罗标
桂学海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910330130.4A priority Critical patent/CN110021653B/zh
Publication of CN110021653A publication Critical patent/CN110021653A/zh
Priority to PCT/CN2020/086008 priority patent/WO2020216225A1/zh
Priority to US17/043,962 priority patent/US11569307B2/en
Application granted granted Critical
Publication of CN110021653B publication Critical patent/CN110021653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供了一种阵列基板，包括；衬底基板、依次位于衬底基板上的半导体有源层、栅极、以及源极和漏极，还包括：第一绝缘层、第二绝缘层、第三绝缘层、第一过孔和第二过孔。其中，第一过孔贯穿第三绝缘层，且在设置有彩色色阻的每一像素单元中，第一过孔位于相邻两彩色色阻之间，用于后续填充相邻两彩色色阻中的一个。第二过孔贯穿第二绝缘层，第二过孔的位置与第一过孔的位置对应，且在平行于衬底基板的方向上。在制作彩色色阻时，中间彩色色阻无需进行缩进，直接形成一色阻交叠，使得无需进行色阻交叠防漏光，并且在设置平坦层后，平坦层的厚度均匀，不易脱落。

Description

阵列基板及其制造方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，具体为阵列基板及其制造方法、显示面板和显示装置。
背景技术
近些年来，大尺寸有机发光二极管由于其顶栅相比底栅具有高开态电流(Ion)、更高开口率和更好的阵列基板稳定性而受到关注。
大尺寸有机发光二极管目前采用COA(ColorFilterOnArray)技术，即将彩膜层设置在阵列基板包括的无机膜上，而后进行有机膜平坦化的技术。由于彩膜层形成于无机膜上，而且厚度较厚，突出于无机膜之上，为保证平坦化效果，随后的有机膜平坦化时厚度亦较厚，会降低开口区域的透过率，而且为防止漏光，目前在不同颜色的彩膜层之间的边缘会产生交叠，如图1所示，图1中示出了位于衬底基板1上的蓝色色阻15与绿色色阻14交叠的情况，但因彩膜层色度和色规要求较高，在交叠后，由于交叠位置处彩膜层的厚度较厚，使得在设置平坦层时，交叠位置处的平坦层的厚度较薄，容易产生平坦层脱落的风险，降低了阵列基板的可靠性。
发明内容
有鉴于此，本发明提供阵列基板及其制造方法、显示面板和显示装置，解决现有技中容易产生平坦化层脱落的风险的问题。
为了解决上述问题，本发明实施例主要提供如下技术方案：
在第一方面中，本发明实施例公开了一种阵列基板，包括：衬底基板、依次位于衬底基板上的半导体有源层、栅极、以及源极和漏极，还包括：第一绝缘层、第二绝缘层、第三绝缘层、第一过孔和第二过孔；
所述第一绝缘层、所述第二绝缘层和所述第三绝缘层依次设置在设置有所述源极和所述漏极的衬底基板上；
所述第一过孔贯穿所述第三绝缘层，且在设置有彩色色阻的每一像素单元中，所述第一过孔位于相邻两彩色色阻之间，用于后续填充相邻两彩色色阻中的一个；
所述第二过孔贯穿所述第二绝缘层，所述第二过孔的位置与所述第一过孔的位置对应，且在平行于所述衬底基板的方向上，所述第二过孔的宽度大于所述第一过孔的宽度，用于后续填充与对应位置处的所述第一过孔内颜色相同的彩色色阻。
可选地，所述第一绝缘层和第三绝缘层的材料为氧化硅，所述第二绝缘层的材料为氮化硅。
可选地，在垂直于所述衬底基板方向上，所述第一过孔的中心轴与所述第二过孔的中心轴重合。
可选地，在平行于所述衬底基板的方向上，所述第一过孔的宽度为6微米到10微米。
可选地，在平行于所述衬底基板的方向上，且在第一过孔的中心轴的同一侧，所述第二过孔的侧边与所述第一过孔的侧边之间的距离为8微米到12微米。
可选地，在垂直于所述衬底基板的方向上，所述第一过孔的截面为长条状，所述第二过孔的截面为长条状。
可选地，阵列基板还包括彩膜层，所述彩膜层位于所述第三绝缘层上。
可选地，彩膜层包括红色色阻、绿色色阻和蓝色色阻；
在每一像素单元中，其中一个所述第一过孔和该第一过孔对应位置处的第二过孔内填充有蓝色色阻，另一个所述第一过孔和该第一过孔对应位置处的第二过孔内填充有红色色阻。
可选地，还包括平坦层，设置在所述彩膜层上。
在第二方面中，本发明实施例公开了一种显示面板，包括第二方面所述的阵列基板。
在第三方面中，本发明实施例公开了一种显示装置，包括第三方面所述的显示面板。
在第四方面中，本发明实施例公开了一种阵列基板的制作方法，包括：
通过构图工艺在衬底基板上依次制作半导体有源层、栅极绝缘层、栅极、层间绝缘层以及源极和漏极；
在制作有所述源极和漏极的所述衬底基板上依次制作第一绝缘层、第二绝缘层和第三绝缘层；
对所述第三绝缘层进行构图工艺，形成贯穿所述第三绝缘层的第一过孔，且在设置有彩色色阻的每一像素单元中，所述第一过孔位于相邻两彩色色阻之间，用于后续填充相邻两彩色色阻中的一个；
对所述第二绝缘层进行构图工艺，形成贯穿所述第二绝缘层的第二过孔，所述第二过孔的位置与所述第一过孔的位置对应，且在平行于所述衬底基板的方向上，所述第二过孔的宽度大于所述第一过孔的宽度，用于后续填充与对应位置处的所述第一过孔内颜色相同的彩色色阻。
可选地，对所述第三绝缘层进行构图工艺，形成贯穿所述第三绝缘层的第一过孔，包括：
在所述第三绝缘层上涂覆光刻胶，通过曝光、显影去除需要形成所述第一过孔位置处的光刻胶；
采用四氟化碳和氧气，对所述第三绝缘层进行刻蚀，形成贯穿所述第三绝缘层的第一过孔
可选地，在所述第一过孔对应位置处，所述光刻胶的侧面与所述第三绝缘层之间的夹角大于70°，所述光刻胶的厚度大于1.8微米。
可选地，对所述第二绝缘层进行构图工艺，形成贯穿所述第二绝缘层的第二过孔，包括：
采用六氟化硫和氧气，对所述第二绝缘层进行刻蚀，形成贯穿所述第二绝缘层的第二过孔；
通过剥离工艺去除所述光刻胶。
借由上述技术方案，本发明实施例提供的技术方案至少具有下列优点：
由于本发明实施例提供的阵列基板在设置有源极和漏极的衬底基板上依次设置有第一绝缘层、第二绝缘层和第三绝缘层，且设置有贯穿第三绝缘层的第一过孔，贯穿第二绝缘层的第二过孔，由于在设置有彩色色阻的每一像素单元中，第一过孔位于相邻两彩色色阻之间，第二过孔的位置与第一过孔的位置对应，且在平行于衬底基板的方向上，第二过孔的宽度大于第一过孔的宽度，因此在后续设置多个彩色色阻时，相邻两彩色色阻中，其中一个可以填满第一过孔和第二过孔，可以与另一个彩色色阻形成交叠区，与现有技术相比，无需在边缘位置处进行色阻交叠防漏光，因此在设置平坦层后，平坦层的厚度均匀，不易脱落。
上述说明仅是本发明实施例技术方案的概述，为了能够更清楚了解本发明实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本发明实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明实施例的具体实施方式。
附图说明
通过阅读下文可选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出可选实施方式的目的，而并不认为是对本发明实施例的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为传统阵列基板在设置彩色色阻后，相邻彩色色阻交叠示意图；
图2为本发明实施例的阵列基板的结构示意图；
图3为本发明实施例的另一阵列基板的结构示意图；
图4为本发明实施例的阵列基板的制作流程图；
图5为本发明实施例的阵列基板未制作第一过孔和第二过孔时的结构示意图；
图6为本发明实施例的阵列基板在制作第一过孔和第二过孔时的结构示意图。
附图标记介绍如下：
1-衬底基板；2-遮光层；3-栅极绝缘层；4-栅极；5-层间绝缘层；6-源极；7-漏极；8-第一绝缘层；9-第二绝缘层；10-第三绝缘层；11-第一过孔；12-第二过孔；13-红色色阻；14-绿色色阻；15-蓝色色阻；16-平坦层；17-光刻胶；20-缓冲层；21-半导体有源层。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”到另一元件时，它可以直接连接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”可以包括无线连接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
下面结合附图介绍本申请实施例的具体技术方案。
在第一方面中，本发明实施例公开了一种阵列基板，如图2所示，该阵列基板包括：衬底基板1、依次位于衬底基板1上的半导体有源层21、栅极绝缘层3、栅极4、层间绝缘层5以及源极6和漏极7，该阵列基板还包括：第一绝缘层8、第二绝缘层9、第三绝缘层10、第一过孔11和第二过孔12。第一绝缘层8、第二绝缘层9和第三绝缘层10依次设置在设置有源极6和漏极7的衬底基板1上。
如图2所示，第一过孔11贯穿第三绝缘层10，且在设置有彩色色阻(图中未示出)的每一像素单元中，第一过孔11位于相邻两彩色色阻之间，用于后续填充相邻两彩色色阻中的一个。第二过孔12贯穿第二绝缘层9，第二过孔12的位置与第一过孔11的位置对应，且在平行于衬底基板1的方向上，第二过孔12的宽度大于第一过孔11的宽度，用于后续填充与对应位置处的第一过孔11内颜色相同的彩色色阻。
本发明实施例提供的阵列基板在设置有源极6和漏极7的衬底基板1上依次设置有第一绝缘层8、第二绝缘层9和第三绝缘层10，且设置有贯穿第三绝缘层10的第一过孔11，贯穿第二绝缘层9的第二过孔12，由于在设置有彩色色阻的每一像素单元中，第一过孔11位于相邻两彩色色阻之间，第二过孔12的位置与第一过孔11的位置对应，且在平行于衬底基板1的方向上，第二过孔12的宽度大于第一过孔11的宽度，因此在后续设置多个彩色色阻时，相邻两彩色色阻中，其中一个可以填满第一过孔11和第二过孔12，可以与另一个彩色色阻形成交叠区，与现有技术相比，无需在边缘位置处进行色阻交叠防漏光，因此在设置平坦层后，平坦层的厚度均匀，不易脱落。
具体地，如图2所示，该阵列基板还包括位于衬底基板1上的遮光层2，位于遮光层2上的缓冲层20，遮光层2用于遮挡照射到半导体有源层21的光线；遮光层2和缓冲层20的具体设置方式与现有技术类似，这里不再赘述。
可选地，由于在具体制作时，需要对第二绝缘层9和第三绝缘层10均进行刻蚀工艺处理，且在对第二绝缘层9进行刻蚀处理时，不能对第三绝缘层10产生影响，对第三绝缘层10进行刻蚀处理时，不能对第二绝缘层9产生影响。因此，在本实施例中，第一绝缘层8和第三绝缘层10的材料为氧化硅，第二绝缘层9的材料为氮化硅。
可选地，在后续设置多个彩色色阻时，为了能够使得彩色色阻更好地流入到第一过孔11和第二过孔中，在本实施例中，在垂直于衬底基板1方向上，第一过孔11的中心轴与第二过孔12的中心轴重合。
可选地，如图2所示，在本实施例中，在平行于衬底基板1的方向(即图中的水平方向)上，第一过孔11的宽度为6微米到10微米。
可选地，如图2所示，在平行于衬底基板1的方向(即图中的水平方向)上，且在第一过孔11的中心轴的同一侧(如在第一过孔11的中心轴的左侧)，第二过孔12的侧边与第一过孔11的侧边之间的距离为8微米到12微米。但是，对于本领域技术人员而言，也可以根据不同设计需要调整第一过孔11和第二过孔12的尺寸。
可选地，在垂直于衬底基板1的方向上，第一过孔11的截面为长条状，第二过孔12的截面为长条状。当然，对于本领域技术人员而言，也可以根据不同设计需要调整第一过孔11和第二过孔12的截面形状。
可选地，如图3所示，在本实施例中，该阵列基板还包括：位于第三绝缘层10上的彩膜层；具体地，彩膜层包括：红色色阻13、绿色色阻14和蓝色色阻15。在每一像素单元中，其中一个第一过孔11和该第一过孔11对应位置处的第二过孔12内填充有蓝色色阻15，另一个第一过孔11和该第一过孔11对应位置处的第二过孔12内填充有红色色阻13。
可选地，如图3所示，阵列基板还包括平坦层16，设置在彩膜层上。由于本发明实施例的红色色阻13、绿色色阻14和蓝色色阻15的边缘位置处并不会彼此交叠，使得在设置平坦层16时，平坦层16仅需对红色色阻13、绿色色阻14和蓝色色阻15进行平坦，平坦度更好，不容易产生平坦层脱落的风险，提高了阵列基板的可靠性。
进一步参考图3，由于红色色阻13和绿色色阻14之间，以及绿色色阻14和蓝色色阻15之间设置了本发明实施例提供的第一过孔11和第二过孔12，因此，在设置红色色阻13和蓝色色阻15时，红色色阻13和蓝色色阻15会流入到第一过孔11和第二过孔12内，进而在绿色色阻14下方形成色阻交叠区域a，即红色色阻13、绿色色阻14和蓝色色阻15中，两侧的彩色色阻缩进填满第一过孔11和第二过孔12，中间彩色色阻无需进行缩进，形成色阻交叠区域a，由于形成有色阻交叠区域a，能够阻止漏光的产生，同时红色色阻13、绿色色阻14和蓝色色阻15之间并未形成现有技术图1所示的彩色色阻间的交叠，使得平坦层16具有均匀的厚度，避免产生平坦层脱落的风险，提高了阵列基板的可靠性。
在第二方面中，本发明实施例公开了一种显示面板，包括第一方面的阵列基板。由于第二方面的显示面板包括了第一方面的阵列基板，使得显示面板具有与阵列基板相同的有益效果。因此，在此不再重复赘述第二方面的显示面板的有益效果。
在第三方面中，本发明实施例公开了一种显示装置，包括第二方面的显示面板。由于第三方面的显示装置包括了第二方面的显示面板，使得显示装置具有与显示面板相同的有益效果。因此，在此不再重复赘述第三方面的显示装置的有益效果。
在第四方面中，图4为本发明实施例的阵列基板的制作流程图。如图4所示，该阵列基板的制作方法，包括：
S101：通过构图工艺在衬底基板上依次制作半导体有源层、栅极绝缘层、栅极、层间绝缘层以及源极和漏极。
S102：在制作有源极和漏极的衬底基板上依次制作第一绝缘层、第二绝缘层和第三绝缘层。
S103：对第三绝缘层进行构图工艺，形成贯穿第三绝缘层的第一过孔，且在设置有彩色色阻的每一像素单元中，第一过孔位于相邻两彩色色阻之间，用于后续填充相邻两彩色色阻中的一个。
S104：对第二绝缘层进行构图工艺，形成贯穿第二绝缘层的第二过孔，第二过孔的位置与第一过孔的位置对应，且在平行于衬底基板的方向上，第二过孔的宽度大于第一过孔的宽度，用于后续填充与对应位置处的第一过孔内颜色相同的彩色色阻。
可选地，S103中对第三绝缘层进行构图工艺，形成贯穿第三绝缘层的第一过孔，包括：
在第三绝缘层上涂覆光刻胶，通过曝光、显影去除需要形成第一过孔位置处的光刻胶；
采用四氟化碳和氧气，对第三绝缘层进行刻蚀，形成贯穿第三绝缘层的第一过孔
可选地，在本实施例中，由于需要将第一过孔和第二过孔的截面设计成长条状，因此在第一过孔11对应位置处，光刻胶的侧面与第三绝缘层之间的夹角大于70°，光刻胶的厚度大于1.8微米。但是，对于本领域技术人员而言，可以根据设计需要设置其他角度和厚度。
可选地，S104中对第二绝缘层进行构图工艺，形成贯穿第二绝缘层的第二过孔，包括：
采用六氟化硫和氧气，对第二绝缘层进行刻蚀，形成贯穿第二绝缘层的第二过孔；
通过剥离工艺去除光刻胶。
以下通过图5-图6来进一步说明本发明实施例的阵列基板的制作过程：
如图5所示，在一个实施例中，在衬底基板1(例如玻璃基板)上沉积一金属层，其中，金属层的材料可以为钼或钼铌合金等金属，并且该金属层的厚度为0.10微米～0.15微米。接着，通过光刻、湿刻形成阵列基板区域遮光层2，湿刻工艺可用混酸进行刻蚀，随后沉积一层缓冲层20，其中，缓冲层20的材料可以为氧化硅，厚度0.3微米～0.5微米。
之后，沉积铟稼锌氧化物(IGZO)薄膜，并通过光刻、湿刻形成半导体有源层21，该半导体有源层21的厚度0.05微米～0.1微米。接着，沉积一层绝缘层，其材料可为氧化硅，厚度0.1微米～0.2微米。接着，沉积一层金属，金属可为铜等金属，厚度为0.4微米～0.5微米，随后通过构图工艺形成栅极4以及栅极走线图形。在对栅极4湿刻完成后，保留栅极掩膜进行绝缘层的干刻，形成栅极绝缘层3，可选地，可采用四氟化碳+氧气干刻混合气体进行，四氟化碳流量可为2000标准毫升/分钟～2500标准毫升/分钟，氧气的流量1000标准毫升/分钟～1500标准毫升/分钟。
形成栅极绝缘层3后，继续对与源极6和漏极7接触位置处的半导体有源层21，以及电容区的IGZO薄膜进行导体化作用，以降低IGZO薄膜的电阻，此处导体化可用氨气或者氦气进行，在导体化完成后对剩余的栅极掩膜进行剥离。接着，沉积一层层间绝缘层5，其中，层间绝缘层5可以为氧化硅，厚度为0.45微米～0.6微米，随后光刻形成接触孔掩膜，随后进行接触孔干法刻蚀，形成接触孔以便源极6与半导体有源层21、漏极7与半导体有源层21接触，然后沉积一层金属，金属可为铜和铝等金属，厚度为0.5微米～0.7微米，通过构图工艺形成源极6和漏极7。
接着，依次沉积第一绝缘层8、第二绝缘层9和第三绝缘层10，其中，第一绝缘层8和第三绝缘层10可以为氧化硅，第二绝缘层9可以为氮化硅。第一绝缘层8和第三绝缘层10的厚度为0.1微米～0.2微米，第二绝缘层9的厚度为0.03微米～0.05微米。
如图6所示，接着，在第三绝缘层10上涂覆光刻胶17，通过曝光、显影去除需要形成第一过孔11位置处的光刻胶，在本实施例中，由于需要相邻两彩色色阻交叠，本发明具体实施例以每个像素包括红色色阻、绿色色阻和蓝色色阻为例，因此每个像素需要两个交叠长条，考虑到色阻流动性，需要将第一过孔11和第二过孔12的侧壁刻蚀成垂直状态，故而在第一过孔11对应位置处，光刻胶17的侧面与第三绝缘层10之间的夹角为70°以上，光刻胶17的厚度大于1.8微米。
接着，进行干法刻蚀，首先对第三绝缘层10进行刻蚀，采用四氟化碳和氧气，以及高源极功率以及高偏置功率进行。由于光刻胶17的角度大加之厚度较厚，故而干刻只能对垂直方向的第三绝缘层10进行刻蚀，形成第一过孔11。接着，对第二绝缘层9进行刻蚀，可采用六氟化硫和氧气，以及高源极功率和低或无偏置功率进行，由于六氟化硫干刻时各向同性作用较强加之采用了无或低偏置功率，此次干刻类似湿法刻蚀，对第一绝缘层8和第三绝缘层10无刻蚀作用，而对第二绝缘层9有较强刻蚀作用。因此，在第二绝缘层9内能够刻蚀出长条形的第二过孔12，且在水平方向上，刻蚀出的第二过孔12的宽度能够大于第一过孔11的宽度。为保证后续色阻交叠，在第一过孔11的中心轴的同一侧，第二过孔12的侧边与第一过孔11的侧边之间的距离可控制在8微米到12微米之间，两步干刻完成后，去除剩下的光刻胶17，形成如图2所示的阵列基板。
后续进行彩膜层工序，可依次进行蓝色色阻15、红色色阻13和绿色色阻14的制作，如图3所示，由于形成有第一过孔11和第二过孔12，蓝色色阻15和红色色阻13工序完成后，会流到第一过孔11和第二过孔12内，绿色色阻14的工序完成无需再与相邻的蓝色色阻15和红色色阻13交叠防止漏光，只需要正常进行绿色色阻14工艺后即可在绿色色阻14两侧形成对应的色阻交叠区域a，后续平坦层16进行时因交叠区域平坦度好，不会出现平坦层16脱落的情况，提高了阵列基板的可靠性。
应用本发明实施例所获得的有益效果包括：
本发明实施例提供的阵列基板在设置有源极和漏极的衬底基板上依次设置有第一绝缘层、第二绝缘层和第三绝缘层，且设置有贯穿第三绝缘层的第一过孔，贯穿第二绝缘层的第二过孔，由于在设置有彩色色阻的每一像素单元中，第一过孔位于相邻两彩色色阻之间，第二过孔的位置与第一过孔的位置对应，且在平行于衬底基板的方向上，第二过孔的宽度大于第一过孔的宽度，因此在后续设置多个彩色色阻时，相邻两彩色色阻中，其中一个可以填满第一过孔和第二过孔，可以与另一个彩色色阻形成交叠区，与现有技术相比，无需在边缘位置处进行色阻交叠防漏光，因此在设置平坦层后，平坦层的厚度均匀，不易脱落。
以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种阵列基板，包括：衬底基板、依次位于衬底基板上的半导体有源层、栅极、以及源极和漏极，其特征在于，还包括：第一绝缘层、第二绝缘层、第三绝缘层、第一过孔和第二过孔；
所述第一绝缘层、所述第二绝缘层和所述第三绝缘层依次设置在设置有所述源极和所述漏极的衬底基板上；
所述第一过孔贯穿所述第三绝缘层，且在设置有彩色色阻的每一像素单元中，所述第一过孔位于相邻两彩色色阻之间，用于后续填充相邻两彩色色阻中的一个；
所述第二过孔贯穿所述第二绝缘层，所述第二过孔的位置与所述第一过孔的位置对应，且在平行于所述衬底基板的方向上，所述第二过孔的宽度大于所述第一过孔的宽度，用于后续填充与对应位置处的所述第一过孔内颜色相同的彩色色阻，并使得该彩色色阻与相邻的彩色色阻形成色阻交叠区域。
2.如权利要求1所述的阵列基板，其特征在于，所述第一绝缘层和第三绝缘层的材料为氧化硅，所述第二绝缘层的材料为氮化硅。
3.如权利要求1所述的阵列基板，其特征在于，在垂直于所述衬底基板方向上，所述第一过孔的中心轴与所述第二过孔的中心轴重合。
4.如权利要求1所述的阵列基板，其特征在于，在平行于所述衬底基板的方向上，所述第一过孔的宽度为6微米到10微米。
5.如权利要求4所述的阵列基板，其特征在于，在平行于所述衬底基板的方向上，且在第一过孔的中心轴的同一侧，所述第二过孔的侧边与所述第一过孔的侧边之间的距离为8微米到12微米。
6.如权利要求1所述的阵列基板，其特征在于，在垂直于所述衬底基板的方向上，所述第一过孔的截面为长条状，所述第二过孔的截面为长条状。
7.如权利要求1所述的阵列基板，其特征在于，还包括：彩膜层；
所述彩膜层位于所述第三绝缘层上。
8.如权利要求7所述的阵列基板，其特征在于，所述彩膜层包括红色色阻、绿色色阻和蓝色色阻；
在每一像素单元中，其中一个所述第一过孔和该第一过孔对应位置处的第二过孔内填充有蓝色色阻，另一个所述第一过孔和该第一过孔对应位置处的第二过孔内填充有红色色阻。
9.如权利要求7所述的阵列基板，其特征在于，还包括平坦层，设置在所述彩膜层上。
10.一种显示面板，其特征在于，包括如权利要求1-9任一项所述的阵列基板。
11.一种显示装置，其特征在于，包括如权利要求10所述的显示面板。
12.一种阵列基板的制作方法，其特征在于，包括：
通过构图工艺在衬底基板上依次制作半导体有源层、栅极绝缘层、栅极、层间绝缘层以及源极和漏极；
在制作有所述源极和漏极的所述衬底基板上依次制作第一绝缘层、第二绝缘层和第三绝缘层；
对所述第三绝缘层进行构图工艺，形成贯穿所述第三绝缘层的第一过孔，且在设置有彩色色阻的每一像素单元中，所述第一过孔位于相邻两彩色色阻之间，用于后续填充相邻两彩色色阻中的一个；
对所述第二绝缘层进行构图工艺，形成贯穿所述第二绝缘层的第二过孔，所述第二过孔的位置与所述第一过孔的位置对应，且在平行于所述衬底基板的方向上，所述第二过孔的宽度大于所述第一过孔的宽度，用于后续填充与对应位置处的所述第一过孔内颜色相同的彩色色阻，并使得该彩色色阻与相邻的彩色色阻形成色阻交叠区域。
13.如权利要求12所述的制作方法，其特征在于，对所述第三绝缘层进行构图工艺，形成贯穿所述第三绝缘层的第一过孔，包括：
在所述第三绝缘层上涂覆光刻胶，通过曝光、显影去除需要形成所述第一过孔位置处的光刻胶；
采用四氟化碳和氧气，对所述第三绝缘层进行刻蚀，形成贯穿所述第三绝缘层的第一过孔。
14.如权利要求13所述的制作方法，其特征在于，在所述第一过孔对应位置处，所述光刻胶的侧面与所述第三绝缘层之间的夹角大于70°，所述光刻胶的厚度大于1.8微米。
15.如权利要求13所述的制作方法，其特征在于，对所述第二绝缘层进行构图工艺，形成贯穿所述第二绝缘层的第二过孔，包括：
采用六氟化硫和氧气，对所述第二绝缘层进行刻蚀，形成贯穿所述第二绝缘层的第二过孔；
通过剥离工艺去除所述光刻胶。
CN201910330130.4A 2019-04-23 2019-04-23 阵列基板及其制造方法、显示面板和显示装置 Active CN110021653B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910330130.4A CN110021653B (zh) 2019-04-23 2019-04-23 阵列基板及其制造方法、显示面板和显示装置
PCT/CN2020/086008 WO2020216225A1 (zh) 2019-04-23 2020-04-22 阵列基板及其制造方法、显示面板和显示装置
US17/043,962 US11569307B2 (en) 2019-04-23 2020-04-22 Array substrate, manufacturing method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910330130.4A CN110021653B (zh) 2019-04-23 2019-04-23 阵列基板及其制造方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN110021653A CN110021653A (zh) 2019-07-16
CN110021653B true CN110021653B (zh) 2021-02-12

Family

ID=67192300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910330130.4A Active CN110021653B (zh) 2019-04-23 2019-04-23 阵列基板及其制造方法、显示面板和显示装置

Country Status (3)

Country Link
US (1) US11569307B2 (zh)
CN (1) CN110021653B (zh)
WO (1) WO2020216225A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021653B (zh) * 2019-04-23 2021-02-12 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示面板和显示装置
CN111025734A (zh) * 2019-12-16 2020-04-17 友达光电（昆山）有限公司 显示装置
CN111090200B (zh) * 2020-03-22 2020-07-03 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN111367116B (zh) * 2020-04-29 2022-05-27 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601370B1 (ko) * 2004-04-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치
CN104157612A (zh) * 2014-08-21 2014-11-19 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板结构
US10180599B2 (en) * 2014-11-20 2019-01-15 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display panel and display device
CN104409462B (zh) * 2014-12-18 2017-07-04 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104656333A (zh) * 2015-03-18 2015-05-27 深圳市华星光电技术有限公司 Coa型液晶面板的制作方法及coa型液晶面板
CN104950541B (zh) * 2015-07-20 2018-05-01 深圳市华星光电技术有限公司 Boa型液晶显示面板及其制作方法
KR102419033B1 (ko) * 2015-12-28 2022-07-08 엘지디스플레이 주식회사 유기발광 디스플레이 패널 및 이를 포함하는 유기발광 디스플레이 장치
CN105700258B (zh) * 2016-04-08 2019-03-12 深圳市华星光电技术有限公司 液晶显示面板及其制作方法
CN108873517B (zh) * 2018-06-25 2023-10-20 厦门天马微电子有限公司 一种阵列基板、显示面板以及显示装置
CN109634014A (zh) * 2019-02-22 2019-04-16 鄂尔多斯市源盛光电有限责任公司 一种显示基板及其制作方法、显示面板、显示装置
CN110021653B (zh) * 2019-04-23 2021-02-12 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示面板和显示装置

Also Published As

Publication number Publication date
US20210159279A1 (en) 2021-05-27
WO2020216225A1 (zh) 2020-10-29
US11569307B2 (en) 2023-01-31
CN110021653A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
CN110021653B (zh) 阵列基板及其制造方法、显示面板和显示装置
CN106876386B (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
JP4702516B2 (ja) 有機ｅｌ素子及びその製造方法
US9722005B2 (en) Light-emitting device, array substrate, display device and manufacturing method of light-emitting device
US8211797B2 (en) Metal wiring layer and method of fabricating the same
KR102122402B1 (ko) 씨오티 구조 액정표시장치 및 이의 제조방법
CN111146215B (zh) 一种阵列基板、其制作方法及显示装置
TWI611613B (zh) 有機發光裝置及該裝置的製造方法
KR20100049427A (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
CN104298040A (zh) 一种coa基板及其制作方法和显示装置
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
CN106158739B (zh) 显示器的阵列基板及其制造方法
CN104966698B (zh) 阵列基板、阵列基板的制造方法及显示装置
CN110967884A (zh) 一种阵列基板及显示面板
KR102583622B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
DE112021000232T5 (de) Anzeigesubstrat und Verfahren zur Herstellung des Anzeigesubstrats und Anzeigegerät
US20220115473A1 (en) Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device
CN107463024B (zh) 显示基板及其制造方法、显示面板
TWI545734B (zh) 畫素結構與其製造方法
CN106206426B (zh) 阵列基板及其制造方法、显示装置
CN105446037B (zh) 显示基板及其制作方法、显示器件
KR20170113938A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20130062726A (ko) 박막 트랜지스터 및 이의 제조 방법
KR102438632B1 (ko) 표시장치 및 표시장치의 제조방법
KR20130066967A (ko) 어레이 기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant