CN111367116B - 一种阵列基板、显示面板和显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板、显示面板和显示装置，包括第一子像素、第二子像素和第三子像素，第一子像素包括位于第一基板表面的第一晶体管、第一色阻和第一像素电极，第二子像素包括位于第一基板表面的第二晶体管、第二色阻和第二像素电极，第三子像素包括位于第一基板表面的第三晶体管、第三色阻和第三像素电极，第一色阻、第二色阻和第三色阻颜色各不相同，第一过孔为贯穿第一色阻的过孔，第二过孔和第三过孔中至少一个过孔为贯穿第一色阻的过孔，本发明中通过将第二过孔和第三过孔中至少一个过孔移动到第一色阻中，避免了第二色阻和第三色阻中至少一个色阻因打孔而导致的图形变形问题，从而避免或减弱了因色阻图形变形而导致的混色的问题。

Description

一种阵列基板、显示面板和显示装置

技术领域

本发明涉及显示技术领域，更具体地说，涉及一种阵列基板、显示面板和显示装置。

背景技术

COA(Color Filter On Array)技术是一种将彩色色阻直接制作在阵列基板上的集成技术。由于COA结构的液晶显示面板不存在彩色色阻基板与薄膜晶体管阵列基板的对位问题，因此，可以降低液晶显示面板制备过程中的对盒误差，同时还可以提高显示面板的开口率。但是，基于COA结构的显示面板容易出现混色的问题，影响显示面板的显示效果和良率。

发明内容

有鉴于此，本发明提供了一种阵列基板、显示面板和显示装置，以解决基于COA结构的显示面板容易出现混色的问题。

为实现上述目的，本发明提供如下技术方案：

一种阵列基板，至少包括第一子像素、第二子像素和第三子像素；

所述第一子像素包括依次位于第一基板表面的第一晶体管、第一色阻和第一像素电极，所述第一像素电极通过第一过孔与所述第一晶体管的漏极电连接；

所述第二子像素包括依次位于所述第一基板表面的第二晶体管、第二色阻和第二像素电极，所述第二像素电极通过第二过孔与所述第二晶体管的漏极电连接；

所述第三子像素包括依次位于所述第一基板表面的第三晶体管、第三色阻和第三像素电极，所述第三像素电极通过第三过孔与所述第三晶体管的漏极电连接；

其中，所述第一色阻、所述第二色阻和所述第三色阻的颜色各不相同；所述第一过孔为贯穿所述第一色阻的过孔；所述第二过孔和所述第三过孔中，至少一个过孔为贯穿所述第一色阻的过孔。

一种显示面板，包括如上任一项所述的阵列基板。

一种显示装置，包括如上所述的显示面板。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的阵列基板、显示面板和显示装置，第一色阻、第二色阻和第三色阻的颜色各不相同，第一过孔为贯穿第一色阻的过孔，第二过孔和第三过孔中，至少一个过孔为贯穿第一色阻的过孔，也就是说，本发明中通过将第二过孔和第三过孔中至少一个过孔移动到第一色阻中，避免了第二色阻和第三色阻中至少一个色阻因打孔而导致的图形变形的问题，从而避免或减弱了因色阻图形变形而导致的混色的问题，进而提高了显示面板的显示效果和良率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为打孔前后色阻的结构示意图；

图2为本发明实施例提供的一种阵列基板的部分平面结构示意图；

图3为图2所示的阵列基板沿切割线AA’的剖面结构示意图；

图4为本发明实施例提供的另一种阵列基板的部分平面结构示意图；

图5为图4所示的阵列基板沿切割线BB’的剖面结构示意图；

图6为本发明实施例提供的另一种阵列基板的部分平面结构示意图；

图7为图6所示的阵列基板沿切割线CC’的剖面结构示意图；

图8为本发明提供的一种打孔后的第一色阻、第二色阻和第三色阻的结构示意图；

图9为本发明实施例提供的另一种阵列基板的部分平面结构示意图；

图10为图9所示的阵列基板沿切割线DD’的剖面结构示意图；

图11为本发明实施例提供的一种显示面板的剖面结构示意图；

图12为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

正如背景技术所述，基于COA结构的显示面板容易出现混色的问题。发明人研究发现，造成这种问题的原因主要是，现有的COA结构的显示面板需要在红色色阻、绿色色阻和蓝色色阻上分别打孔，以通过贯穿色阻的过孔，实现各个色阻顶部的像素电极与底部的薄膜晶体管的电连接。但是，由于某些颜色的色阻在打孔时会出现图形变形，如图1所示，图1为打孔前后色阻的结构示意图，出现图形变形的两个色阻S1和S2之间会出现交叠的区域，这些交叠的区域就会导致显示面板出现混色的问题。

基于此，本发明提供了一种阵列基板、显示面板和显示装置，以克服现有技术存在的上述问题，阵列基板至少包括第一子像素、第二子像素和第三子像素；所述第一子像素包括依次位于基板表面的第一晶体管、第一色阻和第一像素电极，所述第一像素电极通过第一过孔与所述第一晶体管的漏极电连接；所述第二子像素包括依次位于所述基板表面的第二晶体管、第二色阻和第二像素电极，所述第二像素电极通过第二过孔与所述第二晶体管的漏极电连接；所述第三子像素包括依次位于所述基板表面的第三晶体管、第三色阻和第三像素电极，所述第三像素电极通过第三过孔与所述第三晶体管的漏极电连接；其中，所述第一色阻、所述第二色阻和所述第三色阻的颜色各不相同；所述第一过孔为贯穿所述第一色阻的过孔；所述第二过孔和所述第三过孔中，至少一个过孔为贯穿所述第一色阻的过孔。

本发明提供的阵列基板、显示面板和显示装置，第一色阻、第二色阻和第三色阻的颜色各不相同，第一过孔为贯穿第一色阻的过孔，第二过孔和第三过孔中，至少一个过孔为贯穿第一色阻的过孔，也就是说，本发明中通过将第二过孔和第三过孔中至少一个过孔移动到第一色阻中，避免了第二色阻和第三色阻中至少一个色阻因打孔而导致的图形变形的问题，从而避免或减弱了因色阻图形变形而导致的混色的问题，进而提高了显示面板的显示效果和良率。

以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种阵列基板，该阵列基板是COA结构的阵列基板，即该阵列基板上具有实现滤光作用的彩色色阻。如图2和图3所示，图2为本发明实施例提供的一种阵列基板的部分平面结构示意图，图3为图2所示的阵列基板沿切割线AA’的剖面结构示意图，该阵列基板包括第一基板10以及位于第一基板10上的多个子像素，多个子像素包括第一子像素P1、第二子像素P2和第三子像素P3。可选地，第一子像素P1、第二子像素P2和第三子像素P3分别为蓝色子像素、绿色子像素和红色子像素。

其中，第一子像素P1包括依次位于第一基板10表面的第一晶体管11、第一色阻12和第一像素电极13，第一像素电极13通过第一过孔14与第一晶体管11的漏极110电连接。第二子像素P2包括依次位于第一基板10表面的第二晶体管21、第二色阻22和第二像素电极23，第二像素电极23通过第二过孔24与第二晶体管21的漏极210电连接。第三子像素P3包括依次位于第一基板10表面的第三晶体管31、第三色阻32和第三像素电极33，第三像素电极33通过第三过孔34与第三晶体管31的漏极310电连接。

当然，如图3所示，本发明实施例中的阵列基板还包括位于第一基板10上的栅极绝缘层15、层间绝缘层16、钝化层17、平坦化层18、第一绝缘层19和第二绝缘层20等，栅极绝缘层15位于任一晶体管的栅极和有源层之间，如位于第一晶体管11的栅极111和有源层112之间，层间绝缘层16位于任一晶体管的有源层和源漏极之间，如位于第一晶体管11的有源层112和漏极110之间，钝化层17位于任一色阻如12和对应的晶体管如11之间，平坦化层18位于色阻表面，第一绝缘层19位于公共电极25及其底部的导电层之间，第二绝缘层20位于像素电极和公共电极25之间。

本发明实施例中，第一色阻12、第二色阻22和第三色阻32的颜色各不相同。第一过孔14为贯穿第一色阻12的过孔，即第一过孔14为对第一色阻12进行打孔形成的过孔。第二过孔24和第三过孔34中，至少一个过孔为贯穿第一色阻12的过孔。也就是说，第二过孔24和/或第三过孔34为贯穿第一色阻12的过孔，即第二过孔24和/或第三过孔34为对第一色阻12进行打孔形成的过孔。

具体地，如图2和图3所示，在本发明的一个实施例中，第一过孔14为贯穿第一色阻12的过孔，第三过孔34为贯穿第一色阻12的过孔，第二过孔24为贯穿第二色阻22的过孔。

或者，在本发明的另一个实施例中，如图4和图5所示，图4为本发明实施例提供的另一种阵列基板的部分平面结构示意图，图5为图4所示的阵列基板沿切割线BB’的剖面结构示意图，第一过孔14为贯穿第一色阻12的过孔，第二过孔24为贯穿第一色阻12的过孔，第三过孔34为贯穿第三色阻32的过孔。

或者，在本发明的另一个实施例中，如图6和图7所示，图6为本发明实施例提供的另一种阵列基板的部分平面结构示意图，图7为图6所示的阵列基板沿切割线CC’的剖面结构示意图，第一过孔14为贯穿第一色阻12的过孔，第二过孔24为贯穿第一色阻12的过孔，第三过孔34为贯穿第一色阻12的过孔。

由于蓝色色阻显影性更优，打孔时不易出现图形变形及孔内残留，因此，可选地，本发明一个实施例中第一色阻12为蓝色色阻，第二色阻22和第三色阻32中一个色阻为绿色色阻、另一个色阻红色色阻，即第二色阻22为红色色阻、第三色阻32为绿色色阻，或者，第二色阻22为绿色色阻、第三色阻32为红色色阻。

当然，本发明并不仅限于此，在其他实施例中，如图8所示，图8为本发明提供的一种打孔后的第一色阻12、第二色阻22和第三色阻32的结构示意图，第一过孔14、第二过孔24和第三过孔34都在第一色阻12上，即便第一色阻12因打孔变形，但是，由于第二色阻22和第三色阻32未打孔变形，因此，相邻的两个色阻之间，如第一色阻12和第二色阻22之间，也不会出现交叠区域或者交叠区域面积较小，从而可以避免或减弱混色问题，如减弱或避免从第一色阻12出射的光和从第二色阻22出射的光发生混色的问题。

本发明的一个实施例中，像素电极可以直接通过一个过孔与其对应的晶体管的漏极电连接，即第一像素电极13仅通过第一过孔14与第一晶体管11的漏极110电连接，第一过孔14不仅贯穿第一色阻12，而且贯穿第一像素电极13和第一晶体管11之间的所有膜层，第二像素电极23仅通过第二过孔24与第二晶体管21的漏极210电连接，第二过孔24不仅贯穿第二色阻22，而且贯穿第二像素电极23和第二晶体管21之间的所有膜层，第三像素电极33仅通过第三过孔34与第三晶体管31的漏极310电连接，第三过孔34不仅贯穿第三色阻32，而且贯穿第三像素电极33和第三晶体管31之间的所有膜层。

但是，本发明并不仅限于此，本发明的另一个实施例中，如图5所示，第一子像素P1还包括位于第一像素电极13和第一色阻12之间的第一连接部S1和第四过孔D1，第一像素电极13通过第四过孔D1与第一连接部S1电连接，第一连接部S1通过第一过孔14与第一晶体管11的漏极110电连接。

第二子像素P2还包括位于第二像素电极23和第二色阻22之间的第二连接部S2和第五过孔D2，第二像素电极23通过第五过孔D2与第二连接部S2电连接，第二连接部S2通过第二过孔24与第二晶体管21的漏极210电连接。

第三子像素P3还包括位于第三像素电极33和第三色阻32之间的第三连接部S3和第六过孔D3，第三像素电极33通过第六过孔D3与第三连接部S3电连接，第三连接部S3通过第三过孔34与第三晶体管31的漏极310电连接。

本发明实施例中，第一子像素P1通过第一连接部S1、第四过孔D1和第一过孔14实现第一像素电极13和漏极110的电连接，第二子像素P2通过第二连接部S2、第五过孔D2和第二过孔24实现第二像素电极23和漏极210的电连接，第三子像素P3通过第三连接部S3、第六过孔D3和第三过孔34实现第三像素电极33和漏极310的电连接，由于第四过孔D1和第一过孔14是通过两次刻蚀工艺分别形成的、第五过孔D2和第二过孔24是通过两次刻蚀工艺分别形成的、第六过孔D3和第三过孔34是通过两次刻蚀工艺分别形成的，因此，可以避免一次刻蚀深度过大导致过孔周围的结构过刻蚀，并且，可以通过连接部连接两个延伸方向不同的过孔，可以实现每个过孔的垂直刻蚀，相比刻蚀一个倾斜的过孔而言，刻蚀难度更低，更便于加工。

需要说明的是，本实施例中，如图5所示，第一子像素P1还包括位于第一色阻12和第一像素电极13之间的第一导电层，第一连接部S1与第一导电层R1同层设置，第四过孔D1贯穿第一像素电极13与第一导电层R1之间的膜层，第一过孔14不仅贯穿第一色阻12，还贯穿第一色阻12和第一导电层R1之间的膜层，以及第一色阻12和漏极110之间的膜层。

第二子像素P2还包括位于第二色阻22和第二像素电极23之间的第二导电层R2，第二连接部S2与第二导电层R2同层设置，第五过孔D2贯穿第二像素电极23与第二导电层R2之间的膜层，同样，第二过孔24不仅贯穿第一色阻12，还贯穿第一色阻12和第二导电层R2之间的膜层，以及第一色阻12和漏极210之间的膜层。

第三子像素P3还包括位于第三色阻32和第三像素电极33之间的第三导电层R3，第三连接部S3与第三导电层R3同层设置，第六过孔D3贯穿第三像素电极33与第三导电层R3之间的膜层，第三过孔34不仅贯穿第三色阻32，还贯穿第三色阻32和第三导电层R3之间的膜层，以及第三色阻32和漏极310之间的膜层。

可选地，本实施例中的第一导电层R1、第二导电层R2和第三导电层R3同层设置，并且，第一导电层R1、第二导电层R2和第三导电层R3为触控电极层，以在不额外增加结构的基础上形成连接部，节省了材料，降低了成本。当然，本发明并不仅限于此，在其他实施例中，第一导电层R1、第二导电层R2和第三导电层R3还可以为额外添加的导电层，该导电层的材料包括金属等。

本发明的另一个实施例中，第一基板10上的多个子像素还可以包括第四子像素P4，如图9和图10所示，图9为本发明实施例提供的另一种阵列基板的部分平面结构示意图，图10为图9所示的阵列基板沿切割线DD’的剖面结构示意图，第四子像素P4包括依次位于第一基板10表面的第四晶体管41、第四色阻42和第四像素电极43，第四像素电极43通过第七过孔44与第四晶体管41的漏极410电连接。

其中，第四色阻42与第一色阻12、第二色阻22和第三色阻32的颜色均不相同，第七过孔44贯穿第四色阻42。第二过孔24和第三过孔34中的一个过孔为贯穿第四色阻42的过孔。

也就是说，第一过孔14为贯穿第一色阻12的过孔，第七过孔44贯穿第四色阻42，第二过孔24和第三过孔34中一个过孔为贯穿第一色阻12的过孔、另一个过孔为贯穿第四色阻42的过孔。如，第二过孔24为贯穿第一色阻12的过孔，第三过孔34为贯穿第四色阻42的过孔；或者，第三过孔34为贯穿第一色阻12的过孔，第二过孔24为贯穿第四色阻42的过孔。

或者，第二过孔24和第三过孔34都不贯穿第四色阻42，如第二过孔24和第三过孔34都贯穿第一色阻12。

可选地，本发明实施例中，第一色阻12、第二色阻22和第三色阻32分别为蓝色色阻、绿色色阻和红色色阻，第四色阻42为白色色阻或黄色色阻等。

本实施例中，如图10所示，第四子像素P4还包括位于第四像素电极43和第四色阻42之间的第四连接部S4和第八过孔D4，第四像素电极43通过第八过孔D4与第四连接部S4电连接，第四连接部S4通过第七过孔44与第四晶体管41的漏极410电连接。

本实施例中，第四子像素P4还包括位于第四色阻42和第四像素电极43之间的第四导电层R4，第四连接部S4与第四导电层R4同层设置，第八过孔D4贯穿第四像素电极43与第四导电层R4之间的膜层，同样，第七过孔44不仅贯穿第四色阻42，还贯穿第四色阻42和第四导电层R4之间的膜层，以及第四色阻42和漏极410之间的膜层。

需要说明的是，本发明实施例中的连接部的材料为导电材料，该导电材料包括金属等材料。可选地，连接部的形状可以为圆形或长条形、弧线形或折线形等，如图4所示，第二连接部S2的形状为长条形。

还需要说明的是，本发明实施例中的过孔都是通过对膜层进行刻蚀后填充导电材料形成的，如第一过孔14是在对第一色阻12以及其表面和底部的绝缘层进行刻蚀后，填充第一导电层R1的金属材料形成的，第四过孔D1是在对第一像素电极13和第一导电层R1之间的膜层进行刻蚀后，填充第一像素电极13的材料形成的。

可选地，第四导电层R4与第一导电层R1、第二导电层R2和第三导电层R3同层设置。进一步可选地，第四导电层R4、第一导电层R1、第二导电层R2和第三导电层R3同为触控电极层，以节省材料，降低成本。当然，本发明并不仅限于此，在其他实施例中，第四导电层R4还可以为额外添加的导电层，该导电层的材料包括金属等。

本发明实施例中，如图9所示，在平行于阵列基板方向上排列的多个过孔之间的连接线为直线，如第一过孔14、第二过孔24、第三过孔34和第七过孔44之间的连接线为直线，当然，本发明并不仅限于此，在其他实施例中，可以根据具体结构对第一过孔14、第二过孔24、第三过孔34和第七过孔44等的位置进行设定，如第一过孔14、第二过孔24、第三过孔34和第七过孔44的连接线还可以为弧线或折线等，以通过对第一过孔14、第二过孔24、第三过孔34和第七过孔44等的位置合理排布，降低多个过孔对子像素显示面积的影响。

本发明实施例还提供了一种显示面板，该显示面板为COA结构的液晶显示面板，如图11所示，图11为本发明实施例提供的一种显示面板的剖面结构示意图，该显示面板包括如上任一实施例提供的阵列基板，此外，该显示面板还包括与第一基板10相对设置的第二基板50，以及位于第一基板10和第二基板50之间的液晶层51等。

本发明实施例还提供了一种显示装置，如图12所示，图12为本发明实施例提供的一种显示装置的结构示意图，该显示装置包括如上所述的显示面板。该显示装置包括但不限于智能手机、数码相机和平板电脑等。

可选地，本发明实施例中的显示面板为大尺寸的曲面LTPS(LowTemperaturePoly-silicon，低温多晶硅)显示面板，应用该显示面板的显示装置包括车载显示装置。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (14)

1.一种阵列基板，其特征在于，至少包括第一子像素、第二子像素和第三子像素；

所述第一子像素包括依次位于第一基板表面的第一晶体管、第一色阻和第一像素电极，所述第一像素电极通过第一过孔与所述第一晶体管的漏极电连接；

所述第二子像素包括依次位于所述第一基板表面的第二晶体管、第二色阻和第二像素电极，所述第二像素电极通过第二过孔与所述第二晶体管的漏极电连接；

所述第三子像素包括依次位于所述第一基板表面的第三晶体管、第三色阻和第三像素电极，所述第三像素电极通过第三过孔与所述第三晶体管的漏极电连接；

其中，所述第一色阻、所述第二色阻和所述第三色阻的颜色各不相同；所述第一过孔为贯穿所述第一色阻的过孔；所述第二过孔和所述第三过孔中，至少一个过孔为贯穿所述第一色阻的过孔。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一色阻的颜色的蓝色色阻，所述第二色阻和所述第三色阻中的一个色阻为绿色色阻、另一个色阻为红色色阻。

3.根据权利要求2所述的阵列基板，其特征在于，所述第二过孔为贯穿所述第一色阻的过孔，所述第三过孔为贯穿所述第三色阻的过孔；

或者，所述第三过孔为贯穿所述第一色阻的过孔，所述第二过孔为贯穿所述第二色阻的过孔；

或者，所述第二过孔为贯穿所述第一色阻的过孔，所述第三过孔为贯穿所述第一色阻的过孔。

4.根据权利要求1所述的阵列基板，其特征在于，所述第一子像素还包括位于所述第一像素电极和所述第一色阻之间的第一连接部和第四过孔，所述第一像素电极通过所述第四过孔与所述第一连接部电连接，所述第一连接部通过所述第一过孔与所述第一晶体管的漏极电连接；

所述第二子像素还包括位于所述第二像素电极和所述第二色阻之间的第二连接部和第五过孔，所述第二像素电极通过所述第五过孔与所述第二连接部电连接，所述第二连接部通过所述第二过孔与所述第二晶体管的漏极电连接；

所述第三子像素还包括位于所述第三像素电极和所述第三色阻之间的第三连接部和第六过孔，所述第三像素电极通过所述第六过孔与所述第三连接部电连接，所述第三连接部通过所述第三过孔与所述第三晶体管的漏极电连接。

5.根据权利要求4所述的阵列基板，其特征在于，所述第一子像素还包括位于所述第一色阻和所述第一像素电极之间的第一导电层，所述第一连接部与所述第一导电层同层设置，所述第四过孔贯穿所述第一像素电极与所述第一导电层之间的膜层；

所述第二子像素还包括位于所述第二色阻和所述第二像素电极之间的第二导电层，所述第二连接部与所述第二导电层同层设置，所述第五过孔贯穿所述第二像素电极与所述第二导电层之间的膜层；

所述第三子像素还包括位于所述第三色阻和所述第三像素电极之间的第三导电层，所述第三连接部与所述第三导电层同层设置，所述第六过孔贯穿所述第三像素电极与所述第三导电层之间的膜层。

6.根据权利要求5所述的阵列基板，其特征在于，所述第一导电层、所述第二导电层和所述第三导电层同层设置，且所述第一导电层为触控电极层。

7.根据权利要求1所述的阵列基板，其特征在于，还包括第四子像素；

所述第四子像素包括依次位于所述第一基板表面的第四晶体管、第四色阻和第四像素电极，所述第四像素电极通过第七过孔与所述第四晶体管的漏极电连接；

所述第四色阻与所述第一色阻、所述第二色阻和所述第三色阻的颜色均不相同，所述第七过孔贯穿所述第四色阻；所述第二过孔和所述第三过孔中的一个过孔为贯穿所述第四色阻的过孔，或者，所述第二过孔和所述第三过孔都不贯穿所述第四色阻。

8.根据权利要求7所述的阵列基板，其特征在于，所述第四色阻为白色色阻或黄色色阻。

9.根据权利要求7所述的阵列基板，其特征在于，所述第四子像素还包括位于所述第四像素电极和所述第四色阻之间的第四连接部和第八过孔，所述第四像素电极通过所述第八过孔与所述第四连接部电连接，所述第四连接部通过所述第七过孔与所述第四晶体管的漏极电连接。

10.根据权利要求9所述的阵列基板，其特征在于，所述第四子像素还包括位于所述第四色阻和所述第四像素电极之间的第四导电层，所述第四连接部与所述第四导电层同层设置，所述第八过孔贯穿所述第四像素电极与所述第四导电层之间的膜层。

11.根据权利要求7所述的阵列基板，其特征在于，所述第二过孔为贯穿所述第一色阻的过孔，所述第三过孔为贯穿所述第四色阻的过孔；

或者，所述第三过孔为贯穿所述第一色阻的过孔，所述第二过孔为贯穿所述第四色阻的过孔；

或者，所述第二过孔和所述第三过孔均为贯穿所述第一色阻的过孔。

12.根据权利要求1或7所述的阵列基板，其特征在于，在平行于所述阵列基板方向上排列的多个过孔之间的连接线为直线、弧线或折线。

13.一种显示面板，其特征在于，包括权利要求1～12任一项所述的阵列基板。

14.一种显示装置，其特征在于，包括权利要求13所述的显示面板。

Images