CN111090196B - 像素阵列基板 - Google Patents

像素阵列基板 Download PDF

Info

Publication number
CN111090196B
CN111090196B CN201911258804.0A CN201911258804A CN111090196B CN 111090196 B CN111090196 B CN 111090196B CN 201911258804 A CN201911258804 A CN 201911258804A CN 111090196 B CN111090196 B CN 111090196B
Authority
CN
China
Prior art keywords
electrode
drain
pixel
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911258804.0A
Other languages
English (en)
Other versions
CN111090196A (zh
Inventor
纪佑旻
苏松宇
范振峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN111090196A publication Critical patent/CN111090196A/zh
Application granted granted Critical
Publication of CN111090196B publication Critical patent/CN111090196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种像素阵列基板，包括基板、第一图案化导电层、像素电极层、半导体图案层、第一介电层、第二图案化导电层、第二介电层及共用电极层。第一图案化导电层包含第一及第二扫描线、第一及第二栅极与第一及第二连接电极。像素电极层包含第一以及第二像素电极。半导体图案层包含第一及第二图案。第二图案化导电层包含第一及第二数据线、第一及第二源极、第一及第二漏极以及触控导线。共用电极层包含共用电极与第一及第二转接电极。第一转接电极电性连接第一连接电极与第一漏极。第二转接电极电性连接第二连接电极与第二漏极。

Description

像素阵列基板
技术领域
本发明是有关于一种像素阵列基板，且特别是有关于一种包括触控电极的像素阵列基板。
背景技术
随着科技的进展，触控装置在市面上的出现率逐渐增加，且各种有关的技术也层出不穷。在一些电子装置中，如：手机、平板电脑、智慧型手表等，时常会将触控装置与显示面板结合在一起，以获得便于使用的触控显示装置。
一般而言，会于显示面板的表面额外贴上一层具有触控功能的触控基板，使触控显示装置同时具有触控及显示的功能。然而，用这种方式制造的触控显示装置的外观较厚，且重量较重。此外，以这种方式制造的触控显示装置制程繁杂，且制造成本高。
发明内容
本发明提供一种像素阵列基板，具有低制造成本的优点。
本发明的一实施例提供一种像素阵列基板，包括基板、第一图案化导电层、像素电极层、半导体图案层、第一介电层、第二图案化导电层、第二介电层以及共用电极层。第一图案化导电层设置于基板上，且包含第一扫描线、第二扫描线、与第一扫描线连接的第一栅极、与第二扫描线连接的第二栅极、第一连接电极及第二连接电极。第一连接电极及第二连接电极于结构上皆分离于第一栅极、第二栅极、第一扫描线及第二扫描线。像素电极层设置于基板上，且包含第一像素电极以及第二像素电极。第一像素电极与第一连接电极部份重叠。第二像素电极与第二连接电极部份重叠。第一像素电极与第二像素电极之间存在第一间隙。半导体图案层设置于基板上，且包含第一图案以及第二图案。第一图案与第一栅极部份重叠。第二图案与第二栅极部份重叠。第一介电层设置于基板上，且设置于第一图案与第一栅极之间及第二图案与第二栅极之间。第二图案化导电层设置于基板上。第二图案化导电层包含第一数据线、第二数据线、第一源极、第一漏极、第二源极、第二漏极以及触控导线。第一源极与第一漏极电性连接于第一图案。第一源极电性连接于第一数据线。第一栅极、第一图案、第一源极与第一漏极形成第一开关元件。第二源极与该第二漏极电性连接于第二图案。第二源极电性连接于第一数据线。第二栅极、第二图案、第二源极与第二漏极形成第二开关元件。触控导线于结构上分离于第一数据线、第一源极、第一漏极、第二数据线、第二源极以及第二漏极。第二介电层设置于基板上，且覆盖部份第一介电层、第一开关元件、第二开关元件、第一像素电极与第二像素电极，第一开口位于第二介电层中。第一通孔与第二通孔位于第一介电层与第二介电层中。共用电极层设置于基板上，且包含共用电极、第一转接电极及一第二转接电极。共用电极具有多个狭缝。共用电极经由第一通孔电性连接触控导线以作为触控电极。第一转接电极及第二转接电极于结构上皆分离于共用电极。第一转接电极经由第一通孔电性连接第一连接电极与第一漏极。第二转接电极经由第二通孔电性连接第二连接电极与第二漏极。
本发明的一实施例提供一种像素阵列基板，包括基板、第一图案化导电层、像素电极层、半导体图案层、第一介电层、第二图案化导电层、第二介电层以及共用电极层。第一图案化导电层设置于基板上，且包含第一扫描线、第二扫描线、与第一扫描线连接的第一栅极、与第二扫描线连接的第二栅极、第一连接电极及第二连接电极。第一连接电极及第二连接电极于结构上皆分离于第一栅极、第二栅极、第一扫描线及第二扫描线。像素电极层设置于基板上，且包含第一像素电极以及第二像素电极。第一像素电极与第一连接电极部份重叠。第二像素电极与第二连接电极部份重叠。第一像素电极与第二像素电极之间存在第一间隙。半导体图案层设置于基板上，且包含第一图案以及第二图案。第一图案与第一栅极部份重叠。第二图案与第二栅极部份重叠。第一介电层设置于基板上，且设置于第一图案与第一栅极之间及第二图案与第二栅极之间。第二图案化导电层设置于基板上，且包含第一数据线、第一源极、第一漏极、第二数据线、第二源极、第二漏极以及触控导线。第一源极与第一漏极电性连接于第一图案。第一源极电性连接于第一数据线。第一栅极、第一图案、第一源极与第一漏极形成第一开关元件。第二源极与第二漏极电性连接于第二图案。第二源极电性连接于第二数据线。第二栅极、第二图案、第二源极与第二漏极形成第二开关元件。触控导线于结构上分离于第一数据线、第一源极、第一漏极、第二数据线、第二源极以及第二漏极。第二介电层设置于基板上，且覆盖部份第一介电层、第一开关元件、第二开关元件、第一像素电极与第二像素电极。第一开口位于第二介电层中。第一通孔与第二通孔位于第一介电层与第二介电层中。共用电极层设置于基板上，且包含共用电极、第一转接电极及第二转接电极。共用电极具有多个狭缝。共用电极经由第一通孔电性连接触控导线以作为触控电极。第一转接电极及第二转接电极于结构上皆分离于该共用电极。第一转接电极经由第一通孔电性连接第一连接电极与第一漏极。第二转接电极经由第二通孔电性连接第二连接电极与第二漏极。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是依照本发明的一实施例的一种像素阵列基板的上视示意图。
图2A是沿着图1剖线aa’的剖面示意图。
图2B是沿着图1剖线bb’的剖面示意图。
图2C是沿着图1剖线cc’的剖面示意图。
图3是依照本发明的一实施例的一种像素阵列基板的上视示意图。
图4是依照本发明的一实施例的一种像素阵列基板的上视示意图。
其中，附图标记：
10、20、30：像素阵列基板
100：基板
200：第一图案化导电层
212：第一扫描线
214：第二扫描线
216：第三扫描线
218：第四扫描线
222：第一栅极
224：第二栅极
226：第三栅极
228：第四栅极
232：第一连接电极
234：第二连接电极
236：第三连接电极
238：第四连接电极
300：像素电极层
310：第一像素电极
320：第二像素电极
330：第三像素电极
340：第四像素电极
400：第一介电层
500：半导体图案层
510：第一图案
520：第二图案
530：第三图案
540：第四图案
600：第二图案化导电层
612：第一数据线
614：第二数据线
622：第一源极
624：第二源极
626：第三源极
628：第四源极
632：第一漏极
634：第二漏极
636：第三漏极
638：第四漏极
640：触控导线
700：第二介电层
800：共用电极层
810：共用电极
822：第一转接电极
824：第二转接电极
826：第三转接电极
828：第四转接电极
D：方向
GP1：第一间隙
GP2：第二间隙
H1：第一开口
IS：内侧
O1：第一通孔
O2：第二通孔
O3：第三通孔
O4：第四通孔
OS：外侧
S1：第一侧
S2：第二侧
st：狭缝
T1：第一开关元件
T2：第二开关元件
T3：第三开关元件
T4：第四开关元件
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。在整个说明书中，相同或类似的附图标记表示相同或类似的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，前述元件可以直接在另一元件上或与另一元件连接，或者位于前述元件与另一元件之间的中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，前述元件与另一元件之间不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”系可为二元件间存在其它元件。
本文使用的“约”、“近似”或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择可接受的偏差范围或标准偏差。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
图1是依照本发明的一实施例的一种像素阵列基板的上视示意图。图2A是沿着图1剖线aa’的剖面示意图。图2B是沿着图1剖线bb’的剖面示意图。图2C是沿着图1剖线cc’的剖面示意图。为了方便说明，图1省略绘示了图2A至图2C中的部分构件。
请参考图1、图2A以及图2B，像素阵列基板10包括基板100、第一图案化导电层200、像素电极层300、第一介电层400、半导体图案层500、第二图案化导电层600、第二介电层700以及共用电极层800。在本实施例中，像素阵列基板10适用于半源极驱动(half sourcedriving,HSD)技术。
基板100的材质可为玻璃、石英、有机聚合物或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷或其它可适用的材料)或是其它可适用的材料。若使用导电材料或金属时，则在基板100上覆盖一层绝缘层(未绘示)，以避免短路问题。
第一图案化导电层200设置于基板100上，且包含第一扫描线212、第二扫描线214、与第一扫描线212连接的第一栅极222、与第二扫描线214连接的第二栅极224、第一连接电极232及第二连接电极234。在本实施例中，第一图案化导电层200还包括第三扫描线216、第四扫描线218、与第三扫描线216连接的第三栅极226、与第四扫描线218连接的第四栅极228、第三连接电极236及第四连接电极238。第一图案化导电层200一般是使用金属材料(纯金属或合金)，但本发明不限于此。在其他实施例中，第一图案化导电层200也可以使用其他导电材料。例如：金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或其它合适的材料或是前述材料的堆叠层。
第一连接电极232、第二连接电极234、第三连接电极236及第四连接电极238于结构上皆分离于第一栅极222、第二栅极224、第三栅极226、第四栅极228、第一扫描线212、第二扫描线214、第三扫描线216及第四扫描线218。
像素电极层300设置于基板100上，且包含第一像素电极310以及第二像素电极320。在本实施例中，像素电极层300更包含第三像素电极330以及第四像素电极340。在本实施例中，像素电极层300的材质包括透明金属氧化物导电材料或其它合适的材料，其例如是(但不限于)：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟镓锌氧化物或其它合适的材料或是前述材料的堆叠层。
第一像素电极310与第一连接电极232部份重叠。第二像素电极320与第二连接电极234部份重叠。在本实施例中，第一像素电极310直接接触第一连接电极232，且第二像素电极320直接接触第二连接电极234。在本实施例中，第一像素电极310与第一连接电极232之间以及第二像素电极320与第二连接电极234之间没有形成其他绝缘层，但本发明不以此为限。
第一连接电极232于垂直基板100的方向D上不重叠于第二像素电极320。第二连接电极234于垂直基板100的方向D上不重叠于第一像素电极310。在本实施例中，第二像素电极320位于第一连接电极232与第二连接电极234之间，第二像素电极320的面积小于第一像素电极310的面积，藉此能避免第一连接电极232与第二像素电极320接触。
第三像素电极330与第三连接电极236部份重叠。第四像素电极340与第四连接电极238部份重叠。在本实施例中，第三像素电极330直接接触第三连接电极236，且第四像素电极340直接接触第四连接电极238。在本实施例中，第三像素电极330与第三连接电极236之间以及第四像素电极340与第四连接电极238之间没有形成其他绝缘层，但本发明不以此为限。
第三连接电极236于垂直基板100的方向D上不重叠于第四像素电极340。第四连接电极328于垂直基板100的方向D上不重叠于第三像素电极330。在本实施例中，第三像素电极330位于第三连接电极236与第四连接电极328之间，第三像素电极330的面积小于第四像素电极340的面积，藉此能避免第四连接电极238与第三像素电极330接触。
第一像素电极310与第二像素电极320之间存在第一间隙GP1。第三像素电极330与第四像素电极340之间存在第二间隙GP2。
在一些实施例中，第一像素电极310与第三像素电极330对应相同颜色的子像素(例如红色、绿色或蓝色)，第二像素电极320与第四像素电极340对应另一相同颜色的子像素，但本发明不以此为限。第一像素电极310、第三像素电极330、第二像素电极320与第四像素电极340所对应的子像素的颜色可依照实际需求而进行调整。
第一介电层400设置于基板100上，在本实施例中，第一介电层400覆盖部分基板100、第一图案化导电层200以及像素电极层300，但本发明不以此为限。
半导体图案层500设置于基板100上。在本实施例中，半导体图案层500形成于第一介电层400上，但本发明不以此为限。
半导体图案层500包含第一图案510以及第二图案520。在本实施例中，半导体图案层500更包含第三图案530以及第四图案540。在本实施例中，半导体图案层500为单层或多层结构，其包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟镓锌氧化物或是其它合适的材料或上述材料的组合)或其它合适的材料或含有掺杂物(dopant)于上述材料中或上述材料的组合。
第一图案510与第一栅极222部份重叠。第二图案520与第二栅极224部份重叠。第三图案530与第三栅极226部份重叠。第四图案540与第四栅极228部份重叠。
第一介电层400设置于第一图案510与第一栅极222之间、第二图案520与第二栅极224之间、第三图案530与第三栅极226之间及第四图案540与第四栅极228之间。
第二图案化导电层600设置于基板100上。在本实施例中，第二图案化导电层600形成于第一介电层400以及半导体图案层500上，但本发明不以此为限。第二图案化导电层600一般是使用金属材料，但本发明不限于此。在其他实施例中，第二图案化导电层600也可以使用其他导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或其它合适的材料或是前述材料的堆叠层。
第二图案化导电层600包含第一数据线612、第一源极622、第一漏极632、第二数据线614、第二源极624、第二漏极234以及触控导线640。在本实施例中，第二图案化导电层600还包括第三源极626、第三漏极636、第四源极628以及第四漏极638。在本实施例中，由于触控导线640、第一数据线612与第二数据线614皆属于第二图案化导电层600，因此，能减少制造像素阵列基板10所须的光罩数量。
第一源极622与第一漏极632电性连接于第一图案510。第一源极622电性连接于第一数据线612。第一栅极222、第一图案510、第一源极622与第一漏极632形成第一开关元件T1。
第二源极624与第二漏极634电性连接于第二图案520。第二源极624电性连接于第一数据线612。第二栅极224、第二图案520、第二源极624与第二漏极634形成第二开关元件T2。
第三源极626与第三漏极636电性连接于第三图案530。第三源极626电性连接于第二数据线614。第三栅极216、第三图案530、第三源极626与第三漏极636形成第三开关元件T3。
第四源极628以及第四漏极638电性连接于第四图案540。第四源极628电性连接于第二数据线614。第四栅极218、第四图案540、第四源极628与第四漏极638形成第四开关元件T4。
虽然在本实施例中，第一开关元件T1、第二开关元件T2、第三开关元件T3以及第四开关元件T4是以底部栅极型薄膜电晶体为例来说明，但本发明不限于此。根据其他实施例，第一开关元件T1、第二开关元件T2、第三开关元件T3以及第四开关元件T4也可是以顶部栅极型薄膜电晶体。换句话说，在其他实施例中，半导体图案层500位于第一图案化导电层200与基板100之间。
触控导线640于结构上分离于第一数据线612、第一源极622、第一漏极632、第二数据线614、第二源极624、第二漏极634、第三源极626、第三漏极636、第四源极628以及第四漏极638。
在本实施例中，触控导线640与第一间隙GP1于垂直于基板100的方向D上重叠。在本实施例中，触控导线640与第二间隙GP2于垂直于基板100的方向D上重叠。触控导线640位于第一数据线612及第二数据线614之间且邻近第一像素电极310及第二像素电极320的内侧IS。第二数据线614位于第一像素电极310的外侧OS。第一数据线612位于第二像素电极320的外侧OS。在本实施例中，触控导线640于垂直于基板100的方向D上不重叠于第一像素电极310、第二像素电极320、第三像素电极330以及第四像素电极340。在本实施例中，由于像素电极层300与触控导线640之间具有第一介电层400，因此，像素电极层300不容易与触控导线640短路，使像素电极层300有较大的制程裕度。
在本实施例中，第一连接电极232从第一漏极632朝向触控导线640延伸，且第一连接电极232从触控导线640的第一侧S1延伸过触控导线640的第二侧S2。第二连接电极234从第二漏极634朝向触控导线640延伸，且第二连接电极634不延伸超过触控导线640。第三连接电极236从第三漏极636朝向触控导线640延伸，且第三连接电极236不延伸超过触控导线640。第四连接电极238从第四漏极638朝向触控导线640延伸，且第四连接电极238从触控导线640的第二侧S2延伸过触控导线的第一侧S1。基于上述，像素阵列基板10可适用于两点反转驱动方式(2-Dot Inversion driving method)，并藉此改善液晶显示装置的摇头纹的问题。
第二介电层700设置于基板100上，且覆盖部份第一介电层400、第一开关元件T1、第二开关元件T2、第一像素电极310、第二像素电极320、第三开关元件T3、第四开关元件T4、第三像素电极330与第四像素电极340。
第一开口H1位于第二介电层700中，且第一开口H1重叠于触控导线640。第一通孔O1、第二通孔O2、第三通孔O3与第四通孔O4位于第一介电层400与第二介电层700中。第一通孔O1重叠于第一漏极632与第一连接电极232。第二通孔O2重叠于第二漏极634与第二连接电极234。第三通孔O3重叠于第三漏极636与第三连接电极236。第四通孔O4重叠于第四漏极638与第四连接电极238。
共用电极层800设置于基板100上，且包含共用电极810、第一转接电极822、第二转接电极824、第三转接电极826及第四转接电极828。在本实施例中，共用电极层800的材质包括透明金属氧化物导电材料或其它合适的材料，其例如是(但不限于)：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟镓锌氧化物或其它合适的材料或是前述材料的堆叠层。
共用电极810具有多个狭缝st。狭缝st的形状、尺寸及数量可以依照实际需求而进行调整。共用电极810经由第一开口H1电性连接触控导线640以作为触控电极。虽然在本实施例中，第一开口H1于基板100上的垂直投影位于第二扫描线214与第三扫描线216于基板100上的垂直投影之间，但本发明不以此为限。在其他实施例中，第一开口H1位于其他位置。
第一转接电极822、第二转接电极824、第三转接电极826及第四转接电极828于结构上皆分离于共用电极810。
第一转接电极822经由第一通孔O1电性连接第一连接电极232与第一漏极632。第二转接电极824经由第二通孔O2电性连接第二连接电极234与第二漏极634。第三转接电极826经由第三通孔O3电性连接第三连接电极236与第三漏极636。第四转接电极828经由第四通孔O4电性连接第四连接电极238与第四漏极638。
在本实施例中，像素阵列基板10适用于具有触控功能的液晶显示面板。藉由第一转接电极822、第一连接电极232、第二转接电极824以及第二连接电极234的设置，能减少制造像素阵列基板10所须的光罩数量，使像素阵列基板10具有低制造成本的优点。
图3是依照本发明的一实施例的一种像素阵列基板的上视示意图。为了方便说明，图3省略绘示了像素阵列基板的部分构件。
图3的像素阵列基板20与图1的像素阵列基板10的主要差异在于：像素阵列基板20的第一开关元件T1与第三开关元件T3电性连接至第一数据线612，且第二开关元件T2与第四开关元件T3电性连接至第二数据线614。
请参考图3，第一源极622与第三源极626电性连接于第二数据线614，第二源极624与第四源极628电性连接于第一数据线612。
触控导线640位于第一数据线612及第二数据线614之间且邻近第一像素电极310及第二像素电极320的内侧IS。第一数据线612位于第一像素电极310的外侧OS，第二数据线614位于第二像素电极320的外侧OS。
第一连接电极232从第一漏极632朝向触控导线640延伸，且第一连接电极232从触控导线640的第二侧S2延伸过触控导线640的第一侧S1。第二连接电极234从第二漏极634朝向触控导线640延伸，且第二连接电极234从触控导线640的第一侧S1延伸过触控导线640的第二侧S2。
第三连接电极236从第三漏极636朝向触控导线640延伸，且第三连接电极236从触控导线640的第二侧S2延伸过触控导线640的第一侧S1。第四连接电极238从第四漏极638朝向触控导线640延伸，且第四连接电极238从触控导线640的第一侧S1延伸过触控导线640的第二侧S2。
在本实施例中，像素阵列基板20适用于具有触控功能的液晶显示面板。藉由第一转接电极822、第一连接电极232、第二转接电极824以及第二连接电极234的设置，能减少制造像素阵列基板20所须的光罩数量，使像素阵列基板20具有低制造成本的优点。
图4是依照本发明的一实施例的一种像素阵列基板的上视示意图。为了方便说明，图4省略绘示了像素阵列基板的部分构件。
图4的像素阵列基板30与图3的像素阵列基板20的主要差异在于：像素阵列基板30的第三连接电极236以及第四连接电极238不延伸超过触控导线640。
第三连接电极236从第三漏极636朝向触控导线640延伸，且第三连接电极236不延伸超过触控导线640。第四连接电极238从第四漏极638朝向触控导线640延伸，且第四连接电极238不延伸超过触控导线640。
基于上述，像素阵列基板30可适用于点反转驱动方式(Dot Inversion drivingmethod)，并藉此改善液晶显示装置的摇头纹的问题。
在本实施例中，像素阵列基板30适用于具有触控功能的液晶显示面板。藉由第一转接电极822、第一连接电极232、第二转接电极824以及第二连接电极234的设置，能减少制造像素阵列基板30所须的光罩数量，使像素阵列基板30具有低制造成本的优点。
综上所述，本发明藉由第一转接电极、第一连接电极、第二转接电极以及第二连接电极的设置，能减少制造像素阵列基板所须的光罩数量，使像素阵列基板具有低制造成本的优点。在一些实施例中，像素阵列基板可适用于点反转驱动方式或两点反转驱动方式，以改善液晶显示装置的摇头纹的问题。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (16)

1.一种像素阵列基板，其特征在于，包括：
一基板；
一第一图案化导电层，设置于该基板上，且包含：
一第一扫描线、一第二扫描线、与该第一扫描线连接的一第一栅极、与该第二扫描线连接的一第二栅极、一第一连接电极及一第二连接电极，该第一连接电极及该第二连接电极于结构上皆分离于该第一栅极、该第二栅极、该第一扫描线及该第二扫描线；
一像素电极层，设置于该基板上，且包含：
一第一像素电极，与该第一连接电极部份重叠，该第一像素电极与该第一连接电极直接接触；以及
一第二像素电极，与该第二连接电极部份重叠，该第二像素电极与该第二连接电极直接接触，其中该第一像素电极与该第二像素电极之间存在一第一间隙；
一半导体图案层，设置于该基板上，且包含：
一第一图案，与该第一栅极部份重叠；以及
一第二图案，与该第二栅极部份重叠；
一第一介电层，设置于该基板上，且设置于该第一图案与该第一栅极之间及该第二图案与该第二栅极之间；
一第二图案化导电层，设置于该基板上，其中该第二图案化导电层包含：
一第一数据线以及一第二数据线；
一第一源极以及一第一漏极，其中该第一源极与该第一漏极电性连接于该第一图案，该第一源极电性连接于该第一数据线，且该第一栅极、该第一图案、该第一源极与该第一漏极形成一第一开关元件；
一第二源极以及一第二漏极，其中该第二源极与该第二漏极电性连接于该第二图案，该第二源极电性连接于该第一数据线，且该第二栅极、该第二图案、该第二源极与该第二漏极形成一第二开关元件；以及
一触控导线，于结构上分离于该第一数据线、该第一源极、该第一漏极、该第二数据线、该第二源极以及该第二漏极；
一第二介电层，设置于该基板上，且覆盖部份该第一介电层、该第一开关元件、该第二开关元件、该第一像素电极与该第二像素电极，其中一第一开口位于该第二介电层中，且一第一通孔与一第二通孔位于该第一介电层与该第二介电层中；以及
一共用电极层，设置于该基板上，且包含：
一共用电极，具有多个狭缝，该共用电极经由该第一开口电性连接该触控导线以作为一触控电极；以及
一第一转接电极及一第二转接电极，于结构上皆分离于该共用电极，该第一转接电极经由该第一通孔电性连接该第一连接电极与该第一漏极，该第二转接电极经由该第二通孔电性连接该第二连接电极与该第二漏极。
2.如权利要求1所述的像素阵列基板，其特征在于，该触控导线与该第一间隙于垂直于该基板的方向上重叠。
3.如权利要求1所述的像素阵列基板，其特征在于，该触控导线于垂直于该基板的方向上不重叠于该第一像素电极以及该第二像素电极。
4.如权利要求2所述的像素阵列基板，其特征在于，该触控导线位于该第一数据线及该第二数据线之间且邻近该第一像素电极及该第二像素电极的内侧，且该第二数据线位于该第一像素电极的外侧，该第一数据线位于该第二像素电极的外侧。
5.如权利要求1所述的像素阵列基板，其特征在于，该第一连接电极从该第一漏极朝向该触控导线延伸，且该第一连接电极从该触控导线的第一侧延伸过该触控导线的第二侧，其中该第二连接电极从该第二漏极朝向该触控导线延伸，且该第二连接电极不延伸超过该触控导线。
6.如权利要求1所述的像素阵列基板，其特征在于：
该第一图案化导电层更包含：
一第三扫描线、一第四扫描线、与该第三扫描线连接的一第三栅极、与该第四扫描线连接的一第四栅极、一第三连接电极及一第四连接电极，该第一连接电极、该第二连接电极、该第三连接电极及该第四连接电极于结构上皆分离于该第一栅极、该第二栅极、该第三栅极、该第四栅极、该第一扫描线、该第二扫描线、该第三扫描线及该第四扫描线；
该像素电极层，更包含：
一第三像素电极，与该第三连接电极部份重叠，该第三像素电极与该第三连接电极直接接触；以及
一第四像素电极，与该第四连接电极部份重叠，该第四像素电极与该第四连接电极直接接触，其中该第三像素电极与该第四像素电极之间存在一第二间隙；
该半导体图案层，更包含：
一第三图案，与该第三栅极部份重叠；以及
一第四图案，与该第四栅极部份重叠，且该第一介电层设置于该第三图案与该第三栅极之间及该第四图案与该第四栅极之间；
该第二图案化导电层，更包含：
一第三源极以及一第三漏极，其中该第三源极与该第三漏极电性连接于该第三图案，该第三源极电性连接于该第二数据线，且该第三栅极、该第三图案、该第三源极与该第三漏极形成一第三开关元件；以及
一第四源极以及一第四漏极，其中该第四源极与该第四漏极电性连接于该第四图案，该第四源极电性连接于该第二数据线，且该第四栅极、该第四图案、该第四源极与该第四漏极形成一第四开关元件；
该第二介电层覆盖该第三开关元件、该第四开关元件、该第三像素电极与第四像素电极，其中一第三通孔与一第四通孔位于该第一介电层与该第二介电层中；且
该共用电极层，更包含：
一第三转接电极及一第四转接电极，于结构上皆分离于该共用电极，该第三转接电极经由该第三通孔电性连接该第三连接电极与该第三漏极，该第四转接电极经由该第四通孔电性连接该第四连接电极与该第四漏极。
7.如权利要求6所述的像素阵列基板，其特征在于，该第三连接电极从该第三漏极朝向该触控导线延伸，且该第三连接电极不延伸超过该触控导线，其中该第四连接电极从该第四漏极朝向该触控导线延伸，且该第四连接电极从该触控导线的第二侧延伸过该触控导线的第一侧。
8.如权利要求1所述的像素阵列基板，其特征在于，该第一连接电极于垂直该基板的方向上不重叠于该第二像素电极，且该第二连接电极于垂直该基板的方向上不重叠于该第一像素电极。
9.一种像素阵列基板，其特征在于，包括：
一基板；
一第一图案化导电层，设置于该基板上，且包含：
一第一扫描线、一第二扫描线、与该第一扫描线连接的一第一栅极、与该第二扫描线连接的一第二栅极、一第一连接电极及一第二连接电极，该第一连接电极及该第二连接电极于结构上皆分离于该第一栅极、该第二栅极、该第一扫描线及该第二扫描线；
一像素电极层，设置于该基板上，且包含：
一第一像素电极，与该第一连接电极部份重叠，该第一像素电极与该第一连接电极直接接触；以及
一第二像素电极，与该第二连接电极部份重叠，该第二像素电极与该第二连接电极直接接触，其中该第一像素电极与该第二像素电极之间存在一第一间隙；
一半导体图案层，设置于该基板上，且包含：
一第一图案，与该第一栅极部份重叠；以及
一第二图案，与该第二栅极部份重叠；
一第一介电层，设置于该基板上，且设置于该第一图案与该第一栅极之间及该第二图案与该第二栅极之间；
一第二图案化导电层，设置于该基板上，且包含：
一第一数据线以及一第二数据线；
一第一源极以及一第一漏极，其中该第一源极与该第一漏极电性连接于该第一图案，该第一源极电性连接于该第二数据线，且该第一栅极、该第一图案、该第一源极与该第一漏极形成一第一开关元件；
一第二源极以及一第二漏极，其中该第二源极与该第二漏极电性连接于该第二图案，该第二源极电性连接于该第一数据线，且该第二栅极、该第二图案、该第二源极与该第二漏极形成一第二开关元件；以及
一触控导线，于结构上分离于该第一数据线、该第一源极、该第一漏极、该第二数据线、该第二源极以及该第二漏极；
一第二介电层，设置于该基板上，且覆盖部份该第一介电层、该第一开关元件、该第二开关元件、该第一像素电极与该第二像素电极，其中一第一开口位于该第二介电层中，且一第一通孔与一第二通孔位于该第一介电层与该第二介电层中；以及
一共用电极层，设置于该基板上，且包含：
一共用电极，具有多个狭缝，该共用电极经由该第一开口电性连接该触控导线以作为一触控电极；以及
一第一转接电极及一第二转接电极，于结构上皆分离于该共用电极，该第一转接电极经由该第一通孔电性连接该第一连接电极与该第一漏极，该第二转接电极经由该第二通孔电性连接该第二连接电极与该第二漏极。
10.如权利要求9所述的像素阵列基板，其特征在于，该触控导线与该第一间隙于垂直于该基板的方向上重叠。
11.如权利要求9所述的像素阵列基板，其特征在于，该触控导线于垂直于该基板的方向上不重叠于该第一像素电极以及该第二像素电极。
12.如权利要求10所述的像素阵列基板，其特征在于，该触控导线位于该第一数据线及该第二数据线之间且邻近该第一像素电极及该第二像素电极的内侧，且该第一数据线位于该第一像素电极的外侧，该第二数据线位于该第二像素电极的外侧。
13.如权利要求9所述的像素阵列基板，其特征在于，该第一连接电极从该第一漏极朝向该触控导线延伸，且该第一连接电极从该触控导线的第二侧延伸过该触控导线的第一侧，其中该第二连接电极从该第二漏极朝向该触控导线延伸，且该第二连接电极从该触控导线的第一侧延伸过该触控导线的第二侧。
14.如权利要求9所述的像素阵列基板，其特征在于：
该第一图案化导电层更包含：
一第三扫描线、一第四扫描线、与该第三扫描线连接的一第三栅极、与该第四扫描线连接的一第四栅极、一第三连接电极及一第四连接电极，该第一连接电极、该第二连接电极、该第三连接电极及该第四连接电极于结构上皆分离于该第一栅极、该第二栅极、该第三栅极、该第四栅极、该第一扫描线、该第二扫描线、该第三扫描线及该第四扫描线；
该像素电极层，更包含：
一第三像素电极，与该第三连接电极部份重叠，该第三像素电极与该第三连接电极直接接触；以及
一第四像素电极，与该第四连接电极部份重叠，该第四像素电极与该第四连接电极直接接触，其中该第三像素电极与该第四像素电极之间存在一第二间隙；
该半导体图案层，更包含：
一第三图案，与该第三栅极部份重叠；以及
一第四图案，与该第四栅极部份重叠，且该第一介电层设置于该第三图案与该第三栅极之间及该第四图案与该第四栅极之间；
该第二图案化导电层，更包含：
一第三源极以及一第三漏极，其中该第三源极与该第三漏极电性连接于该第三图案，该第三源极电性连接于该第二数据线，且该第三栅极、该第三图案、该第三源极与该第三漏极形成一第三开关元件；以及
一第四源极以及一第四漏极，其中该第四源极与该第四漏极电性连接于该第四图案，该第四源极电性连接于该第一数据线，且该第四栅极、该第四图案、该第四源极与该第四漏极形成一第四开关元件；
该第二介电层覆盖该第三开关元件、该第四开关元件、该第三像素电极与第四像素电极，其中一第三通孔与一第四通孔位于该第一介电层与该第二介电层中；且
该共用电极层，更包含：
一第三转接电极及一第四转接电极，于结构上皆分离于该共用电极，该第三转接电极经由该第三通孔电性连接该第三连接电极与该第三漏极，该第四转接电极经由该第四通孔电性连接该第四连接电极与该第四漏极。
15.如权利要求14所述的像素阵列基板，其特征在于，该第三连接电极从该第三漏极朝向该触控导线延伸，且该第三连接电极不延伸超过该触控导线，其中该第四连接电极从该第四漏极朝向该触控导线延伸，且该第四连接电极不延伸超过该触控导线。
16.如权利要求9所述的像素阵列基板，其特征在于，该第一连接电极于垂直该基板的方向上不重叠于该第二像素电极，且该第二连接电极于垂直该基板的方向上不重叠于该第一像素电极。
CN201911258804.0A 2019-05-03 2019-12-10 像素阵列基板 Active CN111090196B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108115461A TWI690838B (zh) 2019-05-03 2019-05-03 畫素陣列基板
TW108115461 2019-05-03

Publications (2)

Publication Number Publication Date
CN111090196A CN111090196A (zh) 2020-05-01
CN111090196B true CN111090196B (zh) 2022-03-22

Family

ID=70394974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911258804.0A Active CN111090196B (zh) 2019-05-03 2019-12-10 像素阵列基板

Country Status (3)

Country Link
US (1) US11107842B2 (zh)
CN (1) CN111090196B (zh)
TW (1) TWI690838B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102628760B1 (ko) 2019-12-31 2024-01-24 엘지디스플레이 주식회사 표시 장치
TWI779906B (zh) * 2021-10-27 2022-10-01 友達光電股份有限公司 畫素陣列基板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101285977A (zh) * 2008-05-30 2008-10-15 昆山龙腾光电有限公司 液晶显示装置及其阵列基板
CN101825788A (zh) * 2009-03-04 2010-09-08 北京京东方光电科技有限公司 触摸显示器、tft-lcd阵列基板及其制造方法
CN103176314A (zh) * 2011-12-22 2013-06-26 株式会社日本显示器东 液晶显示装置
CN103926760A (zh) * 2013-01-14 2014-07-16 瀚宇彩晶股份有限公司 像素结构及像素阵列基板
CN106711159A (zh) * 2017-03-28 2017-05-24 上海天马微电子有限公司 阵列基板和阵列基板的制作方法
CN108183111A (zh) * 2017-12-08 2018-06-19 友达光电股份有限公司 像素阵列基板
CN108227999A (zh) * 2017-12-18 2018-06-29 友达光电股份有限公司 触控阵列基板
WO2018181435A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 液晶表示装置
CN109491116A (zh) * 2017-09-13 2019-03-19 夏普株式会社 带位置输入功能的显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI355735B (en) * 2008-04-08 2012-01-01 Au Optronics Corp Pixel structure of liquid crystal display panel an
KR101273239B1 (ko) * 2010-09-20 2013-06-11 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
TWI441122B (zh) * 2011-12-30 2014-06-11 Au Optronics Corp 顯示面板之陣列基板結構及其製作方法
TWI460629B (zh) * 2012-05-11 2014-11-11 Au Optronics Corp 觸控顯示面板及其製造方法
CN104698702B (zh) 2015-04-01 2017-09-15 上海天马微电子有限公司 一种阵列基板、显示装置以及驱动方法
US20160334660A1 (en) * 2015-05-15 2016-11-17 Raydium Semiconductor Corporation In-cell touch panel
KR102401063B1 (ko) * 2015-11-10 2022-05-24 엘지디스플레이 주식회사 인셀형 터치 패널을 갖는 백플레인 기판 및 이를 이용한 액정 표시 장치 및 이의 제조 방법
KR102484885B1 (ko) * 2015-12-07 2023-01-05 엘지디스플레이 주식회사 터치스크린 패널 일체형 표시장치 및 그 제조방법
CN106200168B (zh) * 2016-07-08 2019-11-26 武汉华星光电技术有限公司 阵列基板及其制作方法、以及液晶显示面板
CN106200077A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种触控面板及其制作方法
TWI607364B (zh) * 2016-09-22 2017-12-01 友達光電股份有限公司 觸控顯示面板及其驅動方法
TWI585499B (zh) * 2016-10-26 2017-06-01 友達光電股份有限公司 顯示面板
CN108255355B (zh) 2016-12-29 2021-01-15 南京瀚宇彩欣科技有限责任公司 内嵌式触控显示面板
CN109725450B (zh) * 2017-10-30 2022-02-08 瀚宇彩晶股份有限公司 显示面板与其制造方法
TWI688802B (zh) * 2017-11-03 2020-03-21 曾世憲 畫素陣列及其製造方法
US11309355B2 (en) * 2019-04-26 2022-04-19 Innolux Corporation Display device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101285977A (zh) * 2008-05-30 2008-10-15 昆山龙腾光电有限公司 液晶显示装置及其阵列基板
CN101825788A (zh) * 2009-03-04 2010-09-08 北京京东方光电科技有限公司 触摸显示器、tft-lcd阵列基板及其制造方法
CN103176314A (zh) * 2011-12-22 2013-06-26 株式会社日本显示器东 液晶显示装置
CN103926760A (zh) * 2013-01-14 2014-07-16 瀚宇彩晶股份有限公司 像素结构及像素阵列基板
CN106711159A (zh) * 2017-03-28 2017-05-24 上海天马微电子有限公司 阵列基板和阵列基板的制作方法
WO2018181435A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 液晶表示装置
CN109491116A (zh) * 2017-09-13 2019-03-19 夏普株式会社 带位置输入功能的显示装置
CN108183111A (zh) * 2017-12-08 2018-06-19 友达光电股份有限公司 像素阵列基板
CN108227999A (zh) * 2017-12-18 2018-06-29 友达光电股份有限公司 触控阵列基板

Also Published As

Publication number Publication date
CN111090196A (zh) 2020-05-01
US11107842B2 (en) 2021-08-31
TWI690838B (zh) 2020-04-11
TW202042026A (zh) 2020-11-16
US20200350337A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
US11832501B2 (en) Display panel
EP4057367A1 (en) Display substrate and display apparatus comprising same
CN102456696B (zh) 显示装置及其制造方法
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US20220291558A1 (en) Display panel and display device
JP2006163389A (ja) 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法
KR20160149385A (ko) 플렉서블 디스플레이 장치와, 이의 제조 방법
US20170285430A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
US7573538B2 (en) Liquid crystal display device and method for manufacturing the same
CN112602198B (zh) 显示基板及显示装置
US11249584B2 (en) Touch substrate, manufacturing method thereof and touch screen
US11755133B2 (en) Array substrate and method for manufacturing same, and display device
CN111090196B (zh) 像素阵列基板
TWI700535B (zh) 畫素陣列基板
TW201635497A (zh) 薄膜電晶體以及畫素結構
CN103681514A (zh) 阵列基板及其制作方法、显示装置
WO2019015308A1 (zh) 阵列基板和显示装置
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
CN100492147C (zh) 液晶显示装置及其制造方法
CN110928063A (zh) 显示面板
US11067865B1 (en) Display apparatus
US20240248359A1 (en) Display Substrate, Display Panel, and Display Device
EP4043950A1 (en) Display panel and display device
CN113867053B (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant