TW202042026A - 畫素陣列基板 - Google Patents

畫素陣列基板 Download PDF

Info

Publication number
TW202042026A
TW202042026A TW108115461A TW108115461A TW202042026A TW 202042026 A TW202042026 A TW 202042026A TW 108115461 A TW108115461 A TW 108115461A TW 108115461 A TW108115461 A TW 108115461A TW 202042026 A TW202042026 A TW 202042026A
Authority
TW
Taiwan
Prior art keywords
electrode
drain
gate
source
pattern
Prior art date
Application number
TW108115461A
Other languages
English (en)
Other versions
TWI690838B (zh
Inventor
紀佑旻
蘇松宇
范振峰
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108115461A priority Critical patent/TWI690838B/zh
Priority to US16/589,163 priority patent/US11107842B2/en
Priority to CN201911258804.0A priority patent/CN111090196B/zh
Application granted granted Critical
Publication of TWI690838B publication Critical patent/TWI690838B/zh
Publication of TW202042026A publication Critical patent/TW202042026A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種畫素陣列基板，包括基板、第一圖案化導電層、畫素電極層、半導體圖案層、第一介電層、第二圖案化導電層、第二介電層及共用電極層。第一圖案化導電層包含第一及第二掃描線、第一及第二閘極與第一及第二連接電極。畫素電極層包含第一以及第二畫素電極。半導體圖案層包含第一及第二圖案。第二圖案化導電層包含第一及第二資料線、第一及第二源極、第一及第二汲極以及觸控導線。共用電極層包含共用電極與第一及第二轉接電極。第一轉接電極電性連接第一連接電極與第一汲極。第二轉接電極電性連接第二連接電極與第二汲極。

Description

畫素陣列基板
本發明是有關於一種畫素陣列基板，且特別是有關於一種包括觸控電極的畫素陣列基板。
隨著科技的進展，觸控裝置在市面上的出現率逐漸增加，且各種有關的技術也層出不窮。在一些電子裝置中，如：手機、平板電腦、智慧型手錶等，時常會將觸控裝置與顯示面板結合在一起，以獲得便於使用的觸控顯示裝置。
一般而言，會於顯示面板的表面額外貼上一層具有觸控功能的觸控基板，使觸控顯示裝置同時具有觸控及顯示的功能。然而，用這種方式製造之觸控顯示裝置的外觀較厚，且重量較重。此外，以這種方式製造之觸控顯示裝置製程繁雜，且製造成本高。
本發明提供一種畫素陣列基板，具有低製造成本的優點。
本發明的一實施例提供一種畫素陣列基板，包括基板、第一圖案化導電層、畫素電極層、半導體圖案層、第一介電層、第二圖案化導電層、第二介電層以及共用電極層。第一圖案化導電層設置於基板上，且包含第一掃描線、第二掃描線、與第一掃描線連接之第一閘極、與第二掃描線連接之第二閘極、第一連接電極及第二連接電極。第一連接電極及第二連接電極於結構上皆分離於第一閘極、第二閘極、第一掃描線及第二掃描線。畫素電極層設置於基板上，且包含第一畫素電極以及第二畫素電極。第一畫素電極與第一連接電極部份重疊。第二畫素電極與第二連接電極部份重疊。第一畫素電極與第二畫素電極之間存在第一間隙。半導體圖案層設置於基板上，且包含第一圖案以及第二圖案。第一圖案與第一閘極部份重疊。第二圖案與第二閘極部份重疊。第一介電層設置於基板上，且設置於第一圖案與第一閘極之間及第二圖案與第二閘極之間。第二圖案化導電層設置於基板上。第二圖案化導電層包含第一資料線、第二資料線、第一源極、第一汲極、第二源極、第二汲極以及觸控導線。第一源極與第一汲極電性連接於第一圖案。第一源極電性連接於第一資料線。第一閘極、第一圖案、第一源極與第一汲極形成第一開關元件。第二源極與該第二汲極電性連接於第二圖案。第二源極電性連接於第一資料線。第二閘極、第二圖案、第二源極與第二汲極形成第二開關元件。觸控導線於結構上分離於第一資料線、第一源極、第一汲極、第二資料線、第二源極以及第二汲極。第二介電層設置於基板上，且覆蓋部份第一介電層、第一開關元件、第二開關元件、第一畫素電極與第二畫素電極，第一開口位於第二介電層中。第一通孔與第二通孔位於第一介電層與第二介電層中。共用電極層設置於基板上，且包含共用電極、第一轉接電極及一第二轉接電極。共用電極具有多個狹縫。共用電極經由第一通孔電性連接觸控導線以作為觸控電極。第一轉接電極及第二轉接電極於結構上皆分離於共用電極。第一轉接電極經由第一通孔電性連接第一連接電極與第一汲極。第二轉接電極經由第二通孔電性連接第二連接電極與第二汲極。
本發明的一實施例提供一種畫素陣列基板，包括基板、第一圖案化導電層、畫素電極層、半導體圖案層、第一介電層、第二圖案化導電層、第二介電層以及共用電極層。第一圖案化導電層設置於基板上，且包含第一掃描線、第二掃描線、與第一掃描線連接之第一閘極、與第二掃描線連接之第二閘極、第一連接電極及第二連接電極。第一連接電極及第二連接電極於結構上皆分離於第一閘極、第二閘極、第一掃描線及第二掃描線。畫素電極層設置於基板上，且包含第一畫素電極以及第二畫素電極。第一畫素電極與第一連接電極部份重疊。第二畫素電極與第二連接電極部份重疊。第一畫素電極與第二畫素電極之間存在第一間隙。半導體圖案層設置於基板上，且包含第一圖案以及第二圖案。第一圖案與第一閘極部份重疊。第二圖案與第二閘極部份重疊。第一介電層設置於基板上，且設置於第一圖案與第一閘極之間及第二圖案與第二閘極之間。第二圖案化導電層設置於基板上，且包含第一資料線、第一源極、第一汲極、第二資料線、第二源極、第二汲極以及觸控導線。第一源極與第一汲極電性連接於第一圖案。第一源極電性連接於第一資料線。第一閘極、第一圖案、第一源極與第一汲極形成第一開關元件。第二源極與第二汲極電性連接於第二圖案。第二源極電性連接於第二資料線。第二閘極、第二圖案、第二源極與第二汲極形成第二開關元件。觸控導線於結構上分離於第一資料線、第一源極、第一汲極、第二資料線、第二源極以及第二汲極。第二介電層設置於基板上，且覆蓋部份第一介電層、第一開關元件、第二開關元件、第一畫素電極與第二畫素電極。第一開口位於第二介電層中。第一通孔與第二通孔位於第一介電層與第二介電層中。共用電極層設置於基板上，且包含共用電極、第一轉接電極及第二轉接電極。共用電極具有多個狹縫。共用電極經由第一通孔電性連接觸控導線以作為觸控電極。第一轉接電極及第二轉接電極於結構上皆分離於該共用電極。第一轉接電極經由第一通孔電性連接第一連接電極與第一汲極。第二轉接電極經由第二通孔電性連接第二連接電極與第二汲極。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同或類似的附圖標記表示相同或類似的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，前述元件可以直接在另一元件上或與另一元件連接，或者位於前述元件與另一元件之間的中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，前述元件與另一元件之間不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦合」係可為二元件間存在其它元件。
本文使用的「約」、「近似」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇可接受的偏差範圍或標準偏差。
除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
圖1是依照本發明的一實施例的一種畫素陣列基板的上視示意圖。圖2A是沿著圖1剖線aa’的剖面示意圖。圖2B是沿著圖1剖線bb’的剖面示意圖。圖2C是沿著圖1剖線cc’的剖面示意圖。為了方便說明，圖1省略繪示了圖2A至圖2C中的部分構件。
請參考圖1、圖2A以及圖2B，畫素陣列基板10包括基板100、第一圖案化導電層200、畫素電極層300、第一介電層400、半導體圖案層500、第二圖案化導電層600、第二介電層700以及共用電極層800。在本實施例中，畫素陣列基板10適用於半源極驅動（half source driving, HSD）技術。
基板100之材質可為玻璃、石英、有機聚合物或是不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷或其它可適用的材料）或是其它可適用的材料。若使用導電材料或金屬時，則在基板100上覆蓋一層絕緣層（未繪示），以避免短路問題。
第一圖案化導電層200設置於基板100上，且包含第一掃描線212、第二掃描線214、與第一掃描線212連接之第一閘極222、與第二掃描線214連接之第二閘極224、第一連接電極232及第二連接電極234。在本實施例中，第一圖案化導電層200還包括第三掃描線216、第四掃描線218、與第三掃描線216連接之第三閘極226、與第四掃描線218連接之第四閘極228、第三連接電極236及第四連接電極238。第一圖案化導電層200一般是使用金屬材料（純金屬或合金），但本發明不限於此。在其他實施例中，第一圖案化導電層200也可以使用其他導電材料。例如：金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或其它合適的材料或是前述材料的堆疊層。
第一連接電極232、第二連接電極234、第三連接電極236及第四連接電極238於結構上皆分離於第一閘極222、第二閘極224、第三閘極226、第四閘極228、第一掃描線212、第二掃描線214、第三掃描線216及第四掃描線218。
畫素電極層300設置於基板100上，且包含第一畫素電極310以及第二畫素電極320。在本實施例中，畫素電極層300更包含第三畫素電極330以及第四畫素電極340。在本實施例中，畫素電極層300的材質包括透明金屬氧化物導電材料或其它合適的材料，其例如是（但不限於）：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物或其它合適的材料或是前述材料的堆疊層。
第一畫素電極310與第一連接電極232部份重疊。第二畫素電極320與第二連接電極234部份重疊。在本實施例中，第一畫素電極310直接接觸第一連接電極232，且第二畫素電極320直接接觸第二連接電極234。在本實施例中，第一畫素電極310與第一連接電極232之間以及第二畫素電極320與第二連接電極234之間沒有形成其他絕緣層，但本發明不以此為限。
第一轉線電極232於垂直基板100之方向D上不重疊於第二畫素電極320。第二轉線電極324於垂直基板100之方向D上不重疊於第一畫素電極310。在本實施例中，第二畫素電極320位於第一轉線電極232與第二轉線電極324之間，第二畫素電極320的面積小於第一畫素電極310的面積，藉此能避免第一轉線電極232與第二畫素電極320接觸。
第三畫素電極330與第三連接電極236部份重疊。第四畫素電極340與第四連接電極238部份重疊。在本實施例中，第三畫素電極330直接接觸第三連接電極236，且第四畫素電極340直接接觸第四連接電極238。在本實施例中，第三畫素電極330與第三連接電極236之間以及第四畫素電極340與第四連接電極238之間沒有形成其他絕緣層，但本發明不以此為限。
第三轉線電極236於垂直基板100之方向D上不重疊於第四畫素電極340。第四轉線電極328於垂直基板100之方向D上不重疊於第三畫素電極330。在本實施例中，第三畫素電極330位於第三轉線電極236與第四轉線電極328之間，第三畫素電極330的面積小於第四畫素電極340的面積，藉此能避免第四轉線電極238與第三畫素電極330接觸。
第一畫素電極310與第二畫素電極320之間存在第一間隙GP1。第三畫素電極330與第四畫素電極340之間存在第二間隙GP2。
在一些實施例中，第一畫素電極310與第三畫素電極330對應相同顏色的子畫素（例如紅色、綠色或藍色），第二畫素電極320與第四畫素電極340對應另一相同顏色的子畫素，但本發明不以此為限。第一畫素電極310、第三畫素電極330、第二畫素電極320與第四畫素電極340所對應之子畫素的顏色可依照實際需求而進行調整。
第一介電層400設置於基板100上，在本實施例中，第一介電層400覆蓋部分基板100、第一圖案化導電層200以及畫素電極層300，但本發明不以此為限。
半導體圖案層500設置於基板100上。在本實施例中，半導體圖案層500形成於第一介電層400上，但本發明不以此為限。
半導體圖案層500包含第一圖案510以及第二圖案520。在本實施例中，半導體圖案層500更包含第三圖案530以及第四圖案540。在本實施例中，半導體圖案層500為單層或多層結構，其包含非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物或是其它合適的材料或上述材料之組合）或其它合適的材料或含有摻雜物（dopant）於上述材料中或上述材料之組合。
第一圖案510與第一閘極222部份重疊。第二圖案520與第二閘極224部份重疊。第三圖案530與第三閘極226部份重疊。第四圖案540與第四閘極228部份重疊。
第一介電層400設置於第一圖案510與第一閘極222之間、第二圖案520與第二閘極224之間、第三圖案530與第三閘極226之間及第四圖案540與第四閘極228之間。
第二圖案化導電層600設置於基板100上。在本實施例中，第二圖案化導電層600形成於第一介電層400以及半導體圖案層500上，但本發明不以此為限。第二圖案化導電層600一般是使用金屬材料，但本發明不限於此。在其他實施例中，第二圖案化導電層600也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或其它合適的材料或是前述材料的堆疊層。
第二圖案化導電層600包含第一資料線612、第一源極622、第一汲極632、第二資料線614、第二源極624、第二汲極234以及觸控導線640。在本實施例中，第二圖案化導電層600還包括第三源極626、第三汲極636、第四源極628以及第四汲極638。在本實施例中，由於觸控導線640、第一資料線612與第二資料線614皆屬於第二圖案化導電層600，因此，能減少製造畫素陣列基板10所須的光罩數量。
第一源極622與第一汲極632電性連接於第一圖案510。第一源極622電性連接於第一資料線612。第一閘極222、第一圖案510、第一源極622與第一汲極632形成第一開關元件T1。
第二源極624與第二汲極634電性連接於第二圖案520。第二源極624電性連接於第一資料線612。第二閘極222、第二圖案520、第二源極624與第二汲極634形成第二開關元件T2。
第三源極626與第三汲極636電性連接於第三圖案530。第三源極626電性連接於第二資料線614。第三閘極216、第三圖案530、第三源極626與第三汲極636形成第三開關元件T3。
第四源極628以及第四汲極638電性連接於第四圖案540。第四源極628電性連接於第二資料線614。第四閘極218、第四圖案540、第四源極628與第四汲極638形成第四開關元件T4。
雖然在本實施例中，第一開關元件T1、第二開關元件T2、第三開關元件T3以及第四開關元件T4是以底部閘極型薄膜電晶體為例來說明，但本發明不限於此。根據其他實施例，第一開關元件T1、第二開關元件T2、第三開關元件T3以及第四開關元件T4也可是以頂部閘極型薄膜電晶體。換句話說，在其他實施例中，半導體圖案層500位於第一圖案化導電層200與基板100之間。
觸控導線640於結構上分離於第一資料線612、第一源極622、第一汲極632、第二資料線614、第二源極624、第二汲極634、第三源極626、第三汲極636、第四源極628以及第四汲極638。
在本實施例中，觸控導線640與第一間隙GP1於垂直於基板100之方向D上重疊。在本實施例中，觸控導線640與第二間隙GP2於垂直於基板100之方向D上重疊。觸控導線640位於第一資料線612及第二資料線614之間且鄰近第一畫素電極310及第二畫素電極320之內側IS。第二資料線614位於第一畫素電極310之外側OS。第一資料線612位於第二畫素電極320之外側OS。在本實施例中，觸控導線640於垂直於基板100之方向D上不重疊於第一畫素電極310、第二畫素電極320、第三畫素電極330以及第四畫素電極340。在本實施例中，由於畫素電極層300與觸控導線640之間具有第一介電層400，因此，畫素電極層300不容易與觸控導線640短路，使畫素電極層300有較大的製程裕度。
在本實施例中，第一轉線電極232從第一汲極632朝向觸控導線640延伸，且第一轉線電極232從觸控導線640之第一側S1延伸過觸控導線640之第二側S2。第二轉線電極234從第二汲極634朝向觸控導線640延伸，且第二轉線電極634不延伸超過觸控導線640。第三轉線電極236從第三汲極636朝向觸控導線640延伸，且第三轉線電極236不延伸超過觸控導線640。第四轉線電極238從第四汲極638朝向觸控導線640延伸，且第四轉線電極238從觸控導線640之第二側S2延伸過觸控導線之第一側S1。基於上述，畫素陣列基板10可適用於兩點反轉驅動方式（2-Dot Inversion driving method），並藉此改善液晶顯示裝置之搖頭紋的問題。
第二介電層700設置於基板100上，且覆蓋部份第一介電層400、第一開關元件T1、第二開關元件T2、第一畫素電極310、第二畫素電極320、第三開關元件T3、第四開關元件T4、第三畫素電極330與第四畫素電極340。
第一開口H1位於第二介電層700中，且第一開口H1重疊於觸控導線640。第一通孔O1、第二通孔O2、第三通孔O3與第四通孔O4位於第一介電層400與第二介電層700中。第一通孔O1重疊於第一汲極632與第一轉接電極232。第二通孔O2重疊於第二汲極634與第二轉接電極234。第三通孔O3重疊於第三汲極636與第三轉接電極236。第四通孔O4重疊於第四汲極638與第四轉接電極238。
共用電極層800設置於基板100上，且包含共用電極810、第一轉接電極822、第二轉接電極824、第三轉接電極826及第四轉接電極828。在本實施例中，共用電極層800的材質包括透明金屬氧化物導電材料或其它合適的材料，其例如是（但不限於）：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物或其它合適的材料或是前述材料的堆疊層。
共用電極810具有多個狹縫st。狹縫st的形狀、尺寸及數量可以依照實際需求而進行調整。共用電極810經由第一開口H1電性連接觸控導線640以作為觸控電極。雖然在本實施例中，第一開口H1於基板100上的垂直投影位於第二掃描線214與第三掃描線216於基板100上的垂直投影之間，但本發明不以此為限。在其他實施例中，第一開口H1位於其他位置。
第一轉接電極822、第二轉接電極824、第三轉接電極826及第四轉接電極828於結構上皆分離於共用電極810。
第一轉接電極822經由第一通孔O1電性連接第一連接電極232與第一汲極632。第二轉接電極824經由第二通孔O2電性連接第二連接電極234與第二汲極634。第三轉接電極826經由第三通孔O3電性連接第三連接電極236與第三汲極636。第四轉接電極828經由第四通孔O4電性連接第四連接電極238與第四汲極638。
在本實施例中，畫素陣列基板10適用於具有觸控功能的液晶顯示面板。藉由第一轉接電極822、第一連接電極232、第二轉接電極824以及第二連接電極234的設置，能減少製造畫素陣列基板10所須的光罩數量，使畫素陣列基板10具有低製造成本的優點。
圖3是依照本發明的一實施例的一種畫素陣列基板的上視示意圖。為了方便說明，圖3省略繪示了畫素陣列基板的部分構件。
圖3的畫素陣列基板20與圖1的畫素陣列基板10之主要差異在於：畫素陣列基板20的第一開關元件T1與第三開關元件T3電性連接至第一資料線612，且第二開關元件T2與第四開關元件T3電性連接至第二資料線614。
請參考圖3，第一源極622與第三源極626電性連接於第二資料線614，第二源極624與第四源極628電性連接於第一資料線612。
觸控導線640位於第一資料線612及第二資料線614之間且鄰近第一畫素電極310及第二畫素電極320之內側IS。第一資料線612位於第一畫素電極310之外側OS，第二資料線614位於第二畫素電極320之外側OS。
第一轉線電極232從第一汲極632朝向觸控導線640延伸，且第一轉線電極232從觸控導線640之第二側S2延伸過觸控導線640之第一側S1。第二轉線電極234從第二汲極634朝向觸控導線640延伸，且第二轉線電極234從觸控導線640之第一側S1延伸過觸控導線640之第二側S2。
第三轉線電極236從第三汲極636朝向觸控導線640延伸，且第三轉線電極236從觸控導線640之第二側S2延伸過觸控導線640之第一側S1。第四轉線電極238從第四汲極638朝向觸控導線640延伸，且第四轉線電極238從觸控導線640之第一側S1延伸過觸控導線640之第二側S2。
在本實施例中，畫素陣列基板20適用於具有觸控功能的液晶顯示面板。藉由第一轉接電極822、第一連接電極232、第二轉接電極824以及第二連接電極234的設置，能減少製造畫素陣列基板20所須的光罩數量，使畫素陣列基板20具有低製造成本的優點。
圖4是依照本發明的一實施例的一種畫素陣列基板的上視示意圖。為了方便說明，圖4省略繪示了畫素陣列基板的部分構件。
圖4的畫素陣列基板30與圖3的畫素陣列基板20之主要差異在於：畫素陣列基板30的第三轉線電極236以及第四轉線電極238不延伸超過觸控導線640。
第三轉線電極236從第三汲極636朝向觸控導線640延伸，且第三轉線電極236不延伸超過觸控導線640。第四轉線電極238從第四汲極638朝向觸控導線640延伸，且第四轉線電極238不延伸超過觸控導線640。
基於上述，畫素陣列基板30可適用於點反轉驅動方式（Dot Inversion driving method），並藉此改善液晶顯示裝置之搖頭紋的問題。
在本實施例中，畫素陣列基板30適用於具有觸控功能的液晶顯示面板。藉由第一轉接電極822、第一連接電極232、第二轉接電極824以及第二連接電極234的設置，能減少製造畫素陣列基板30所須的光罩數量，使畫素陣列基板30具有低製造成本的優點。
綜上所述，本發明藉由第一轉接電極、第一連接電極、第二轉接電極以及第二連接電極的設置，能減少製造畫素陣列基板所須的光罩數量，使畫素陣列基板具有低製造成本的優點。在一些實施例中，畫素陣列基板可適用於點反轉驅動方式或兩點反轉驅動方式，以改善液晶顯示裝置之搖頭紋的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30:畫素陣列基板 100:基板 200:第一圖案化導電層 212:第一掃描線 214:第二掃描線 216:第三掃描線 218:第四掃描線 222:第一閘極 224:第二閘極 226:第三閘極 228:第四閘極 232:第一連接電極 234:第二連接電極 236:第三連接電極 238:第四連接電極 300:畫素電極層 310:第一畫素電極 320:第二畫素電極 330:第三畫素電極 340:第四畫素電極 400:第一介電層 500:半導體圖案層 510:第一圖案 520:第二圖案 530:第三圖案 540:第四圖案 600:第二圖案化導電層 612:第一資料線 614:第二資料線 622:第一源極 624:第二源極 626:第三源極 628:第四源極 632:第一汲極 634:第二汲極 636:第三汲極 638:第四汲極 640:觸控導線 700:第二介電層 800:共用電極層 810:共用電極 822:第一轉接電極 824:第二轉接電極 826:第三轉接電極 828:第四轉接電極 D:方向 GP1:第一間隙 GP2:第二間隙 H1:第一開口 IS:內側 O1:第一通孔 O2:第二通孔 O3:第三通孔 O4:第四通孔 OS:外側 S1:第一側 S2:第二側 st:狹縫 T1:第一開關元件 T2:第二開關元件 T3:第三開關元件 T4:第四開關元件
圖1是依照本發明的一實施例的一種畫素陣列基板的上視示意圖。 圖2A是沿著圖1剖線aa’的剖面示意圖。 圖2B是沿著圖1剖線bb’的剖面示意圖。 圖2C是沿著圖1剖線cc’的剖面示意圖。 圖3是依照本發明的一實施例的一種畫素陣列基板的上視示意圖。 圖4是依照本發明的一實施例的一種畫素陣列基板的上視示意圖。
10:畫素陣列基板
100:基板
200:第一圖案化導電層
212:第一掃描線
214:第二掃描線
216:第三掃描線
218:第四掃描線
222:第一閘極
224:第二閘極
226:第三閘極
228:第四閘極
232:第一連接電極
234:第二連接電極
236:第三連接電極
238:第四連接電極
300:畫素電極層
310:第一畫素電極
320:第二畫素電極
330:第三畫素電極
340:第四畫素電極
500:半導體圖案層
510:第一圖案
520:第二圖案
530:第三圖案
540:第四圖案
600:第二圖案化導電層
612:第一資料線
614:第二資料線
622:第一源極
624:第二源極
626:第三源極
628:第四源極
632:第一汲極
634:第二汲極
636:第三汲極
638:第四汲極
640:觸控導線
800:共用電極層
810:共用電極
822:第一轉接電極
824:第二轉接電極
826:第三轉接電極
828:第四轉接電極
D:方向
GP1:第一間隙
GP2:第二間隙
H1:第一開口
IS:內側
O1:第一通孔
O2:第二通孔
O3:第三通孔
O4:第四通孔
OS:外側
S1:第一側
S2:第二側
st:狹縫
T1:第一開關元件
T2:第二開關元件
T3:第三開關元件
T4:第四開關元件

Claims (16)

  1. 一種畫素陣列基板，包括： 一基板； 一第一圖案化導電層，設置於該基板上，且包含： 一第一掃描線、一第二掃描線、與該第一掃描線連接之一第一閘極、與該第二掃描線連接之一第二閘極、一第一連接電極及一第二連接電極，該第一連接電極及該第二連接電極於結構上皆分離於該第一閘極、該第二閘極、該第一掃描線及該第二掃描線； 一畫素電極層，設置於該基板上，且包含： 一第一畫素電極，與該第一連接電極部份重疊；以及 一第二畫素電極，與該第二連接電極部份重疊，其中該第一畫素電極與該第二畫素電極之間存在一第一間隙； 一半導體圖案層，設置於該基板上，且包含： 一第一圖案，與該第一閘極部份重疊；以及 一第二圖案，與該第二閘極部份重疊； 一第一介電層，設置於該基板上，且設置於該第一圖案與該第一閘極之間及該第二圖案與該第二閘極之間； 一第二圖案化導電層，設置於該基板上，其中該第二圖案化導電層包含： 一第一資料線以及一第二資料線； 一第一源極以及一第一汲極，其中該第一源極與該第一汲極電性連接於該第一圖案，該第一源極電性連接於該第一資料線，且該第一閘極、該第一圖案、該第一源極與該第一汲極形成一第一開關元件； 一第二源極以及一第二汲極，其中該第二源極與該第二汲極電性連接於該第二圖案，該第二源極電性連接於該第一資料線，且該第二閘極、該第二圖案、該第二源極與該第二汲極形成一第二開關元件；以及 一觸控導線，於結構上分離於該第一資料線、該第一源極、該第一汲極、該第二資料線、該第二源極以及該第二汲極； 一第二介電層，設置於該基板上，且覆蓋部份該第一介電層、該第一開關元件、該第二開關元件、該第一畫素電極與該第二畫素電極，其中一第一開口位於該第二介電層中，且一第一通孔與一第二通孔位於該第一介電層與該第二介電層中；以及 一共用電極層，設置於該基板上，且包含： 一共用電極，具有多個狹縫，該共用電極經由該第一開口電性連接該觸控導線以作為一觸控電極；以及 一第一轉接電極及一第二轉接電極，於結構上皆分離於該共用電極，該第一轉接電極經由該第一通孔電性連接該第一連接電極與該第一汲極，該第二轉接電極經由該第二通孔電性連接該第二連接電極與該第二汲極。
  2. 如申請專利範圍第1項所述的畫素陣列基板，其中該觸控導線與該第一間隙於垂直於該基板之方向上重疊。
  3. 如申請專利範圍第1項所述的畫素陣列基板，其中該觸控導線於垂直於該基板之方向上不重疊於該第一畫素電極以及該第二畫素電極。
  4. 如申請專利範圍第2項所述的畫素陣列基板，其中該觸控導線位於該第一資料線及該第二資料線之間且鄰近該第一畫素電極及該第二畫素電極之內側，且該第二資料線位於該第一畫素電極之外側，該第一資料線位於該第二畫素電極之外側。
  5. 如申請專利範圍第1項所述的畫素陣列基板，其中該第一轉線電極從該第一汲極朝向該觸控導線延伸，且該第一轉線電極從該觸控導線之第一側延伸過該觸控導線之第二側，其中該第二轉線電極從該第二汲極朝向該觸控導線延伸，且該第二轉線電極不延伸超過該觸控導線。
  6. 如申請專利範圍第1項所述的畫素陣列基板，其中： 該第一圖案化導電層更包含： 一第三掃描線、一第四掃描線、與該第三掃描線連接之一第三閘極、與該第四掃描線連接之一第四閘極、一第三連接電極及一第四連接電極，該第一連接電極、該第二連接電極、該第三連接電極及該第四連接電極於結構上皆分離於該第一閘極、該第二閘極、該第三閘極、該第四閘極、該第一掃描線、該第二掃描線、該第三掃描線及該第四掃描線； 該畫素電極層，更包含： 一第三畫素電極，與該第三連接電極部份重疊；以及 一第四畫素電極，與該第四連接電極部份重疊，其中該第三畫素電極與該第四畫素電極之間存在一第二間隙； 該半導體圖案層，更包含： 一第三圖案，與該第三閘極部份重疊；以及 一第四圖案，與該第四閘極部份重疊，且該第一介電層設置於該第三圖案與該第三閘極之間及該第四圖案與該第四閘極之間； 該第二圖案化導電層，更包含： 一第三源極以及一第三汲極，其中該第三源極與該第三汲極電性連接於該第三圖案，該第三源極電性連接於該第二資料線，且該第三閘極、該第三圖案、該第三源極與該第三汲極形成一第三開關元件；以及 一第四源極以及一第四汲極，其中該第四源極與該第四汲極電性連接於該第四圖案，該第四源極電性連接於該第二資料線，且該第四閘極、該第四圖案、該第四源極與該第四汲極形成一第四開關元件； 該第二介電層覆蓋該第三開關元件、該第四開關元件、該第三畫素電極與第四畫素電極，其中一第三通孔與一第四通孔位於該第一介電層與該第二介電層中；且 該共用電極層，更包含： 一第三轉接電極及一第四轉接電極，於結構上皆分離於該共用電極，該第三轉接電極經由該第三通孔電性連接該第三連接電極與該第三汲極，該第四轉接電極經由該第四通孔電性連接該第四連接電極與該第四汲極。
  7. 如申請專利範圍第6項所述的畫素陣列基板，其中該第三轉線電極從該第三汲極朝向該觸控導線延伸，且該第三轉線電極不延伸超過該觸控導線，其中該第四轉線電極從該第四汲極朝向該觸控導線延伸，且該第四轉線電極從該觸控導線之該第二側延伸過該觸控導線之該第一側。
  8. 如申請專利範圍第1項所述的畫素陣列基板，其中該第一轉線電極於垂直該基板之方向上不重疊於該第二畫素電極，且該第二轉線電極於垂直該基板之方向上不重疊於該第一畫素電極。
  9. 一種畫素陣列基板，包括： 一基板； 一第一圖案化導電層，設置於該基板上，且包含： 一第一掃描線、一第二掃描線、與該第一掃描線連接之一第一閘極、與該第二掃描線連接之一第二閘極、一第一連接電極及一第二連接電極，該第一連接電極及該第二連接電極於結構上皆分離於該第一閘極、該第二閘極、該第一掃描線及該第二掃描線； 一畫素電極層，設置於該基板上，且包含： 一第一畫素電極，與該第一連接電極部份重疊；以及 一第二畫素電極，與該第二連接電極部份重疊，其中該第一畫素電極與該第二畫素電極之間存在一第一間隙； 一半導體圖案層，設置於該基板上，且包含： 一第一圖案，與該第一閘極部份重疊；以及 一第二圖案，與該第二閘極部份重疊； 一第一介電層，設置於該基板上，且設置於該第一圖案與該第一閘極之間及該第二圖案與該第二閘極之間； 一第二圖案化導電層，設置於該基板上，且包含： 一第一資料線以及一第二資料線； 一第一源極以及一第一汲極，其中該第一源極與該第一汲極電性連接於該第一圖案，該第一源極電性連接於該第二資料線，且該第一閘極、該第一圖案、該第一源極與該第一汲極形成一第一開關元件； 一第二源極以及一第二汲極，其中該第二源極與該第二汲極電性連接於該第二圖案，該第二源極電性連接於該第一資料線，且該第二閘極、該第二圖案、該第二源極與該第二汲極形成一第二開關元件；以及 一觸控導線，於結構上分離於該第一資料線、該第一源極、該第一汲極、該第二資料線、該第二源極以及該第二汲極； 一第二介電層，設置於該基板上，且覆蓋部份該第一介電層、該第一開關元件、該第二開關元件、該第一畫素電極與該第二畫素電極，其中一第一開口位於該第二介電層中，且一第一通孔與一第二通孔位於該第一介電層與該第二介電層中；以及 一共用電極層，設置於該基板上，且包含： 一共用電極，具有多個狹縫，該共用電極經由該第一開口電性連接該觸控導線以作為一觸控電極；以及 一第一轉接電極及一第二轉接電極，於結構上皆分離於該共用電極，該第一轉接電極經由該第一通孔電性連接該第一連接電極與該第一汲極，該第二轉接電極經由該第二通孔電性連接該第二連接電極與該第二汲極。
  10. 如申請專利範圍第9項所述的畫素陣列基板，其中該觸控導線與該第一間隙於垂直於該基板之方向上重疊。
  11. 如申請專利範圍第9項所述的畫素陣列基板，其中該觸控導線於垂直於該基板之方向上不重疊於該第一畫素電極以及該第二畫素電極。
  12. 如申請專利範圍第10項所述的畫素陣列基板，其中該觸控導線位於該第一資料線及該第二資料線之間且鄰近該第一畫素電極及該第二畫素電極之內側，且該第一資料線位於該第一畫素電極之外側，該第二資料線位於該第二畫素電極之外側。
  13. 如申請專利範圍第9項所述的畫素陣列基板，其中該第一轉線電極從該第一汲極朝向該觸控導線延伸，且該第一轉線電極從該觸控導線之第二側延伸過該觸控導線之第一側，其中該第二轉線電極從該第二汲極朝向該觸控導線延伸，且該第二轉線電極從該觸控導線之第一側延伸過該觸控導線之第二側。
  14. 如申請專利範圍第9項所述的畫素陣列基板，其中： 該第一圖案化導電層更包含： 一第三掃描線、一第四掃描線、與該第三掃描線連接之一第三閘極、與該第四掃描線連接之一第四閘極、一第三連接電極及一第四連接電極，該第一連接電極、該第二連接電極、該第三連接電極及該第四連接電極於結構上皆分離於該第一閘極、該第二閘極、該第三閘極、該第四閘極、該第一掃描線、該第二掃描線、該第三掃描線及該第四掃描線； 該畫素電極層，更包含： 一第三畫素電極，與該第三連接電極部份重疊；以及 一第四畫素電極，與該第四連接電極部份重疊，其中該第三畫素電極與該第四畫素電極之間存在一第二間隙； 該半導體圖案層，更包含： 一第三圖案，與該第三閘極部份重疊；以及 一第四圖案，與該第四閘極部份重疊，且該第一介電層設置於該第三圖案與該第三閘極之間及該第四圖案與該第四閘極之間； 該第二圖案化導電層，更包含： 一第三源極以及一第三汲極，其中該第三源極與該第三汲極電性連接於該第三圖案，該第三源極電性連接於該第二資料線，且該第三閘極、該第三圖案、該第三源極與該第三汲極形成一第三開關元件；以及 一第四源極以及一第四汲極，其中該第四源極與該第四汲極電性連接於該第四圖案，該第四源極電性連接於該第一資料線，且該第四閘極、該第四圖案、該第四源極與該第四汲極形成一第四開關元件； 該第二介電層覆蓋該第三開關元件、該第四開關元件、該第三畫素電極與第四畫素電極，其中一第三通孔與一第四通孔位於該第一介電層與該第二介電層中；且 該共用電極層，更包含： 一第三轉接電極及一第四轉接電極，於結構上皆分離於該共用電極，該第三轉接電極經由該第三通孔電性連接該第三連接電極與該第三汲極，該第四轉接電極經由該第四通孔電性連接該第四連接電極與該第四汲極。
  15. 如申請專利範圍第14項所述的畫素陣列基板，其中該第三轉線電極從該第三汲極朝向該觸控導線延伸，且該第三轉線電極不延伸超過該觸控導線，其中該第四轉線電極從該第四汲極朝向該觸控導線延伸，且該第四轉線電極不延伸超過該觸控導線。
  16. 如申請專利範圍第9項所述的畫素陣列基板，其中該第一轉線電極於垂直該基板之方向上不重疊於該第二畫素電極，且該第二轉線電極於垂直該基板之方向上不重疊於該第一畫素電極。
TW108115461A 2019-05-03 2019-05-03 畫素陣列基板 TWI690838B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108115461A TWI690838B (zh) 2019-05-03 2019-05-03 畫素陣列基板
US16/589,163 US11107842B2 (en) 2019-05-03 2019-10-01 Pixel array substrate
CN201911258804.0A CN111090196B (zh) 2019-05-03 2019-12-10 像素阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108115461A TWI690838B (zh) 2019-05-03 2019-05-03 畫素陣列基板

Publications (2)

Publication Number Publication Date
TWI690838B TWI690838B (zh) 2020-04-11
TW202042026A true TW202042026A (zh) 2020-11-16

Family

ID=70394974

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115461A TWI690838B (zh) 2019-05-03 2019-05-03 畫素陣列基板

Country Status (3)

Country Link
US (1) US11107842B2 (zh)
CN (1) CN111090196B (zh)
TW (1) TWI690838B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102628760B1 (ko) * 2019-12-31 2024-01-24 엘지디스플레이 주식회사 표시 장치
TWI779906B (zh) * 2021-10-27 2022-10-01 友達光電股份有限公司 畫素陣列基板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI355735B (en) * 2008-04-08 2012-01-01 Au Optronics Corp Pixel structure of liquid crystal display panel an
CN101285977B (zh) * 2008-05-30 2010-06-02 昆山龙腾光电有限公司 液晶显示装置及其阵列基板
CN101825788B (zh) * 2009-03-04 2012-11-21 北京京东方光电科技有限公司 触摸显示器、tft-lcd阵列基板及其制造方法
KR101273239B1 (ko) * 2010-09-20 2013-06-11 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
JP6014324B2 (ja) * 2011-12-22 2016-10-25 株式会社ジャパンディスプレイ 液晶表示装置
TWI441122B (zh) * 2011-12-30 2014-06-11 Au Optronics Corp 顯示面板之陣列基板結構及其製作方法
TWI460629B (zh) * 2012-05-11 2014-11-11 Au Optronics Corp 觸控顯示面板及其製造方法
CN103926760B (zh) * 2013-01-14 2017-08-25 瀚宇彩晶股份有限公司 像素结构及像素阵列基板
CN104698702B (zh) 2015-04-01 2017-09-15 上海天马微电子有限公司 一种阵列基板、显示装置以及驱动方法
US20160334660A1 (en) * 2015-05-15 2016-11-17 Raydium Semiconductor Corporation In-cell touch panel
KR102401063B1 (ko) * 2015-11-10 2022-05-24 엘지디스플레이 주식회사 인셀형 터치 패널을 갖는 백플레인 기판 및 이를 이용한 액정 표시 장치 및 이의 제조 방법
KR102484885B1 (ko) * 2015-12-07 2023-01-05 엘지디스플레이 주식회사 터치스크린 패널 일체형 표시장치 및 그 제조방법
CN106200168B (zh) * 2016-07-08 2019-11-26 武汉华星光电技术有限公司 阵列基板及其制作方法、以及液晶显示面板
CN106200077A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种触控面板及其制作方法
TWI607364B (zh) * 2016-09-22 2017-12-01 友達光電股份有限公司 觸控顯示面板及其驅動方法
TWI585499B (zh) * 2016-10-26 2017-06-01 友達光電股份有限公司 顯示面板
CN108255355B (zh) 2016-12-29 2021-01-15 南京瀚宇彩欣科技有限责任公司 内嵌式触控显示面板
CN106711159B (zh) * 2017-03-28 2019-09-03 上海天马微电子有限公司 阵列基板和阵列基板的制作方法
WO2018181435A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 液晶表示装置
JP2019053117A (ja) * 2017-09-13 2019-04-04 シャープ株式会社 位置入力機能付き表示装置
CN109725450B (zh) * 2017-10-30 2022-02-08 瀚宇彩晶股份有限公司 显示面板与其制造方法
TWI688802B (zh) * 2017-11-03 2020-03-21 曾世憲 畫素陣列及其製造方法
TWI645557B (zh) * 2017-12-08 2018-12-21 友達光電股份有限公司 畫素陣列基板
TWI639107B (zh) * 2017-12-18 2018-10-21 友達光電股份有限公司 觸控陣列基板
US11309355B2 (en) * 2019-04-26 2022-04-19 Innolux Corporation Display device

Also Published As

Publication number Publication date
US20200350337A1 (en) 2020-11-05
CN111090196A (zh) 2020-05-01
TWI690838B (zh) 2020-04-11
CN111090196B (zh) 2022-03-22
US11107842B2 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
WO2017049842A1 (zh) 阵列基板及其制作方法、显示装置
US9535300B2 (en) Pixel structure and liquid crystal panel
TWI676837B (zh) 畫素陣列基板
US11782547B2 (en) Display substrate and manufacturing method therefor, and display device
JP2021502579A (ja) 表示パネル及びその製造方法、並びに表示モジュール
WO2018120691A1 (zh) 阵列基板及其制造方法、显示装置
TWI532154B (zh) 顯示面板及顯示裝置
WO2020215617A1 (zh) 显示装置
TWI555183B (zh) 薄膜電晶體以及畫素結構
WO2020177209A1 (zh) 阵列基板的制作方法及阵列基板
TWI700535B (zh) 畫素陣列基板
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2022011911A1 (zh) 显示面板及显示装置
TWI690838B (zh) 畫素陣列基板
TWI690917B (zh) 畫素陣列基板
WO2018196403A1 (zh) 阵列基板及其制作方法、显示装置
US20210165514A1 (en) Touch substrate, manufacturing method thereof and touch screen
WO2018090496A1 (zh) 一种阵列基板及其制备方法、液晶显示面板
TWI647524B (zh) 陣列基板及液晶顯示面板
WO2020087615A1 (zh) 基板及显示面板
US11067865B1 (en) Display apparatus
WO2022001422A1 (zh) 显示面板及其制备方法
WO2021102626A1 (zh) 一种显示基板及其制作方法、显示装置
WO2019184988A1 (zh) 触控与显示驱动器集成组件及其制造方法、电子设备