TWI545734B - 畫素結構與其製造方法 - Google Patents
畫素結構與其製造方法 Download PDFInfo
- Publication number
- TWI545734B TWI545734B TW103108685A TW103108685A TWI545734B TW I545734 B TWI545734 B TW I545734B TW 103108685 A TW103108685 A TW 103108685A TW 103108685 A TW103108685 A TW 103108685A TW I545734 B TWI545734 B TW I545734B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- ohmic contact
- contact layer
- gate
- source
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims description 477
- 229910052732 germanium Inorganic materials 0.000 claims description 95
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 95
- 229920002120 photoresistant polymer Polymers 0.000 claims description 95
- 238000000034 method Methods 0.000 claims description 73
- 229910052751 metal Inorganic materials 0.000 claims description 67
- 239000002184 metal Substances 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 56
- 239000000463 material Substances 0.000 claims description 43
- 239000004020 conductor Substances 0.000 claims description 28
- 239000011241 protective layer Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 description 16
- 238000001039 wet etching Methods 0.000 description 16
- 150000002736 metal compounds Chemical class 0.000 description 12
- 239000002356 single layer Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000001459 lithography Methods 0.000 description 8
- 229910052691 Erbium Inorganic materials 0.000 description 7
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 7
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 7
- 229910052707 ruthenium Inorganic materials 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 229910001092 metal group alloy Inorganic materials 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052725 zinc Inorganic materials 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 5
- 229910052769 Ytterbium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Description
本發明是有關於一種畫素結構，且特別是有關於一種節省光罩之畫素結構。
基於顯示面板的普遍化與大眾化，在半導體業界中無不尋求高顯示品質與降低製程成本考量的方法。在顯示裝置的製造過程當中，其畫素結構可使用多道光罩以定義出欲沈積或去除的區域，以形成圖案化層狀結構。其中，如何降低矽半通道層跟透明導電電極之間電阻，增進顯示品質，為目前業界亟需解決的問題之一。另外，因顯示裝置係經過重覆多道光罩製程而製成，因此減光罩技術對於改善顯示裝置的製造而言為有效的方法之一。然而如何降低光罩的使用次數，直接減少製造成本，為目前業界亟需解決的問題之一。
本發明提供一種可節省光罩之畫素結構。
本發明之一態樣提供一種畫素結構，置於基板上。
畫素結構包含閘極、閘極介電層、矽通道層、源極矽歐姆接觸層、汲極矽歐姆接觸層、源極輔助歐姆接觸層、汲極輔助歐姆接觸層、透明導電部、透明畫素電極、源極與汲極。閘極置於基板上。閘極介電層覆蓋閘極與基板。矽通道層置於閘極介電層上，且置於閘極上方。源極矽歐姆接觸層與汲極矽歐姆接觸層分開設置於矽通道層上。源極輔助歐姆接觸層與汲極輔助歐姆接觸層分別置於源極矽歐姆接觸層與汲極矽歐姆接觸層上。透明導電部置於源極輔助歐姆接觸層上。至少部分透明畫素電極置於汲極輔助歐姆接觸層上。源極置於透明導電部上。汲極置於透明畫素電極上，並置於汲極輔助歐姆接觸層上方。
在一或多個實施方式中，源極輔助歐姆接觸層與汲極輔助歐姆接觸層之材質為金屬。
在一或多個實施方式中，矽通道層的材質為非晶矽、微晶矽、多晶矽或磊晶矽。
在一或多個實施方式中，源極矽歐姆接觸層與汲極矽歐姆接觸層之材質為N型摻雜矽。
在一或多個實施方式中，畫素結構更包含閘極線與資料線。閘極線置於基板與閘極介電層之間，並電性連接閘極。資料線置於閘極介電層上並電性連接源極。
在一或多個實施方式中，畫素結構，更包含保護層與共通電極。保護層至少覆蓋源極、汲極、矽通道層與透明畫素電極。共通電極置於保護層上。共通電極與透明畫素電極重疊，且共通電極具有複數個開口。
在一或多個實施方式中，畫素結構，更包含共通電極，置於基板與閘極介電層之間，並置於透明畫素電極的下方，且共通電極與透明畫素電極重疊。
在一或多個實施方式中，透明畫素電極具有複數個開口。
本發明之另一態樣提供一種畫素結構，置於基板上。畫素結構包含閘極、閘極介電層、矽通道層、源極矽歐姆接觸層、汲極矽歐姆接觸層、源極輔助歐姆接觸層、汲極輔助歐姆接觸層、透明導電部、透明畫素電極、源極、汲極與共通電極。閘極置於基板上。閘極介電層覆蓋閘極與基板。矽通道層置於閘極介電層上，且置於閘極上方。源極矽歐姆接觸層與汲極矽歐姆接觸層分開設置於矽通道層上。源極輔助歐姆接觸層與汲極輔助歐姆接觸層分別置於源極矽歐姆接觸層與汲極矽歐姆接觸層上。透明導電部置於源極輔助歐姆接觸層上。至少部分透明畫素電極置於汲極輔助歐姆接觸層上。源極置於透明導電部上。汲極置於透明畫素電極上，並置於汲極輔助歐姆接觸層上方。共通電極置於基板上，且共通電極與透明畫素電極重疊。
本發明之再一態樣提供一種畫素結構的製造方法包含下列步驟。於基板上形成閘極。依序形成閘極介電層、矽半導體層、矽歐姆接觸層與輔助歐姆接觸層覆蓋閘極與基板。依序去除部份之輔助歐姆接觸層、矽歐姆接觸層與矽半導體層，以在閘極上方形成圖案化輔助歐姆接觸層、圖案化矽歐姆接觸層與矽通道層。依序形成透明導電材料
層與金屬層覆蓋閘極介電層與圖案化輔助歐姆接觸層。去除部份之金屬層，以分別於圖案化輔助歐姆接觸層上方形成互相分離之源極與汲極，並去除部份之透明導電材料層，以形成互相分離之透明畫素電極與透明導電部，至少部份之透明畫素電極形成於汲極與圖案化輔助歐姆接觸層之間，且透明導電部形成於源極與圖案化輔助歐姆接觸層之間。去除部份之圖案化輔助歐姆接觸層，以分別形成源極輔助歐姆接觸層與汲極輔助歐姆接觸層於源極與汲極下方。去除部份之圖案化矽歐姆接觸層，以分別形成源極矽歐姆接觸層與汲極矽歐姆接觸層於源極輔助歐姆接觸層與汲極輔助歐姆接觸層下方。
在一或多個實施方式中，去除部份之金屬層與透明導電材料層的步驟包含下列步驟。形成光阻層覆蓋金屬層。以半色調光罩製程使光阻層圖案化，形成圖案化光阻層。以圖案化光阻層為罩幕，去除暴露的金屬層以及暴露部份之金屬層下方之部份透明導電材料層，以形成源極、透明導電部與透明畫素電極。去除另一部分之光阻層，以暴露另一部份之金屬層。以剩下的圖案化光阻層為罩幕，去除另一部分之金屬層，以形成汲極，並暴露透明畫素電極。
在一或多個實施方式中，輔助歐姆接觸層之材質為金屬。
在一或多個實施方式中，矽歐姆接觸層之材質為N型摻雜矽。
在一或多個實施方式中，製造方法更包含下列步驟。形成閘極線於基板與閘極介電層之間。形成資料線於閘極介電層上。
在一或多個實施方式中，製造方法更包含下列步驟。形成閘極墊於基板與閘極介電層之間。形成資料墊於閘極介電層上。形成保護層以至少覆蓋源極、汲極、矽通道層、透明畫素電極與資料墊。形成第一通孔於保護層中，以暴露至少部份之資料墊。形成第二通孔於保護層中，並形成第三通孔於閘極介電層中，第二通孔與第三通孔一併暴露出至少部份之閘極墊。形成電極層於保護層上，且電極層藉由第一通孔而電性連接資料墊、藉由第二通孔與第三通孔而電性連接閘極墊。圖案化電極層，以於透明畫素電極上方形成共通電極，於閘極墊上方形成閘極接觸墊，以及於資料墊上方形成資料接觸墊。
在一或多個實施方式中，圖案化該電極層更包含形成複數個開口於共通電極中。
在一或多個實施方式中，製造方法更包含下列步驟。形成共通電極於基板與閘極介電層之間。
在一或多個實施方式中，製造方法更包含形成複數個開口於透明畫素電極中。
在上述實施方式中，透明畫素電極直接電性連接汲極，因此就不需在汲極與透明畫素電極之間以貫穿(via)結構作電性連接，可減少光罩的使用量。另外汲極輔助歐姆接觸層能夠減少汲極矽歐姆接觸層與透明畫素電極之間的
電阻，使得汲極矽歐姆接觸層與透明畫素電極能夠具有良好的電性連接。且汲極輔助歐姆接觸層的形成可不需加入額外光罩製程，因此亦不增加光罩成本。
100‧‧‧基板
210‧‧‧閘極
220‧‧‧閘極介電層
224‧‧‧第三通孔
230‧‧‧矽半導體層
232‧‧‧矽通道層
240‧‧‧矽歐姆接觸層
242‧‧‧源極矽歐姆接觸層
244‧‧‧汲極矽歐姆接觸層
248‧‧‧圖案化矽歐姆接觸層
250‧‧‧輔助歐姆接觸層
252‧‧‧源極輔助歐姆接觸層
254‧‧‧汲極輔助歐姆接觸層
258‧‧‧圖案化輔助歐姆接觸層
260‧‧‧透明導電材料層
262‧‧‧透明導電部
264、364‧‧‧透明畫素電極
270‧‧‧金屬層
272‧‧‧源極
274‧‧‧汲極
280‧‧‧保護層
282‧‧‧第一通孔
284‧‧‧第二通孔
290‧‧‧電極層
292、392‧‧‧共通電極
292a、364a‧‧‧開口
294‧‧‧閘極接觸墊
296‧‧‧資料接觸墊
310‧‧‧閘極線
312‧‧‧閘極墊
320‧‧‧資料線
322‧‧‧資料墊
400‧‧‧光阻層
402、404‧‧‧厚光阻區塊
406、408‧‧‧薄光阻區塊
A-A、B-B、C-C‧‧‧線段
M、P‧‧‧區域
第1~9圖繪示依照本發明第一實施方式之畫素結構的製造流程剖面圖。
第10圖繪示依照本發明第一實施方式之畫素結構的俯視示意圖。
第11~20圖繪示依照本發明第二實施方式之畫素結構的製造流程剖面圖。
第21圖繪示依照本發明第二實施方式之畫素結構的俯視示意圖。
第22~30圖繪示依照本發明第三實施方式之畫素結構的製造流程剖面圖。
第31圖繪示依照本發明第三實施方式之畫素結構的俯視示意圖。
以下將以圖式揭露本發明的複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上
的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第一實施方式
第1~9圖繪示依照本發明第一實施方式之畫素結構的製造流程剖面圖。第10圖繪示依照本發明第一實施方式之畫素結構的俯視示意圖。第1~9圖係沿第10圖之線段A-A的剖面。本發明之畫素結構的俯視設計僅用以說明，並不限於上述的圖式，該領域通常知識者可依照需求適當變化設計。
請先參照第1圖。如圖所示，製造者在此時可先於基板100上形成閘極210，例如是先形成導電層，隨之以微影與蝕刻製程圖案化此導電層，藉此在基板100上形成閘極210。在本實施方式中，基板100的材質可為矽，導電層可為單層或多層結構，且其材質可為金屬或金屬化合物。金屬材料包含鈦、鉬、鉻、銥、鋁、銅、銀、金、鋅、銦、鎵或上述的任意組合。而金屬化合物材料包含金屬合金、金屬氧化物、金屬氮化物、金屬氮氧化物或上述的任意組合。圖案化導電層的方法可為沉積、微影及蝕刻法、網版印刷法、噴墨法或雷射剝除法。
接著請參照第2圖。如圖所示，製造者在此時可依序形成閘極介電層220、矽半導體層230、矽歐姆接觸層240與輔助歐姆接觸層250覆蓋閘極210與基板100。閘極介電層220的材質可為單層或多層結構，且其材質可為氮化矽、
氧化矽、氮氧化矽或上述之任意組合。矽半導體層230的材質可為非晶矽、微晶矽、多晶矽或磊晶矽。矽歐姆接觸層240的材質為N型摻雜矽。輔助歐姆接觸層250的材質為金屬。
接著請參照第3圖。如圖所示，製造者可依序去除第2圖中之部份的輔助歐姆接觸層250、矽歐姆接觸層240與矽半導體層230，以在閘極210上方形成圖案化輔助歐姆接觸層258、圖案化矽歐姆接觸層248與矽通道層232。在本實施方式中，去除輔助歐姆接觸層250、矽歐姆接觸層240與矽半導體層230的方法可為乾式蝕刻或濕式蝕刻。
接著請參照第4圖。如圖所示，製造者可依序形成透明導電材料層260與金屬層270覆蓋閘極介電層220與圖案化輔助歐姆接觸層258。在本實施方式中，透明導電材料層260的材質可為銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或上述之任意組合。金屬層270可為單層或多層結構，且其材質可為金屬或金屬化合物。金屬材料包含鈦、鉬、鉻、銥、鋁、銅、銀、金、鋅、銦、鎵或上述的任意組合。而金屬化合物材料包含金屬合金、金屬氧化物、金屬氮化物、金屬氮氧化物或上述的任意組合。然後，製造者可在金屬層270上形成光阻層400。
接著請參照第5圖。如圖所示，製造者可以半色調(Half-tone)光罩製程，使第4圖中之光阻層400圖案化，以形成圖案化光阻層。上述之圖案化光阻層可包含二厚光阻區塊402、404與薄光阻區塊406。厚光阻區塊402與404
分別位於部份之圖案化輔助歐姆接觸層258上方，薄光阻區塊406覆蓋第10圖之區域M。至於其他區域則是沒有光阻層400保護。
接著請參照第6圖。如圖所示，製造者在此時可以用第5圖中之圖案化光阻層(包含厚光阻區塊402、404與薄光阻區塊406)為罩幕，去除第5圖中暴露的透明導電材料層260與金屬層270，以將厚光阻區塊402下的部份金屬層270圖案化為源極272，將厚光阻區塊402下方的部份透明導電材料層260圖案化為透明導電部262，將厚光阻區塊404與薄光阻區塊406下方的部份透明導電材料層260圖案化為透明畫素電極264。在本實施方式中，去除透明導電材料層260與金屬層270的方法可為乾式蝕刻或濕式蝕刻。
然後，製造者在此時可去除部分光阻層。更具體地說，製造者在此時可去除薄第5圖中之光阻區塊406，並同時減薄厚光阻區塊402與404。在本實施方式中，去除薄光阻區塊406以及減薄厚光阻區塊402與404的方法可為灰化(ashing)製程。
接著請參照第7圖。如圖所示，製造者在此時可以剩下的圖案化光阻層(亦即，減薄後的厚光阻區塊402與404)為罩幕，去除部分金屬層270(如第5圖所繪示)，以在厚光阻區塊404下形成汲極274，並暴露出部份之透明畫素電極264。在本實施方式中，去除金屬層270的方法可為乾式蝕刻或濕式蝕刻。
應了解到，雖然本實施方式為減少光罩的使用數量
而在第5~7圖的製程中使用半色調光罩製程，但此並不限制本發明，本發明所屬技術領域中具有通常知識者，亦可依實際需要，使用一道光罩製程來形成源極272、透明導電部262與透明畫素電極264，並使用另一道光罩製程來形成汲極274與暴露出透明畫素電極264。
接著請參照第8圖。如圖所示，製造者可接著去除第7圖中部份之圖案化輔助歐姆接觸層258，以分別形成源極輔助歐姆接觸層252與汲極輔助歐姆接觸層254於源極272與汲極274下方。在本實施方式中，去除部份之圖案化輔助歐姆接觸層258的方法可為乾式蝕刻或濕式蝕刻。
接著，製造者可接著去除第7圖中部份之圖案化矽歐姆接觸層248，以分別形成源極矽歐姆接觸層242與汲極矽歐姆接觸層244於源極輔助歐姆接觸層252與汲極輔助歐姆接觸層254下方。在本實施方式中，去除部份之圖案化矽歐姆接觸層248的方法可為乾式蝕刻或濕式蝕刻。
接著請參照第9圖。如圖所示，製造者可以剝離液(stripper)去除剩下的的圖案化光阻層(亦即，減薄後的厚光阻區塊402與404，皆如第8圖所繪示)。如此一來，畫素結構的製程即完成。
從結構上來看，畫素結構置於基板100上。畫素結構包含閘極210、閘極介電層220、矽通道層232、源極矽歐姆接觸層242、汲極矽歐姆接觸層244、源極輔助歐姆接觸層252、汲極輔助歐姆接觸層254、透明導電部262、透明畫素電極264、源極272與汲極274。閘極210置於基板
100上。閘極介電層220覆蓋閘極210與基板100。矽通道層232置於閘極介電層220上，且置於閘極210上方。源極矽歐姆接觸層242與汲極矽歐姆接觸層244分開設置於矽通道層232上。源極輔助歐姆接觸層252與汲極輔助歐姆接觸層254分別置於源極矽歐姆接觸層242與汲極矽歐姆接觸層244上。透明導電部262置於源極輔助歐姆接觸層252上。至少部分透明畫素電極264置於汲極輔助歐姆接觸層254上。源極272置於透明導電部262上。汲極274置於透明畫素電極264上，並置於汲極輔助歐姆接觸層254上方。
在本實施方式中，部份之透明畫素電極264置於汲極274與矽通道層232之間，且透明畫素電極264直接電性連接汲極274，因此就不需在汲極274與透明畫素電極264之間以貫穿(via)結構作電性連接，可減少光罩的使用量。另外汲極輔助歐姆接觸層254能夠減少汲極矽歐姆接觸層244與透明畫素電極264之間的電阻，使得汲極矽歐姆接觸層244與透明畫素電極264能夠具有良好的電性連接。且汲極輔助歐姆接觸層254的形成可不需加入額外光罩製程，因此亦不增加光罩成本。再者，因在本實施方式中，透明畫素電極264置於汲極274下方，因此可使用半色調光罩製程來減少光罩的使用量，如此一來製造者能夠在製造成本不致大幅上升的情況下，完成畫素結構的製程。
第二實施方式
第11~20圖繪示依照本發明第二實施方式之畫素結構的製造流程剖面圖。第21圖繪示依照本發明第二實施方式之畫素結構的俯視示意圖。其中第11~16、17B、18、19B與20B圖係沿第21圖之線段B-B與C-C的剖面，且第17A、19A與20A圖係沿第21圖之線段A-A的剖面。本發明之畫素結構的俯視設計僅用以說明，並不限於上述的圖式，該領域通常知識者可依照需求適當變化設計。應注意的是，因本實施方式之A-A剖面部份的部份製程步驟因與第一實施方式相同，因此請一併參照第1~9圖。
請先一併參照第1、11圖。如圖所示，製造者在此時可先於基板100上形成閘極210、閘極線310(如第21圖所繪示)與閘極墊312，例如是先形成導電層，隨之以微影與蝕刻製程圖案化此導電層，藉此在基板100上形成閘極210、閘極線310與閘極墊312。在本實施方式中，基板100的材質可為矽，導電層可為單層或多層結構，且其材質可為金屬或金屬化合物。金屬材料包含鈦、鉬、鉻、銥、鋁、銅、銀、金、鋅、銦、鎵或上述的任意組合。而金屬化合物材料包含金屬合金、金屬氧化物、金屬氮化物、金屬氮氧化物或上述的任意組合。圖案化導電層之方法可為沉積、微影及蝕刻法、網版印刷法、噴墨法或雷射剝除法。
接著請參照第2、12圖。如圖所示，製造者在此時可依序形成閘極介電層220、矽半導體層230、矽歐姆接觸層240與輔助歐姆接觸層250覆蓋閘極210、閘極線310、閘極墊312與基板100。閘極介電層220的材質可為單層或
多層結構，且其材質可為氮化矽、氧化矽、氮氧化矽或上述之任意組合。矽半導體層230的材質可為非晶矽、微晶矽、多晶矽或磊晶矽。矽歐姆接觸層240的材質為N型摻雜矽。輔助歐姆接觸層250的材質為金屬。
接著請參照第3、13圖。如圖所示，製造者可依序去除第2、12圖中部份之輔助歐姆接觸層250、矽歐姆接觸層240與矽半導體層230，以在閘極210上方形成圖案化輔助歐姆接觸層258、圖案化矽歐姆接觸層248與矽通道層232。在本實施方式中，去除輔助歐姆接觸層250、矽歐姆接觸層240與矽半導體層230的方法可為乾式蝕刻或濕式蝕刻。
接著請參照第4、14圖。如圖所示，製造者可依序形成透明導電材料層260與金屬層270覆蓋閘極介電層220與圖案化輔助歐姆接觸層258。在本實施方式中，透明導電材料層260的材質可為銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或上述之任意組合。金屬層270可為單層或多層結構，且其材質可為金屬或金屬化合物。金屬材料包含鈦、鉬、鉻、銥、鋁、銅、銀、金、鋅、銦、鎵或上述的任意組合。
而金屬化合物材料包含金屬合金、金屬氧化物、金屬氮化物、金屬氮氧化物或上述的任意組合。然後，製造者可在金屬層270上形成光阻層400。
接著請參照第5、15圖。如圖所示，製造者可以半色調光罩製程，使第4、14圖中之光阻層400圖案化，以形成圖案化光阻層。上述之圖案化光阻層可包含二厚光阻
區塊402、404與二薄光阻區塊406、408。厚光阻區塊402與404分別位於部份之圖案化輔助歐姆接觸層258上方，薄光阻區塊406覆蓋第21圖之區域M，且薄光阻區塊408覆蓋第21圖之區域P。至於其他區域則是沒有光阻層400保護。
接著請參照第6、16圖。如圖所示，製造者在此時可以圖案化光阻層(包含厚光阻區塊402、404與薄光阻區塊406、408)為罩幕，去除第5、15圖中暴露的透明導電材料層260與金屬層270，以將厚光阻區塊402下的部份金屬層270圖案化為源極272，將厚光阻區塊402下方的部份透明導電材料層260圖案化為透明導電部262，將厚光阻區塊404與薄光阻區塊406下方的部份透明導電材料層260圖案化為透明畫素電極264，且將薄光阻區塊408下方的部份透明導電材料層260與金屬層270一併圖案化為資料線320(如第21圖所繪示)與資料墊322。在本實施方式中，去除透明導電材料層260與金屬層270的方法可為乾式蝕刻或濕式蝕刻。
然後，製造者在此時可去除部分光阻層。更具體地說，製造者在此時可去除第5、15圖之薄光阻區塊406與408，並同時減薄厚光阻區塊402與404。在本實施方式中，去除薄光阻區塊406與408以及減薄厚光阻區塊402與404的方法可為灰化(ashing)製程。
接著請參照第7圖。如圖所示，製造者在此時可以剩下的圖案化光阻層(亦即，減薄後的厚光阻區塊402與404)
為罩幕，去除部分金屬層270(如第5、15圖所繪示)，以在厚光阻區塊404下形成汲極274，並暴露出部份之透明畫素電極264。在本實施方式中，去除金屬層270的方法可為乾式蝕刻或濕式蝕刻。
應了解到，雖然本實施方式為減少光罩的使用數量而在第5~7、15~16圖的製程中使用半色調光罩製程，但此並不限制本發明，本發明所屬技術領域中具有通常知識者，亦可依實際需要，使用一道光罩製程來形成源極272、透明導電部262、透明畫素電極264、資料線320(如第21圖所繪示)與資料墊322，並使用另一道光罩製程來形成汲極274與暴露出透明畫素電極264。
接著請參照第8圖。如圖所示，製造者可接著去除第7圖中部份之圖案化輔助歐姆接觸層258，以分別形成源極輔助歐姆接觸層252與汲極輔助歐姆接觸層254於源極272與汲極274下方。在本實施方式中，去除部份之圖案化輔助歐姆接觸層258的方法可為乾式蝕刻或濕式蝕刻。
接著，製造者可接著去除第7圖中部份之圖案化矽歐姆接觸層248，以分別形成源極矽歐姆接觸層242與汲極矽歐姆接觸層244於源極輔助歐姆接觸層252與汲極輔助歐姆接觸層254下方。在本實施方式中，去除部份之圖案化矽歐姆接觸層248的方法可為乾式蝕刻或濕式蝕刻。
接著請參照第9圖。如圖所示，製造者可以剝離液(stripper)去除剩下的的圖案化光阻層(亦即，減薄後的厚光阻區塊402與404，皆如第8圖所繪示)。
接著請一併參照第17A、17B圖。如圖所示，製造者在此時可以形成保護層280以至少覆蓋源極272、汲極274、矽通道層232、透明畫素電極264、資料線320(如第21圖所繪示)與資料墊322。在本實施方式中，保護層280的材質可為氮化矽、氧化矽、氮氧化矽或上述之任意組合。
接著請參照第18圖。如圖所示，製造者在此時可形成第一通孔282於保護層280中，以暴露至少部份之資料墊322，且形成第二通孔284於保護層280中，並形成第三通孔224於閘極介電層220中，第二通孔284與第三通孔224一併暴露出至少部份之閘極墊312。在本實施方式中，形成第一通孔282、第二通孔284與第三通孔224的方法可為微影及蝕刻法。
接著請參照第19A、19B圖。如圖所示，製造者在此時可形成電極層290於保護層280上，且電極層290藉由第一通孔282而電性連接資料墊322、藉由第二通孔284與第三通孔224而電性連接閘極墊312。在本實施方式中，電極層290的材質可為銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或上述之任意組合。
接著請參照第20A、20B圖。如圖所示，製造者在此時可圖案化第19A、19B圖之電極層290，以於透明畫素電極264上方形成共通電極292，於閘極墊312上方形成閘極接觸墊294，以及於資料墊322上方形成資料接觸墊296。另一方面，製造者更可形成複數個開口292a於共通電極292中。在本實施方式中，圖案化電極層290的方式
可為乾式蝕刻或濕式蝕刻。如此一來，畫素結構的製程即完成。
從結構上來看，畫素結構置於基板100上。畫素結構包含閘極210、閘極介電層220、矽通道層232、源極矽歐姆接觸層242、汲極矽歐姆接觸層244、源極輔助歐姆接觸層252、汲極輔助歐姆接觸層254、透明導電部262、透明畫素電極264、源極272與汲極274與共通電極292。閘極210置於基板100上。閘極介電層220覆蓋閘極210與基板100。矽通道層232置於閘極介電層220上，且置於閘極210上方。源極矽歐姆接觸層242與汲極矽歐姆接觸層244分開設置於矽通道層232上。源極輔助歐姆接觸層252與汲極輔助歐姆接觸層254分別置於源極矽歐姆接觸層242與汲極矽歐姆接觸層244上。透明導電部262置於源極輔助歐姆接觸層252上。至少部分透明畫素電極264置於汲極輔助歐姆接觸層254上。源極272置於透明導電部262上。汲極274置於透明畫素電極264上，並置於汲極輔助歐姆接觸層254上方。共通電極292置於基板100上，共通電極292與透明畫素電極264重疊，且共通電極292具有複數個開口292a。
詳細而言，共通電極292置於透明畫素電極264上方，且畫素結構可更包含保護層280，置於共通電極292與透明畫素電極264之間。另一方面，畫素結構可更包含閘極線310、閘極墊312、資料線320、資料墊322、閘極接觸墊294與資料接觸墊296。閘極線310與閘極墊312
置於基板100與閘極介電層220之間，而資料線320與資料墊322置於閘極介電層220與保護層280之間，且資料線320與資料墊322皆與源極272電性連接。保護層280具有第一通孔282以暴露出部份之資料墊322，資料接觸墊296藉由第一通孔282而電性連接資料墊322。資料接觸墊296可保護資料墊322，並可與外部線路作電性連接。保護層280更具有第二通孔284，且閘極介電層220具有第三通孔224。第二通孔284與第三通孔224共同暴露出部份之閘極墊312，閘極接觸墊294藉由第二通孔284與第三通孔224而電性連接閘極墊312。閘極接觸墊294可保護閘極墊312，並可與外部線路作電性連接。
在本實施方式中，部份之透明畫素電極264置於汲極274與矽通道層232之間，且透明畫素電極264直接電性連接汲極274，因此就不需在汲極274與透明畫素電極264之間以貫穿(via)結構作電性連接，可減少光罩的使用量。另外汲極輔助歐姆接觸層254能夠減少汲極矽歐姆接觸層244與透明畫素電極264之間的電阻，使得汲極矽歐姆接觸層244與透明畫素電極264能夠具有良好的電性連接。且汲極輔助歐姆接觸層254的形成可不需加入額外光罩製程，因此亦不增加光罩成本。再者，因在本實施方式中，透明畫素電極264置於汲極274下方，因此可使用半色調光罩製程來減少光罩的使用量，如此一來製造者能夠在製造成本不致大幅上升的情況下，完成畫素結構的製程。另外，在本實施方式中，共通電極292之開口292a可
用以達成顯示面板之廣視角需求，且開口292a可在圖案化第19A、19B圖中之電極層290的製程中一併形成，因此亦不會增加光罩的使用量。
第三實施方式
第22~30圖繪示依照本發明第三實施方式之畫素結構的製造流程剖面圖。第31圖繪示依照本發明第三實施方式之畫素結構的俯視示意圖。第22~30圖係沿第31圖之線段A-A的剖面。本發明之畫素結構的俯視設計僅用以說明，並不限於上述的圖式，該領域通常知識者可依照需求適當變化設計。
請先參照第22圖。如圖所示，製造者在此時可先於基板100上形成閘極210，例如是先形成導電層，隨之以微影與蝕刻製程圖案化此導電層，藉此在基板100上形成閘極210。在本實施方式中，基板100的材質可為矽，導電層可為單層或多層結構，且其材質可為金屬或金屬化合物。金屬材料包含鈦、鉬、鉻、銥、鋁、銅、銀、金、鋅、銦、鎵或上述的任意組合。而金屬化合物材料包含金屬合金、金屬氧化物、金屬氮化物、金屬氮氧化物或上述的任意組合。圖案化導電層的方法可為沉積、微影及蝕刻法、網版印刷法、噴墨法或雷射剝除法。
接著請參照第23圖。如圖所示，製造者在此時可形成一共通電極392於基板100上，例如是先形成電極層，隨之以微影與蝕刻製程圖案化此電極層，藉此在基板100
上形成共通電極392。在本實施方式中，電極層的材質可為銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或上述之任意組合。
接著請參照第24圖。如圖所示，製造者在此時可依序形成閘極介電層220、矽半導體層230、矽歐姆接觸層240與輔助歐姆接觸層250覆蓋閘極210、共通電極392與基板100。閘極介電層220的材質可為單層或多層結構，且其材質可為氮化矽、氧化矽、氮氧化矽或上述之任意組合。矽半導體層230的材質可為非晶矽、微晶矽、多晶矽或磊晶矽。矽歐姆接觸層240的材質為N型摻雜矽。輔助歐姆接觸層250的材質為金屬。
接著請參照第25圖。如圖所示，製造者可依序去除第24圖中之部份之輔助歐姆接觸層250、矽歐姆接觸層240與矽半導體層230，以在閘極210上方形成圖案化輔助歐姆接觸層258、圖案化矽歐姆接觸層248與矽通道層232。在本實施方式中，去除輔助歐姆接觸層250、矽歐姆接觸層240與矽半導體層230的方法可為乾式蝕刻或濕式蝕刻。
接著請參照第26圖。如圖所示，製造者可依序形成透明導電材料層260與金屬層270覆蓋閘極介電層220與圖案化輔助歐姆接觸層258。在本實施方式中，透明導電材料層260的材質可為銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或上述之任意組合。金屬層270可為單層或多層結構，且其材質可為金屬或金屬化合物。金屬材料包含鈦、鉬、鉻、銥、鋁、銅、銀、金、鋅、銦、鎵或上述的任意組合。
而金屬化合物材料包含金屬合金、金屬氧化物、金屬氮化物、金屬氮氧化物或上述的任意組合。然後，製造者可在金屬層270上形成光阻層400。
接著請參照第27圖。如圖所示，製造者可以半色調光罩製程，使第26圖之光阻層400圖案化，以形成圖案化光阻層。上述之圖案化光阻層可包含二厚光阻區塊402、404與複數個薄光阻區塊406。厚光阻區塊402與404分別位於部份之圖案化輔助歐姆接觸層258上方，薄光阻區塊406覆蓋第31圖之區域M。至於其他區域則是沒有光阻層400保護。
接著請參照第28圖。如圖所示，製造者在此時可以圖案化光阻層(包含厚光阻區塊402、404與第27圖之薄光阻區塊406)為罩幕，去除暴露的透明導電材料層260與金屬層270，以將厚光阻區塊402下的部份金屬層270圖案化為源極272，且將厚光阻區塊402下方的部份透明導電材料層260圖案化為透明導電部262，將厚光阻區塊404與薄光阻區塊406下方的部份透明導電材料層260圖案化為透明畫素電極364，其中透明畫素電極364具有複數個開口364a。在本實施方式中，去除透明導電材料層260與金屬層270的方法可為乾式蝕刻或濕式蝕刻。
然後，製造者在此時可去除部分光阻層。更具體地說，製造者在此時可去除第27圖之薄光阻區塊406，並同時減薄厚光阻區塊402與404。在本實施方式中，去除薄光阻區塊406以及減薄厚光阻區塊402與404的方法可為灰
化(ashing)製程。
接著請參照第29圖。如圖所示，製造者在此時可以剩下的圖案化光阻層(亦即，減薄後的厚光阻區塊402與404)為罩幕，去除部分金屬層270(如第27圖所繪示)，以在厚光阻區塊404下形成汲極274，並暴露出部份之透明畫素電極364。在本實施方式中，去除金屬層270的方法可為乾式蝕刻或濕式蝕刻。
應了解到，雖然本實施方式為減少光罩的使用數量而在第27~29圖的製程中使用半色調光罩製程，但此並不限制本發明，本發明所屬技術領域中具有通常知識者，亦可依實際需要，使用一道光罩製程來形成源極272、透明導電部262與透明畫素電極364，並使用另一道光罩製程來形成汲極274與暴露出透明畫素電極364。
然後，製造者可接著去除部份之第28圖中之圖案化輔助歐姆接觸層258，以分別形成源極輔助歐姆接觸層252與汲極輔助歐姆接觸層254於源極272與汲極274下方。在本實施方式中，去除部份之圖案化輔助歐姆接觸層258的方法可為乾式蝕刻或濕式蝕刻。
接著，製造者可接著去除第28圖中之部份之圖案化矽歐姆接觸層248，以分別形成源極矽歐姆接觸層242與汲極矽歐姆接觸層244於源極輔助歐姆接觸層252與汲極輔助歐姆接觸層254下方。在本實施方式中，去除部份之圖案化矽歐姆接觸層248的方法可為乾式蝕刻或濕式蝕刻。
接著請參照第30圖。如圖所示，製造者可以剝離液(stripper)去除剩下的的圖案化光阻層(亦即，減薄後的厚光阻區塊402與404，皆如第29圖所繪示)。如此一來，畫素結構的製程即完成。
從結構上來看，畫素結構置於基板100上。畫素結構包含閘極210、閘極介電層220、矽通道層232、源極矽歐姆接觸層242、汲極矽歐姆接觸層244、源極輔助歐姆接觸層252、汲極輔助歐姆接觸層254、透明導電部262、透明畫素電極364、源極272與汲極274與共通電極392。閘極210置於基板100上。閘極介電層220覆蓋閘極210與基板100。矽通道層232置於閘極介電層220上，且置於閘極210上方。源極矽歐姆接觸層242與汲極矽歐姆接觸層244分開設置於矽通道層232上。源極輔助歐姆接觸層252與汲極輔助歐姆接觸層254分別置於源極矽歐姆接觸層242與汲極矽歐姆接觸層244上。透明導電部262置於源極輔助歐姆接觸層252上。至少部分透明畫素電極364置於汲極輔助歐姆接觸層254上，且透明畫素電極364具有複數個開口364a。源極272置於透明導電部262上。汲極274置於透明畫素電極364上，並置於汲極輔助歐姆接觸層254上方。共通電極392置於基板100上，共通電極392與透明畫素電極364重疊。
詳細而言，透明畫素電極364置於共通電極392上方，且閘極介電層220置於共通電極392與透明畫素電極364之間。
在本實施方式中，部份之透明畫素電極364置於汲極274與矽通道層232之間，且透明畫素電極364直接電性連接汲極274，因此就不需在汲極274與透明畫素電極364之間以貫穿(via)結構作電性連接，可減少光罩的使用量。另外汲極輔助歐姆接觸層254能夠減少汲極矽歐姆接觸層244與透明畫素電極364之間的電阻，使得汲極矽歐姆接觸層244與透明畫素電極364能夠具有良好的電性連接。且汲極輔助歐姆接觸層254的形成可不需加入額外光罩製程，因此亦不增加光罩成本。再者，因在本實施方式中，透明畫素電極364置於汲極274下方，因此可使用半色調光罩製程來減少光罩的使用量，如此一來製造者能夠在製造成本不致大幅上升的情況下，完成畫素結構的製程。另外，在本實施方式中，透明畫素電極364之開口364a可用以達成顯示面板之廣視角需求，且開口364a可在形成透明畫素電極364之製程中一併形成，因此亦不會增加光罩的使用量。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基板
210‧‧‧閘極
220‧‧‧閘極介電層
232‧‧‧矽通道層
242‧‧‧源極矽歐姆接觸層
244‧‧‧汲極矽歐姆接觸層
252‧‧‧源極輔助歐姆接觸層
254‧‧‧汲極輔助歐姆接觸層
262‧‧‧透明導電部
264‧‧‧透明畫素電極
272‧‧‧源極
274‧‧‧汲極
A-A‧‧‧線段
Claims (18)
- 一種畫素結構，置於一基板上，該畫素結構包含：一閘極，置於該基板上；一閘極介電層，覆蓋該閘極與該基板；一矽通道層，置於該閘極介電層上，且置於該閘極上方；一源極矽歐姆接觸層與一汲極矽歐姆接觸層，分開設置於該矽通道層上；一源極輔助歐姆接觸層與一汲極輔助歐姆接觸層，分別置於該源極矽歐姆接觸層與該汲極矽歐姆接觸層上；一透明導電部，置於該源極輔助歐姆接觸層上；一透明畫素電極，至少部分該透明畫素電極置於該汲極輔助歐姆接觸層上；一源極，置於該透明導電部上；以及一汲極，置於該透明畫素電極上，並置於該汲極輔助歐姆接觸層上方。
- 如請求項1所述之畫素結構，其中該源極輔助歐姆接觸層與該汲極輔助歐姆接觸層之材質為金屬。
- 如請求項1所述之畫素結構，其中該矽通道層的材質為非晶矽、微晶矽、多晶矽或磊晶矽。
- 如請求項1所述之畫素結構，其中該源極矽歐姆接 觸層與該汲極矽歐姆接觸層之材質為N型摻雜矽。
- 如請求項1所述之畫素結構，更包含：一閘極線，置於該基板與該閘極介電層之間，並電性連接該閘極；以及一資料線，置於該閘極介電層上並電性連接該源極。
- 如請求項1所述之畫素結構，更包含：一保護層，至少覆蓋該源極、該汲極、該矽通道層與該透明畫素電極；以及一共通電極，置於該保護層上，該共通電極與該透明畫素電極重疊，且該共通電極具有複數個開口。
- 如請求項1所述之畫素結構，更包含：一共通電極，置於該基板與該閘極介電層之間，並置於該透明畫素電極的下方，且該共通電極與該透明畫素電極重疊。
- 如請求項7所述之畫素結構，其中該透明畫素電極具有複數個開口。
- 一種畫素結構，置於一基板上，該畫素結構包含：一閘極，置於該基板上；一閘極介電層，覆蓋該閘極與該基板； 一矽通道層，置於該閘極介電層上，且置於該閘極上方；一源極矽歐姆接觸層與一汲極矽歐姆接觸層，分開設置於該矽通道層上；一源極輔助歐姆接觸層與一汲極輔助歐姆接觸層，分別置於該源極矽歐姆接觸層與該汲極矽歐姆接觸層上；一透明導電部，置於該源極輔助歐姆接觸層上；一透明畫素電極，至少部分該透明畫素電極置於該汲極輔助歐姆接觸層上；一源極，置於該透明導電部上；一汲極，置於該透明畫素電極上，並置於該汲極輔助歐姆接觸層上方；以及一共通電極，置於該基板上，且該共通電極與該透明畫素電極重疊。
- 一種畫素結構的製造方法，包含：於一基板上形成一閘極；依序形成一閘極介電層、一矽半導體層、一矽歐姆接觸層與一輔助歐姆接觸層覆蓋該閘極與該基板；依序去除部份之該輔助歐姆接觸層、該矽歐姆接觸層與該矽半導體層，以在該閘極上方形成一圖案化輔助歐姆接觸層、一圖案化矽歐姆接觸層與一矽通道層；依序形成一透明導電材料層與一金屬層覆蓋該閘極介電層與該圖案化輔助歐姆接觸層； 去除部份之該金屬層，以分別於該圖案化輔助歐姆接觸層上方形成互相分離之一源極與一汲極，並去除部份之該透明導電材料層，以形成互相分離之一透明畫素電極與一透明導電部，至少部份之該透明畫素電極形成於該汲極與該圖案化輔助歐姆接觸層之間，且該透明導電部形成於該源極與該圖案化輔助歐姆接觸層之間；去除部份之該圖案化輔助歐姆接觸層，以分別形成一源極輔助歐姆接觸層與一汲極輔助歐姆接觸層於該源極與該汲極下方；以及去除部份之該圖案化矽歐姆接觸層，以分別形成一源極矽歐姆接觸層與一汲極矽歐姆接觸層於該源極輔助歐姆接觸層與該汲極輔助歐姆接觸層下方。
- 如請求項10所述之畫素結構的製造方法，其中去除部份之該金屬層與該透明導電材料層包含：形成一光阻層，覆蓋該金屬層；以一半色調光罩製程，使該光阻層圖案化，形成一圖案化光阻層；以該圖案化光阻層為罩幕，去除暴露的該金屬層以及該暴露部份之該金屬層下方之部份透明導電材料層，以形成該源極、該透明導電部與該透明畫素電極；去除另一部分之該光阻層，以暴露另一部份之該金屬層；以及以剩下的該圖案化光阻層為罩幕，去除另一部分之該 金屬層，以形成該汲極，並暴露該透明畫素電極。
- 如請求項10所述之畫素結構的製造方法，其中該輔助歐姆接觸層之材質為金屬。
- 如請求項10所述之畫素結構的製造方法，其中該矽歐姆接觸層之材質為N型摻雜矽。
- 如請求項10所述之畫素結構的製造方法，更包含：形成一閘極線於該基板與該閘極介電層之間；以及形成一資料線於該閘極介電層上。
- 如請求項10所述之畫素結構的製造方法，更包含：形成一閘極墊於該基板與該閘極介電層之間；形成一資料墊於該閘極介電層上；形成一保護層以至少覆蓋該源極、該汲極、該矽通道層、該透明畫素電極與該資料墊；形成一第一通孔於該保護層中，以暴露至少部份之該資料墊；形成一第二通孔於該保護層中，並形成一第三通孔於該閘極介電層中，該第二通孔與該第三通孔一併暴露出至少部份之該閘極墊；形成一電極層於該保護層上，且該電極層藉由該第一通孔而電性連接該資料墊、藉由該第二通孔與該第三通孔 而電性連接該閘極墊；以及圖案化該電極層，以於該透明畫素電極上方形成一共通電極，於該閘極墊上方形成一閘極接觸墊，以及於該資料墊上方形成一資料接觸墊。
- 如請求項15所述之畫素結構的製造方法，其中圖案化該電極層更包含：形成複數個開口於該共通電極中。
- 如請求項10所述之畫素結構的製造方法，更包含：形成一共通電極於該基板與該閘極介電層之間。
- 如請求項17所述之畫素結構的製造方法，更包含：形成複數個開口於該透明畫素電極中。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103108685A TWI545734B (zh) | 2014-03-12 | 2014-03-12 | 畫素結構與其製造方法 |
| US14/277,174 US20150263050A1 (en) | 2014-03-12 | 2014-05-14 | Pixel Structure and Manufacturing Method thereof |
| CN201410202925.4A CN103972245A (zh) | 2014-03-12 | 2014-05-14 | 像素结构与其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103108685A TWI545734B (zh) | 2014-03-12 | 2014-03-12 | 畫素結構與其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201535688A TW201535688A (zh) | 2015-09-16 |
| TWI545734B true TWI545734B (zh) | 2016-08-11 |
Family
ID=51241558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103108685A TWI545734B (zh) | 2014-03-12 | 2014-03-12 | 畫素結構與其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150263050A1 (zh) |
| CN (1) | CN103972245A (zh) |
| TW (1) | TWI545734B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241297B (zh) * | 2014-08-25 | 2017-12-08 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示面板 |
| CN104779258A (zh) * | 2015-04-16 | 2015-07-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN105161505B (zh) * | 2015-09-28 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN106876476B (zh) | 2017-02-16 | 2020-04-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板及电子设备 |
| TWI674662B (zh) | 2018-06-19 | 2019-10-11 | 友達光電股份有限公司 | 陣列基板的製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101058461B1 (ko) * | 2007-10-17 | 2011-08-24 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 |
| KR101258903B1 (ko) * | 2012-02-24 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 액정표시장치 제조방법 |
| CN102654703B (zh) * | 2012-03-31 | 2015-01-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、以及显示设备 |
-
2014
- 2014-03-12 TW TW103108685A patent/TWI545734B/zh not_active IP Right Cessation
- 2014-05-14 US US14/277,174 patent/US20150263050A1/en not_active Abandoned
- 2014-05-14 CN CN201410202925.4A patent/CN103972245A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN103972245A (zh) | 2014-08-06 |
| TW201535688A (zh) | 2015-09-16 |
| US20150263050A1 (en) | 2015-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8796680B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
| US8236628B2 (en) | Array substrate and manufacturing method | |
| US9263481B2 (en) | Array substrate | |
| TWI418903B (zh) | 陣列基板及其製造方法 | |
| TWI545734B (zh) | 畫素結構與其製造方法 | |
| JP2008040502A (ja) | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 | |
| US8853066B2 (en) | Method for manufacturing pixel structure | |
| JP2008015510A (ja) | 薄膜トランジスタアレイ基板及びこれの製造方法 | |
| US7852452B2 (en) | Pixel structure of an LCD and fabricating method including performing a third photomask process for reducing the thickness of the semiconductor layer between the source and drain patterns | |
| KR102050401B1 (ko) | 디스플레이 장치 및 그 제조방법 | |
| TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
| TWI459477B (zh) | 畫素結構及其製作方法 | |
| KR101960813B1 (ko) | 표시 기판 및 이의 제조 방법 | |
| JP5488525B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20060035174A1 (en) | Pixel structure of a thin film transistor liquid crystal display and fabricating method thereof | |
| WO2017197915A1 (zh) | 光刻掩膜板及其制作方法、光刻方法 | |
| KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| TWI540737B (zh) | 主動元件及其製造方法 | |
| JP2006147811A (ja) | 薄膜トランジスタおよびその製造方法 | |
| TWI466298B (zh) | 畫素結構的製作方法 | |
| TWI387826B (zh) | 主動元件陣列基板的製造方法 | |
| TWI483298B (zh) | 畫素結構的製造方法以及導體結構的製造方法 | |
| KR102259278B1 (ko) | 표시장치와 그 제조 방법 | |
| TWI502748B (zh) | 薄膜電晶體基板的製造方法 | |
| KR20130011010A (ko) | 표시 기판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |