TWI483298B - 畫素結構的製造方法以及導體結構的製造方法 - Google Patents

畫素結構的製造方法以及導體結構的製造方法 Download PDF

Info

Publication number
TWI483298B
TWI483298B TW101145496A TW101145496A TWI483298B TW I483298 B TWI483298 B TW I483298B TW 101145496 A TW101145496 A TW 101145496A TW 101145496 A TW101145496 A TW 101145496A TW I483298 B TWI483298 B TW I483298B
Authority
TW
Taiwan
Prior art keywords
layer
patterned
conductor layer
conductor
gap
Prior art date
Application number
TW101145496A
Other languages
English (en)
Other versions
TW201423847A (zh
Inventor
Chin Tzu Kao
Ya Ju Lu
Kuo Wei Wu
Yang Chih Sheng O
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW101145496A priority Critical patent/TWI483298B/zh
Publication of TW201423847A publication Critical patent/TW201423847A/zh
Application granted granted Critical
Publication of TWI483298B publication Critical patent/TWI483298B/zh

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

畫素結構的製造方法以及導體結構的製造方法
本發明是有關於一種導體結構的製造方法以及畫素結構的製造方法。
導體結構的圖案化製程一般以微影蝕刻製程來進行。微影蝕刻製程是於導體層上覆蓋光阻材料,再以具有特定圖案的罩幕進行曝光程序。接著,進行顯影程序移除部分的光阻材料後,完成圖案化光阻層。然後,再以圖案化光阻層為罩幕對導體層進行蝕刻程序,並完成具有特定圖案的導體結構。在微影蝕刻製程中,導體的線寬以及導體間距通常是取決於曝光機的曝光解析度。
以畫素結構中的薄膜電晶體而言,汲極與源極的圖案可由微影蝕刻製程來定義,其中汲極與源極的圖案尺寸以及汲極與源極之間的距離決定了薄膜電晶體的通道寬度/通道長度比(W/L)。然而,受限於曝光機的曝光解析度,最小約3 μm左右,因此薄膜電晶體的通道寬度/通道長度比提升的裕度有限,不利於提升薄膜電晶體的開電流(Ion )。
本發明提供一種畫素結構的製造方法,其可以有效地減少汲極與源極之間的間距。
本發明提供一種導體結構的製造方法,其可以有效地減少導體圖案之間的間距。
本發明提出一種畫素結構的製造方法,包括以下的步驟。於基板上形成閘極、絕緣層以及通道層,其中絕緣層覆蓋閘極,通道層配置於絕緣層上且對應閘極設置。接著,於基板上形成第一導體層,第一導體層覆蓋絕緣層以及通道層。接著,於第一導體層上形成第一圖案化光阻層,第一圖案化光阻層覆蓋部分第一導體層且暴露出第一導體層的第一部分。第一圖案化光阻層具有由第一圖案化光阻層的側面往內部延伸一段距離的第一邊緣區。接著,以第一圖案化光阻層為罩幕,對第一導體層進行等向性移除製程以形成第一圖案化導體層。等向性移除製程移除第一導體層的第一部分以暴露出通道層的一第一表面區。等向性移除製程移除位於第一邊緣區下方的第一導體層的第二部分以暴露出通道層的第二表面區,並於第一邊緣區的第一圖案化光阻層與通道層之間形成斷差。接著,形成第二導體層,第二導體層在斷差自斷開而包括覆蓋於第一圖案化光阻層的剝除部分以及位於第一表面區上的保留部分。移除圖案化光阻層以及覆蓋於第一圖案化光阻層的剝除部分且保留位於第一表面區上的保留部分以形成第二圖案化導體層,其中第一圖案化導體層與第二圖案化導體層之間具有間隙,且間隙暴露出第二表面區。
本發明提出一種導體結構的製造方法,包括以下的步驟。於底層上形成第一導體層。接著,於第一導體層上形 成第一圖案化光阻層。第一圖案化光阻層覆蓋部分第一導體層且暴露出第一導體層的第一部分。第一圖案化光阻層具有由第一圖案化光阻層的側面往內部延伸一段距離的第一邊緣區。接著,以第一圖案化光阻層為罩幕,對第一導體層進行等向性移除製程以形成第一圖案化導體層。等向性移除製程移除第一導體層的第一部分以暴露出底層的第一表面區,且等向性移除製程移除位於第一邊緣區下方的第一導體層的第二部分以暴露出底層的第二表面區。位於第一邊緣區的第一圖案化光阻層與底層之間形成斷差。接著,形成第二導體層,第二導體層在斷差自斷開(self-separated)而包括覆蓋於第一圖案化光阻層的剝除部分以及位於第一表面區上的保留部分。移除圖案化光阻層以及覆蓋於第一圖案化光阻層的剝除部分且保留位於第一表面區上的保留部分以形成第二圖案化導體層,其中第一圖案化導體層與第二圖案化導體層之間具有間隙,且間隙暴露出第二表面區。
基於上述,本發明之導體結構的製造方法可藉由等向性移除製程進一步移除位於圖案化光阻層邊緣下方的部分第一導體層以完成第一圖案化導體層。第一圖案化導體層暴露出底層的第二表面區,接著再於圖案化光阻層未被移除時形成自圖案化的第二圖案化導體層。如此,第一圖案化導體層與第二圖案化導體層之間的間隙即暴露出上述第二表面區,而上述間隙的尺寸取決於等向性移除製程而不受微影製程的解析度限制。如此一來,本發明之導體結構 的製造方法可以不受限於曝光機的解析度限制,而獲得較小的導體圖案間距。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1D為本發明一實施例之導體結構的製造流程示意圖。圖2A至圖2D為圖1A至圖1D之導體結構的上視示意圖。請參照圖1A以及圖2A,首先,於底層102上依序形成第一導體層110以及圖案化光阻層120,其中圖案化光阻層120覆蓋部分第一導體層110且暴露出第一導體110的第一部分112。圖案化光阻層120具有邊緣區122,其中邊緣區122例如是自圖案化光阻層120的側面124往圖案化光阻層120的內部延伸一段距離x所定義出的區域。第一導體層110的材質例如是金屬、透明導電材料或是其他適當的導電材料。
接著,請參照圖1B以及圖2B,以圖案化光阻層120為罩幕,對第一導體層110進行等向性移除製程以形成第一圖案化導體層110s。舉例而言,等向性移除製程例如是濕式蝕刻製程。濕式蝕刻製程移除第一導體層110的第一部分112後,暴露出底層102的第一表面區104。此外,由於濕式蝕刻製程的等向蝕刻特性,濕式蝕刻製程會具有側向蝕刻的現象,因而進一步側向移除位於邊緣區122下方的第一導體層110的第二部分114,據此,暴露出底層 102的第二表面區106。此時,第一圖案化導電層110s自圖案化光阻層120的側面124之處內縮一段距離x,其中距離x的大小取決於上述側向移除的程度,並且圖案化光阻層120的邊緣區122與底層102之間定義出高度上的斷差H(step)。
接著,請參照圖1C以及圖2C,形成第二導體層130。第二導體層130的材質例如是金屬、透明導電材料或是其他適當的導電材料。第二導體層130覆蓋圖案化光阻層120以及第一導體層110的第一表面區104。由於圖案化光阻層120與底層102之間具有高度上的斷差H,因此第二導體層130在斷差H之處會自斷開而形成剝除部分130a以及保留部分130b,其中剝除部分130a覆蓋於圖案化光阻層120上,而保留部分130b位於第一表面區104上。
接著,請參照圖1D以及圖2D,移除圖案化光阻層120以及覆蓋於圖案化光阻層120上的剝除部分130a,並且保留位於第一表面區104上的保留部分130b。第二導體層130的保留部分130b即形成第二圖案化導體層130s。承上述,第一圖案化導體層110s與第二圖案化導體層130s之間具有間隙d,且間隙d暴露出第二表面區106。須說明的是,間隙d的大小實質上與距離x相同。換言之,第一圖案化導體層110s與第二圖案化導體層130s之間的距離大小是取決於濕式蝕刻製程之側向移除的程度。在本實施例中,間隙d的寬度為小於0.3μm。
圖3A至圖3F為本發明一實施例之畫素結構的製造流 程示意圖。請參照圖3A,首先,於基板202上形成閘極210、絕緣層220以及通道層230,其中絕緣層220覆蓋閘極210,通道層230配置於絕緣層220上且對應閘極210設置。此時,可以選擇性地形成歐姆接觸層240。歐姆接觸層240覆蓋通道層230。
接著,請參照圖3B,於基板202上形成第一導體層250以及第一圖案化光阻層260。第一導體層250覆蓋絕緣層220、通道層230以及歐姆接觸層240。第一圖案化光阻層260覆蓋部分第一導體層250且暴露出第一導體250的第一部分252。第一圖案化光阻層260具有第一邊緣區262,其中第一邊緣區262例如是自第一圖案化光阻層260的側面264往第一圖案化光阻層260的內部延伸一段距離x所定義出的區域。第一導體層250的材質例如是金屬、透明導電材料或是其他適當的導電材料。在本實施例中,第一導體層250的材質是以金屬為例說明。
接著,請參照圖3C,以第一圖案化光阻層260為罩幕,對第一導體層250進行等向性移除製程以形成第一圖案化導體層250s。舉例而言,等向性移除製程例如是濕式蝕刻製程。濕式蝕刻製程移除第一導體層250的第一部分252後,暴露出通道層230的第一表面區232、通道層230的側面236以及局部的絕緣層220。此外,由於濕式蝕刻製程的等向蝕刻特性,濕式蝕刻製程會具有側向蝕刻的現象,因而進一步側向移除位於第一邊緣區262下方的第一導體層250的第二部分254,據此,暴露出通道層230的 第二表面區234。此時,第一圖案化導電層250s自第一圖案化光阻層260的側面264內縮一段距離x,其中距離x的大小取決於上述側向移除的程度,並且第一圖案化光阻層260的第一邊緣區262與通道層230之間具有高度上的斷差,且第一邊緣區262例如與歐姆接觸層240之間可以定義出高度上的斷差H。
接著,請參照圖3D,形成第二導體層270。第二導體層270的材質例如是金屬、透明導電材料或是其他適當的導電材料。在本實施例中,第二導體層270是以透明導電材料,如銦錫氧化物(indium-tin oxide,ITO)為例說明。第二導體層270覆蓋第一圖案化光阻層260、通道層230以及絕緣層220。由於第一圖案化光阻層260與通道層230之間具有高度上的斷差H,因此第二導體層270在斷差H之處會自斷開而形成剝除部分270a以及保留部分270b,其中剝除部分270a覆蓋於第一圖案化光阻層260上,而保留部分270b位於第一表面區232上。另外,在本實施例中,保留部分270b也會延伸至上述等向性移除製程中暴露出來的通道層230的側面236與部分絕緣層220上。
接著,請參照圖3E,移除第一圖案化光阻層260以及覆蓋於第一圖案化光阻層260上的剝除部分270a,並且保留位於第一表面區232、通道層230的側面236與部分絕緣層220上的保留部分270b而形成第二圖案化導體層270s。換言之,第二圖案化導體層270s覆蓋第一表面區232、通道層230的側面236與部分絕緣層220。承上述, 第一圖案化導體層250s與第二圖案化導體層270s之間具有間隙d,且間隙d暴露出第二表面區234。間隙d的大小實質上與距離x相同。換言之,第一圖案化導體層250s與第二圖案化導體層270s之間的距離大小是取決於濕式蝕刻製程之側向移除的程度。
在本實施例中,第一圖案化導體層250s包括源極S1。並且,第二圖案化導體層270s中,位於通道層230上的部分可視為汲極D1而位於絕緣層220上的部份可以視為與汲極D1電性連接的畫素電極274。換言之,本實施例之汲極D1以及畫素電極274可以同時製作且屬於同一膜層。
接著,請參照圖3F,由於本實施例之畫素結構200包括歐姆接觸層240,因此可進行背通道蝕刻製程以移除位於源極S1與汲極D1之間的歐姆接觸層240以形成薄膜電晶體T1。
須說明的是,間隙d的寬度為小於0.3μm,間隙d不受限於一般曝光機的解析度限制,因此第一圖案化導體層250s與第二圖案化導體層270s之間的距離可有效地縮減。以畫素結構200的薄膜電晶體T1而言,由於源極S1與汲極D1之間的間隙d可有效地縮減,因此薄膜電晶體T1的通道寬度/通道長度比(W/L)提升的裕度增加,有利於提升薄膜電晶體的開電流(Ion )。
圖4A至圖4B為本發明另一實施例之畫素結構的製造流程示意圖。首先,進行圖3A至圖3F所示的步驟,其中第二圖案化導體層270s中,位於通道層230上的部分與絕 緣層220上的部份可同時視為汲極D1。接著,請參照圖4A,於基板202上形成平坦層280,並於平坦層280中形成開口280h。開口280h暴露出汲極D1。
接著,請參照圖4B,形成畫素電極290。畫素電極290填入開口280h而與薄膜電晶體T的汲極D1電性連接,並且形成畫素結構200a。在本實施例中,是以第一圖案化導體層250s包括源極S1,而第二圖案化導體層270s包括汲極D1為例說明。然而,本發明不限於此。在其他實施例中,也可以使第一圖案化導體層250s包括汲極,而第二圖案化導體層270s包括源極,其中畫素電極290與汲極電性連接。
圖5A至圖5H為本發明另一實施例之畫素結構的製造流程示意圖。首先,請參照圖5A,於基板302上形成閘極310、絕緣層320以及通道層330,其中絕緣層320覆蓋閘極310,通道層330配置於絕緣層320上且對應閘極310設置。此時,可以選擇性地形成歐姆接觸層340。歐姆接觸層340覆蓋通道層330。
接著,請參照圖5B,於基板302上形成第一導體層350、第一圖案化光阻層360a以及第二圖案化光阻層360b。第一導體層350覆蓋絕緣層320、通道層330以及歐姆接觸層340。第一圖案化光阻層360a覆蓋部分第一導體層350且暴露出第一導體350的第一部分352。第一圖案化光阻層360a具有第一邊緣區362a,其中第一邊緣區362a例如是自第一圖案化光阻層360a的側面364往第一 圖案化光阻層360a的內部延伸一段第一距離x1所定義出的區域。
承上述,第二圖案化光阻層360b覆蓋部分第一導體層350且暴露出第一導體350的第一部分352。第二圖案化光阻層360b具有第二邊緣區362b,其中第二邊緣區362b例如是自第二圖案化光阻層360b的側面366往第二圖案化光阻層360b的內部延伸一段第二距離x2所定義出的區域。第一導體層350的材質例如是金屬、透明導電材料或是其他適當的導電材料。在本實施例中,第一導體層350的材質是以金屬為例說明。
接著,請參照圖5B與圖5C,以第一圖案化光阻層360a以及第二圖案化光阻層360b為罩幕,對第一導體層350進行等向性移除製程以形成第一圖案化導體層350s。舉例而言,等向性移除製程例如是濕式蝕刻製程。濕式蝕刻製程移除第一導體層350的第一部分352後,暴露出通道層330的第一表面區332。此外,濕式蝕刻製程進一步側向移除位於第一邊緣區362a下方的第一導體層350的第二部分354以及位於第二邊緣區362b下方的第一導體層350的第三部分356。據此,暴露出通道層330的第二表面區334以及第三表面區336,其中第二表面區334與第三表面區336分別位於第一表面區332的相對兩側。此時,第一圖案化導電層350s自第一圖案化光阻層360a的側面364內縮一段第一距離x1,且第一圖案化導電層350s自第二圖案化光阻層360b的側面366內縮一段第二距離x2,其中 第一距離x1以及第二距離x2的大小取決於上述側向移除的程度。第一圖案化光阻層360a的第一邊緣區362a與通道層330之間具有高度上的斷差,且第一邊緣區362a例如與歐姆接觸層340之間具有高度上的斷差H1。第二圖案化光阻層360b的第二邊緣區362b與通道層330之間具有高度上的斷差,且第二邊緣區362b例如與歐姆接觸層340之間具有高度上的斷差H2。
接著,請參照圖5D,形成第二導體層370。第二導體層370的材質例如是金屬、透明導電材料或是其他適當的導電材料。在本實施例中,第二導體層370是以金屬為例說明。第二導體層370覆蓋第一圖案化光阻層360a、第二圖案化光阻層360b、通道層330以及絕緣層320。由於第一圖案化光阻層360a以及第二圖案化光阻層360b與歐姆接觸層340之間具有高度上的斷差H1以及斷差H2,因此第二導體層370在斷差H1以及斷差H2之處會自斷開而形成剝除部分370a1、剝除部分370a2以及保留部分370b,其中剝除部分370a1覆蓋於第一圖案化光阻層360a上,剝除部分370a2覆蓋於第二圖案化光阻層360b上,而保留部分370b位於第一表面區332上。值得一提的是,在沒有設置歐姆接觸層340的其他實施例中,斷差H1以及斷差H2可以為通道層330與第一圖案化光阻層360a以及通道層330與第二圖案化光阻層360b之間的高度差異。
接著,請參照圖5E,移除第一圖案化光阻層360a、第二圖案化光阻層360b、覆蓋於第一圖案化光阻層360a 上的剝除部分370a1以及覆蓋於第二圖案化光阻層360b上的剝除部分370a2,並且保留位於第一表面區332上的保留部分370b。第二導體層370的保留部分370b形成第二圖案化導體層370s,第二圖案化導體層370s覆蓋第一表面區332。
在本實施例中,第一圖案化導體層350s包括源極S2以及汲極D2,而第二圖案化導體層370s包括導體圖案372。導體圖案372與源極S2之間夾有第一間隙d1,導體圖案372與汲極D2之間夾有第二間隙d2,其中第一間隙d1暴露出第二表面區334,第二間隙d2暴露出第三表面區336。須說明的是,第一間隙d1的大小實質上與第一距離x1相同,第二間隙d2的大小實質上與第二距離x2相同。換言之,第一圖案化導體層350s與第二圖案化導體層370s之間的距離大小是取決於濕式蝕刻製程之側向移除的程度。在本實施例中,第一間隙d1的寬度為小於0.3μm,第二間隙d2的寬度為小於0.3μm。
接著,請參照圖5F,由於本實施例之畫素結構300包括歐姆接觸層340,因此可進行背通道蝕刻製程以移除位於源極S2與汲極D2之間的歐姆接觸層340,並形成薄膜電晶體T2。由於第一間隙d1以及第二間隙d2不受限於一般曝光機的解析度限制,因此源極S2與導體圖案372的距離以及汲極D2與導體圖案372之間的距離可有效地縮減,因此薄膜電晶體T2的通道寬度/通道長度比(W/L)提升的裕度增加,有利於提升薄膜電晶體T2的開電流 (Ion )。另外,薄膜電晶體T2具有雙通道的設計也有助於降低漏電流的情形。
接著,請參照圖5G,於基板302上形成平坦層380,並於平坦層380中形成開口380h。開口380h暴露出汲極D2。接著,請參照圖5H,形成畫素電極390。畫素電極390填入開口380h而與汲極D2電性連接,並且形成畫素結構300。
綜上所述,本發明之導體結構的製造方法可藉由等向性移除製程進一步移除位於圖案化光阻層邊緣下方的第一導體層以完成第一圖案化導體層。第一圖案化導體層暴露出底層的第二表面區,接著再以圖案化光阻層為罩幕形成第二圖案化導體層,上述第二表面區決定第一導體層與第二圖案化導體層之間的距離。如此一來,本發明之導體結構的製造方法可以不受限於曝光機的解析度限制,而可取得較小的導體間距。
此外,以畫素結構的薄膜電晶體而言,由於源極與汲極之間的間隙可有效地縮減,因此源極與汲極之間的通道寬度/通道長度比提升的裕度增加,有利於提升薄膜電晶體的開電流,進而提升畫素結構的電性表現。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、200a、300‧‧‧畫素結構
102‧‧‧底層
104‧‧‧第一表面區
106‧‧‧第二表面區
110‧‧‧第一導體層
110s‧‧‧第一圖案化導體層
120‧‧‧圖案化光阻層
112‧‧‧第一部分
114‧‧‧第二部分
122‧‧‧第一邊緣區
124‧‧‧側面
130‧‧‧第二導體層
130a‧‧‧剝除部分
130b‧‧‧保留部分
130s‧‧‧第二圖案化導體層
202、302‧‧‧基板
210、310‧‧‧閘極
220、320‧‧‧絕緣層
230、330‧‧‧通道層
232、332‧‧‧第一表面區
234、334‧‧‧第二表面區
336‧‧‧第三表面區
236‧‧‧側面
240、340‧‧‧歐姆接觸層
250、350‧‧‧第一導體層
250s、350s‧‧‧第一圖案化導體層
252、352‧‧‧第一部分
254、354‧‧‧第二部分
260、360a‧‧‧第一圖案化光阻層
360b‧‧‧第二圖案化光阻層
262、362a‧‧‧第一邊緣區
362b‧‧‧第二邊緣區
264、364、366‧‧‧側面
270‧‧‧第二導體層
270a、370a1、370a2‧‧‧剝除部分
270b、370b‧‧‧保留部分
270s‧‧‧第二圖案化導體層
S1、S2‧‧‧源極
D1、D2‧‧‧汲極
274‧‧‧畫素電極
280、380‧‧‧平坦層
280h、380h‧‧‧開口
290、390‧‧‧畫素電極
T1、T2‧‧‧薄膜電晶體
d、d1、d2‧‧‧間隙
H、H1、H2‧‧‧斷差
x、x1、x2‧‧‧距離
圖1A至圖1D為本發明一實施例之導體結構的製造流程示意圖。
圖2A至圖2D為圖1A至圖1D之導體結構的上視示意圖。
圖3A至圖3F為本發明一實施例之畫素結構的製造流程示意圖。
圖4A至圖4B為本發明另一實施例之畫素結構的製造流程示意圖。
圖5A至圖5H為本發明另一實施例之畫素結構的製造流程示意圖。
202‧‧‧基板
210‧‧‧閘極
220‧‧‧絕緣層
230‧‧‧通道層
232‧‧‧第一表面區
234‧‧‧第二表面區
240‧‧‧歐姆接觸層
250s‧‧‧第一圖案化導體層
260‧‧‧第一圖案化光阻層
270‧‧‧第二導體層
270a‧‧‧剝除部分
270b‧‧‧保留部分

Claims (18)

  1. 一種畫素結構的製造方法,包括:於一基板上形成一閘極、一絕緣層以及一通道層,其中該絕緣層覆蓋該閘極,該通道層配置於該絕緣層上且對應該閘極設置;於該基板上形成一第一導體層,該第一導體層覆蓋該絕緣層以及該通道層;於該第一導體層上形成一第一圖案化光阻層,該第一圖案化光阻層覆蓋部分該第一導體層,且暴露出該第一導體層的一第一部分,該第一圖案化光阻層具有由該第一圖案化光阻層的側面往內部延伸一段距離的一第一邊緣區;以該第一圖案化光阻層為罩幕,對該第一導體層進行一等向性移除製程以形成一第一圖案化導體層,其中該等向性移除製程移除該第一導體層的該第一部分以暴露出該通道層的一第一表面區,該等向性移除製程移除位於該第一邊緣區下方的該第一導體層的一第二部分以暴露出該通道層的一第二表面區,並於該第一邊緣區的該第一圖案化光阻層與該通道層之間形成一斷差;形成一第二導體層,該第二導體層在該斷差自斷開而包括覆蓋於該第一圖案化光阻層的一剝除部分以及位於該第一表面區上的一保留部分;以及移除該第一圖案化光阻層以及覆蓋於該第一圖案化光阻層的該剝除部分且保留位於該第一表面區上的該保留部分以形成一第二圖案化導體層,其中該第一圖案化導體 層與該第二圖案化導體層之間具有一間隙,且該間隙暴露出該第二表面區。
  2. 如申請專利範圍第1項所述之畫素結構的製造方法,更包括於移除該第一導體層的該第一部分而暴露出該通道層的該第一表面區時,同時暴露出該通道層的一側面,且在形成該第二圖案化導體層後,該第二圖案化導體層覆蓋該第一表面區以及該通道層的該側面。
  3. 如申請專利範圍第1項所述之畫素結構的製造方法,其中該第一圖案化導體層包括一源極,該第二圖案化導體層包括一汲極。
  4. 如申請專利範圍第3項所述之畫素結構的製造方法,其中該第二圖案化導體層更包括一畫素電極,該畫素電極與該汲極電性連接。
  5. 如申請專利範圍第1項所述之畫素結構的製造方法,其中該第一圖案化導體層包括一汲極,該第二圖案化導體層包括一源極。
  6. 如申請專利範圍第1項所述之畫素結構的製造方法,更包括形成一畫素電極,該畫素電極與該第一圖案化導體層或該第二圖案化導體層電性連接。
  7. 如申請專利範圍第1項所述之畫素結構的製造方法,更包括在形成該第一導體層之前形成一歐姆接觸層,該歐姆接觸層位於該通道層與該第一圖案化導體層之間。
  8. 如申請專利範圍第1項所述之畫素結構的製造方法,其中該等向性移除製程包括一濕式蝕刻製程。
  9. 如申請專利範圍第1項所述之畫素結構的製造方法,其該間隙的寬度為小於0.3μm。
  10. 如申請專利範圍第1項所述之畫素結構的製造方法,更包括:在形成該第一圖案化光阻層的同時形成一第二圖案化光阻層,該第二圖案化光阻層具有由該第二圖案化光阻層的側面往內部延伸一段距離的一第二邊緣區;以及對該第一導體層進行該等向性移除製程,更以該第二圖案化光阻層為罩幕,以移除位於該第二邊緣區下方的該第一導體層的一第三部分,以暴露出該通道層的一第三表面區,其中該第二表面區與該第三表面區分別位於該第一表面的相對兩側,使得該第一圖案化導體層與該第二圖案化導體層之間的該間隙包括一第一間隙以及一第二間隙,該第一間隙暴露出該第二表面區且該第二間隙暴露出該第三表面區。
  11. 如申請專利範圍第10項所述之畫素結構的製造方法,其中該第一間隙的寬度為小於0.3μm,該第二間隙的寬度為小於0.3μm。
  12. 一種導體結構的製造方法,包括:於一底層上形成一第一導體層;於該第一導體層上形成一第一圖案化光阻層,該第一圖案化光阻層覆蓋部分該第一導體層,且暴露出該第一導體層的一第一部分,該第一圖案化光阻層具有由該第一圖案化光阻層的側面往內部延伸一段距離的一第一邊緣區; 以該第一圖案化光阻層為罩幕,對該第一導體層進行一等向性移除製程以形成一第一圖案化導體層,其中該等向性移除製程移除該第一導體層的該第一部分以暴露出該底層的一第一表面區,且該等向性移除製程移除位於該第一邊緣區下方的該第一導體層的一第二部分以暴露出該底層的一第二表面區,位於該第一邊緣區的該第一圖案化光阻層與該底層之間形成一斷差;形成一第二導體層,該第二導體層在該斷差自斷開而包括覆蓋於該第一圖案化光阻層的一剝除部分以及位於該第一表面區上的一保留部分;以及移除該圖案化光阻層以及覆蓋於該第一圖案化光阻層的該剝除部分且保留位於該第一表面區上的該保留部分以形成一第二圖案化導體層,其中該第一圖案化導體層與該第二圖案化導體層之間具有一間隙,且該間隙暴露出該第二表面區。
  13. 如申請專利範圍第12項所述之導體結構的製造方法,其中該等向性移除製程包括一濕式蝕刻製程。
  14. 如申請專利範圍第12項所述之導體結構的製造方法,其中該第一圖案化導體層的材質包括金屬以及透明導電材料。
  15. 如申請專利範圍第12項所述之導體結構的製造方法,其中該第二圖案化導體層的材質包括金屬以及透明導電材料。
  16. 如申請專利範圍第12項所述之導體結構的製造 方法,其中該間隙的寬度為小於0.3μm。
  17. 如申請專利範圍第13項所述之導體結構的製造方法,更包括:在形成該第一圖案化光阻層的同時形成一第二圖案化光阻層,該第二圖案化光阻層具有由該第二圖案化光阻層的側面往內部延伸一段距離的一第二邊緣區;以及對該第一導體層進行該等向性移除製程,更以該第二圖案化光阻層為罩幕,以移除位於該第二邊緣區下方的該第一導體層的一第三部分,以暴露出該底層的一第三表面區,其中該第二表面區與該第三表面區分別位於該第一表面的相對兩側,使得該第一圖案化導體層與該第二圖案化導體層之間的該間隙包括一第一間隙以及一第二間隙,該第一間隙暴露出該第二表面區且該第二間隙暴露出該第三表面區。
  18. 如申請專利範圍第17項所述之導體結構的製造方法,其中該第一間隙的寬度為小於0.3μm,該第二間隙的寬度為小於0.3μm。
TW101145496A 2012-12-04 2012-12-04 畫素結構的製造方法以及導體結構的製造方法 TWI483298B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101145496A TWI483298B (zh) 2012-12-04 2012-12-04 畫素結構的製造方法以及導體結構的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101145496A TWI483298B (zh) 2012-12-04 2012-12-04 畫素結構的製造方法以及導體結構的製造方法

Publications (2)

Publication Number Publication Date
TW201423847A TW201423847A (zh) 2014-06-16
TWI483298B true TWI483298B (zh) 2015-05-01

Family

ID=51394122

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101145496A TWI483298B (zh) 2012-12-04 2012-12-04 畫素結構的製造方法以及導體結構的製造方法

Country Status (1)

Country Link
TW (1) TWI483298B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200824128A (en) * 2006-11-30 2008-06-01 Au Optronics Corp Pixel structure and fabricating method thereof
WO2011132625A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120270372A1 (en) * 2006-04-18 2012-10-25 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120270372A1 (en) * 2006-04-18 2012-10-25 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
TW200824128A (en) * 2006-11-30 2008-06-01 Au Optronics Corp Pixel structure and fabricating method thereof
WO2011132625A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
TW201423847A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
US7554164B2 (en) Semiconductor device having a gap between a gate electrode and a dummy gate electrode
JP4519759B2 (ja) Tft−lcdのアレイ基板及びその製造方法
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
KR100934836B1 (ko) 반도체소자의 미세패턴 형성방법
JP6001336B2 (ja) 薄膜トランジスタ及びアレイ基板の製造方法
JP2010079302A (ja) 液晶表示装置のアレイ基板の製造方法
JP2007183615A (ja) 液晶表示装置及びその製造方法
KR100983711B1 (ko) 반도체소자의 형성방법
TWI599834B (zh) 畫素結構及其製造方法
KR20110067765A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
TWI545734B (zh) 畫素結構與其製造方法
TW200837840A (en) Fabrication methods of thin film transistor substrate
KR20130062726A (ko) 박막 트랜지스터 및 이의 제조 방법
CN111293080B (zh) 显示面板的制备方法及显示面板
TW201322340A (zh) 畫素結構及其製作方法
TWI483298B (zh) 畫素結構的製造方法以及導體結構的製造方法
CN111029344A (zh) 一种阵列基板及其制备方法
KR20130049510A (ko) 반도체 소자의 제조 방법
JP6555843B2 (ja) アレイ基板及びその製造方法
CN108206139B (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
KR101291896B1 (ko) 표시장치용 박막트랜지스터 제조방법
KR102010393B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101560397B1 (ko) 액정표시장치용 박막트랜지스터의 제조방법
CN108074863B (zh) 一种阵列基板及其制备方法、显示面板及其制备方法
KR20080076360A (ko) 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees