CN108074863B - 一种阵列基板及其制备方法、显示面板及其制备方法 - Google Patents

一种阵列基板及其制备方法、显示面板及其制备方法 Download PDF

Info

Publication number
CN108074863B
CN108074863B CN201711306248.0A CN201711306248A CN108074863B CN 108074863 B CN108074863 B CN 108074863B CN 201711306248 A CN201711306248 A CN 201711306248A CN 108074863 B CN108074863 B CN 108074863B
Authority
CN
China
Prior art keywords
electrode
layer
photoresist
substrate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711306248.0A
Other languages
English (en)
Other versions
CN108074863A (zh
Inventor
崔承镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711306248.0A priority Critical patent/CN108074863B/zh
Publication of CN108074863A publication Critical patent/CN108074863A/zh
Application granted granted Critical
Publication of CN108074863B publication Critical patent/CN108074863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的实施例提供一种阵列基板及其制备方法、显示面板及其制备方法，涉及显示技术领域，可改善由于工艺原因导致的产品设计余量减小的问题。一种阵列基板的制备方法，包括：在衬底上通过一次构图工艺形成图案形状相同的半导体层和源漏金属层，所述源漏金属层在所述衬底上的正投影覆盖所述半导体层在所述衬底上的正投影；所述源漏金属层包括数据线和与所述数据线连接的金属电极；在形成有所述半导体层和所述源漏金属层的衬底上，通过一次构图工艺至少形成第一透明电极，并形成沟道区，所述沟道区使所述金属电极形成源极和漏极，所述源极与所述数据线连接。

Description

一种阵列基板及其制备方法、显示面板及其制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板及其制备方法。
背景技术
液晶显示器(Liquid Crystal Display，简称LCD)具有体积小、功耗低、无辐射等优点，在显示领域中占据了主导地位。
液晶显示器中的液晶显示面板包括阵列基板、对盒基板以为位于二者之间的液晶层。阵列基板作为液晶显示器的核心，其制备工艺一直以来都都到广泛关注。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示面板及其制备方法，可改善由于工艺原因导致的产品设计余量减小的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板的制备方法，包括：在衬底上通过一次构图工艺形成图案形状相同的半导体层和源漏金属层，所述源漏金属层在所述衬底上的正投影覆盖所述半导体层在所述衬底上的正投影；所述源漏金属层包括数据线和与所述数据线连接的金属电极；在形成有所述半导体层和所述源漏金属层的衬底上，通过一次构图工艺至少形成第一透明电极，并形成沟道区，所述沟道区使所述金属电极形成源极和漏极，所述源极与所述数据线连接。
优选的，在衬底上通过一次构图工艺形成所述半导体层和所述源漏金属层，包括：依次形成半导体薄膜、金属薄膜，并形成第一光刻胶层；采用单色调掩膜板对所述第一光刻胶层进行曝光，显影后对所述金属薄膜进行刻蚀，形成所述源漏金属层；对显影后剩余的所述第一光刻胶层进行灰化，使剩余的所述第一光刻胶层的边缘位于所述源漏金属层的边缘以内；对所述半导体薄膜进行干法刻蚀，形成所述半导体层。
优选的，在形成有所述半导体层和所述源漏金属层的衬底上，通过一次构图工艺形成第一透明电极，并形成沟道区，包括：在形成有所述半导体层和所述源漏金属层的衬底上，形成透明导电薄膜，并形成第二光刻胶层；采用半色调或灰色调掩膜板对所述第二光刻胶层进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；所述光刻胶完全保留部分与待形成的所述第一透明电极对应，所述光刻胶半保留部分与所述数据线、待形成的所述源极和所述漏极对应，所述光刻胶完全去除部分与其他区域对应；对所述透明导电薄膜和所述源漏金属层进行刻蚀，形成所述第一透明电极、所述沟道区，同时形成位于所述数据线、所述源极和所述漏极上方的透明电极保留图案；采用灰化工艺去除所述光刻胶半保留部分；对所述透明电极保留图案进行刻蚀，以去除所述透明电极保留图案；去除所述光刻胶完全保留部分。
进一步可选的，所述半导体层包括a-si层和n+a-si层；采用刻蚀工艺对所述透明电极保留图案进行刻蚀之后，去除所述光刻胶完全保留部分之前，所述方法还包括：对n+a-si层进行刻蚀，形成欧姆接触层。
优选的，所述源漏金属层的材料包括Cu。
优选的，在形成有所述第一透明电极的衬底上，形成钝化层和第二透明电极；其中，所述第一透明电极为像素电极，所述第二透明电极为公共电极，所述第一透明电极与所述漏极连接；所述第二透明电极覆盖所述数据线；或者，所述第一透明电极为公共电极，所述第二透明电极为像素电极，所述第二透明电极通过过孔与所述漏极连接；所述方法还包括形成与所述第二透明电极同层且绝缘的保留图案，所述保留图案覆盖所述数据线。
第二方面，提供一种显示面板的制备方法，包括：通过第一方面所述阵列基板的制备方法形成阵列基板。
第三方面，提供一种阵列基板，包括：衬底、设置于所述衬底上的半导体层、源极、漏极、数据线和第一透明电极；所述源极在所述衬底上的正投影覆盖所述半导体层与所述源极对应的部分在所述衬底上的正投影，所述漏极在所述衬底上的正投影覆盖所述半导体层与所述漏极对应的部分在所述衬底上的正投影，所述数据线在所述衬底上的正投影覆盖所述半导体层与所述数据线对应的部分在所述衬底上的正投影。
优选的，所述阵列基板还包括钝化层和第二透明电极；其中，所述第一透明电极为像素电极，所述第二透明电极为公共电极，所述第一透明电极与所述漏极连接；所述第二透明电极覆盖所述数据线；或者，所述第一透明电极为公共电极，所述第二透明电极为像素电极，所述第二透明电极通过过孔与所述漏极连接；所述阵列基板还包括形成与所述第二透明电极同层且绝缘的保留图案，所述保留图案覆盖所述数据线。
第四方面，提供一种显示面板，包括第三方面所述的阵列基板。
本发明的实施例提供一种阵列基板及其制备方法、显示面板及其制备方法，一方面，仅通过两次构图工艺来可形成半导体层、数据线、源极和漏极、以及第一透明电极，构图工艺次数较少，可降低成本；另一方面，由于通过一次构图工艺形成的半导体层和源漏金属层的尺寸相等，因此，相对容易出现半导体层的边缘超出源漏金属层，导致产品设计余量减小，本发明可改善此问题，从而可提高产品的品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为本发明提供的一种在衬底上通过一次构图工艺形成图案形状相同且尺寸相等的半导体层和源漏金属层的俯视示意图；
图1b为图1a中AA′向剖视示意图；
图1c为图1a中BB′向剖视示意图；
图2a为在图1a基础上通过一次构图工艺形成第一透明电极、透明电极保留图案，并形成沟道区的俯视示意图一；
图2b为图2a中CC′向剖视示意图；
图3a为在图1a基础上通过一次构图工艺形成第一透明电极、透明电极保留图案，并形成沟道区的俯视示意图二；
图3b为图3a中DD′向剖视示意图；
图4a为在图1a基础上通过一次构图工艺形成第一透明电极61，并形成沟道区的俯视示意图；
图4b为图4a中EE′向剖视示意图；
图5为本发明提供的一种通过一次构图工艺形成图案形状相同且尺寸相等的半导体层和源漏金属层的流程示意图；
图6为本发明提供的一种形成图案形状相同且尺寸相等的半导体层和源漏金属层的过程示意图一；
图7为本发明提供的一种形成图案形状相同且尺寸相等的半导体层和源漏金属层的过程示意图二；
图8a为半导体层的边缘超出位于其上方源漏金属层的边缘的俯视示意图；
图8b为图8a中FF′向剖视示意图；
图8c为图8a中M指示的虚线框中图案层的放大示意图；
图9为本发明提供的一种通过一次构图工艺形成第一透明电极并形成沟道区的流程示意图；
图10为本发明提供的一种形成第一透明电极并形成沟道区的过程示意图；
图11a-图11c为位于数据线上方的透明电极保留图案出现位置偏差的示意图；
图12为当半导体层包括a-si层和n+a-si层时，对半导体层进行刻蚀的示意图；
图13为本发明提供的一种阵列基板的示意图一；
图14为本发明提供的一种阵列基板的示意图二。
附图标记：
10-衬底；20-栅金属层；21-栅极；22-栅线；23-公共电极线；30-栅绝缘层；40-半导体层；401-半导体薄膜；50-源漏金属层；51-数据线；52-金属电极；53-源极；54-漏极；501-金属薄膜；61-第一透明电极；62-透明电极保留图案；601-透明导电薄膜；70-第二光刻胶层；71-光刻胶完全保留部分；72-光刻胶半保留部分；80-第二透明电极；81-保留图案。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板的制备方法，包括：如图1a、图1b和图1c所示，在衬底10上通过一次构图工艺形成图案形状相同的半导体层40和源漏金属层50，源漏金属层50在衬底10上的正投影覆盖半导体层40在衬底10上的正投影；源漏金属层50包括数据线51和与数据线51连接的金属电极52；如图2a和图2b、或如图3a和图3b、或图4a和图4b所示，在形成有半导体层40和源漏金属层50的衬底10上，通过一次构图工艺至少形成第一透明电极61，并形成沟道区，所述沟道区使金属电极52形成源极53和漏极54，源极53与数据线51连接。
需要说明的是，第一，可以理解的是，在形成半导体层40和源漏金属层50之前，衬底10上已形成有包括栅极21、栅线22的栅金属层20和栅绝缘层30。
栅金属层20进一步的还可以包括公共电极线23(如图4a所示)。
第二，源漏金属层50在衬底10上的正投影覆盖半导体层40在衬底10上的正投影，包括如下两种情况：第一种，源漏金属层50和半导体层40的尺寸相等，在此情况下，半导体层40的与数据线51重叠部分的长宽与数据线51的长宽完全相等，半导体层40的与金属电极52重叠部分的长宽与金属电极52的长宽完全相等，也就是说，半导体层40和源漏金属层50在衬底10上的正投影的边缘完全重叠。第二种，半导体层40在衬底10上的正投影的边缘位于源漏金属层50在衬底10上的正投影的边缘之内。
第三，由于当形成沟道区时，沟道区使金属电极52形成源极53和漏极54，因此，可以理解的是，金属电极52包括源极53、漏极54以及位于沟道区的部分，而位于沟道区的部分将源极53、漏极54连为一体，因而，在形成沟道区之前无法清楚界定源极53和漏极54。
其中，沟道区即为源极53和漏极64之间的间隙。
第四，不对半导体层40的材料进行限定，例如为有机半导材料、氧化物半导体材料，当然还可以为a-si(非晶硅)等。
在形成沟道区时，可根据半导体层的材料不同，选择是否对相应的半导体层40进行刻蚀，例如，当半导体层40包括a-si层和n+a-si层时，则需要对n+a-si层进行刻蚀。
第五，如图2a和图2b、图3a和图3b所示，在形成第一透明电极61时，还可同时形成位于数据线51、源极53和漏极54上方的透明电极保留图案62。
其中，如图2a和图2b所示，当第一透明电极61与漏极54电连接时，第一透明电极61会位于部分漏极54上方，即，第一透明电极61会覆盖部分漏极54，在此情况下，透明电极保留图案62则位于漏极54的未被第一透明电极61覆盖的部分。
如图4a和图4b所示，在形成第一透明电极61时，也可不形成上述的透明电极保留图案62，即只形成第一透明电极61。
第六，一次构图工艺中仅使用一次掩膜板。
本发明实施例提供一种阵列基板的制备方法，一方面，仅通过两次构图工艺来可形成半导体层40、数据线51、源极53和漏极54、以及第一透明电极61，构图工艺次数较少，可降低成本；另一方面，由于通过一次构图工艺形成的半导体层40和源漏金属层50的尺寸相等，因此，相对容易出现半导体层40的边缘超出源漏金属层50，导致产品设计余量(Margin)减小，本发明可改善此问题，从而可提高产品的品质。
优选的，在衬底10上通过一次构图工艺形成半导体层40和源漏金属层50，如图5所示，包括如下步骤：
S10、如图6和图7中(a)所示，依次形成半导体薄膜401、金属薄膜501，并形成第一光刻胶层。
S11、如图6和图7中(a)和(b)所示，采用单色调掩膜板对所述第一光刻胶层进行曝光，显影后对金属薄膜501进行刻蚀，形成所述源漏金属层50。
S12、如图6和图7中(c)所示，对显影后剩余的第一光刻胶层进行灰化，使剩余的第一光刻胶层的边缘位于所述源漏金属层50的边缘以内。
当金属薄膜501采用Cu(铜)材料时，对金属薄膜501进行刻蚀，相对显影后剩余的第一光刻胶的边缘，源漏金属层50的边缘会向内缩进1～1.5μm，即，刻蚀偏差(Etch Bias)为1～1.5μm。而灰化后，要使剩余的第一光刻胶层的边缘位于源漏金属层50的边缘以内，则可控制使源漏金属层50的边缘向内缩进1μm。
S13、如图6和图7中(d)所示，对半导体薄膜401进行干法刻蚀，形成半导体层40(参考图1b和图1c)。
当通过一次构图工艺形成图案形状相同的半导体层40和源漏金属层50，常规的工艺一般是依次形成半导体薄膜401、金属薄膜501，并形成第一光刻胶层，之后，采用单色调掩膜板对所述第一光刻胶层进行曝光，显影后对金属薄膜501和半导体薄膜401进行刻蚀，从而形成源漏金属层50和半导体层40，最后去除第一光刻胶层。
然而，通过上述的常规工艺后，形成的源漏金属层50和半导体层40往往会存在如图8a、图8b和图8c所示，半导体层40的边缘会超出位于其上方源漏金属层50的边缘的问题，也就是说，源漏金属层50在衬底10上的正投影被半导体层40完全覆盖，而半导体层40的正投影面积会大于源漏金属层50的正投影面积，这样就会减少产品设计余量(Margin)，从而导致很难设计高品质的产品。
需要说明的是，第一，采用单色调掩膜板对所述第一光刻胶层进行曝光，包括光刻胶保留部分和光刻胶去除部分。
第二，对金属薄膜501的刻蚀一般采用湿法刻蚀。
第三，可以理解的是，对半导体薄膜401进行干法刻蚀，形成半导体层40后，将剩余的第一光刻胶层剥离去除。
本发明实施例通过采用上述S10-S13的工艺步骤后，可使形成的半导体层40和源漏金属层50的尺寸相等，而且，由于S12中的灰化和S13中的干法刻蚀均可在干法刻蚀设备中完成，只需更改气体即可，因此，不会增加多余的工艺。
优选的，在形成有半导体层40和源漏金属层50的衬底10上，通过一次构图工艺形成第一透明电极61，并形成沟道区，如图9所示，包括如下步骤：
S21、如图10中的(a)所示，在形成有半导体层40和源漏金属层50的衬底10上，形成透明导电薄膜601，并形成第二光刻胶层70。
S22、如图10中的(b)所示，采用半色调或灰色调掩膜板对第二光刻胶层70进行曝光，显影后形成光刻胶完全保留部分71、光刻胶半保留部分72和光刻胶完全去除部分；光刻胶完全保留部分71与待形成的第一透明电极61对应，光刻胶半保留部分72与数据线51、待形成的源极53和漏极54对应，光刻胶完全去除部分与其他区域对应。
所述半色调掩膜板是指在透明衬底上在某些区域形成不透光的遮光金属层，在另外一些区域形成半透光的遮光金属层，其他区域不形成任何遮光金属层，从而使得所述半色调掩膜板包括完全不透明部分、完全透明部分和半透明部分；其中，半透明部分的遮光金属层的厚度小于完全不透明部分的遮光金属层的厚度。
基于上述描述，所述半色调掩膜板的工作原理说明如下：通过控制所述半色调掩膜板上不同区域处遮光金属层的厚度，使曝光在不同区域的透过光的强度有所不同，从而使第二光刻胶层70进行有选择性的曝光、显影后，形成与所述半色调掩膜板的完全不透明部分、半透明部分以及完全透明部分分别对应的光刻胶完全保留部分71、光刻胶半保留部分72和光刻胶完全去除部分。
所述灰色调掩膜板的原理与所述半色调掩膜板的原理类似，此处不再赘述，仅对灰色调掩膜板与半色调掩膜板不同之处加以说明：所述半色调掩膜板的半透明部分，是通过在透明衬底上形成厚度相对较薄的半透光的遮光金属层，即，通过控制金属层的厚度来调节紫外光的透过率，从而使与该部分对应的光刻胶的曝光量与其他区域的曝光量不同；而所述灰色调掩膜板的半透明部分，是通过制作一些窄条形的狭缝结构，当紫外光通过狭缝结构时，发生散射、衍射等光学现象，从而使与该部分对应的所述光刻胶的曝光量与其他区域的曝光量不同。
S23、如图10中的(c)所示，对透明导电薄膜601和源漏金属层50进行刻蚀，形成第一透明电极61、所述沟道区，同时形成位于数据线51、源极53和漏极54上方的透明电极保留图案62。
S24、如图10中的(d)所示，采用灰化工艺去除光刻胶半保留部分72。
S25、如图10中的(e)所示，对透明电极保留图案62进行刻蚀，以去除所述透明电极保留图案62。
S26、去除光刻胶完全保留部分71。
在S26之后，可形成如图4b所示的结构。
当采用单色调掩膜板来形成第一透明电极61时，透明电极保留图案62会被保留，而考虑到工艺余量，透明电极保留图案62的宽度会比其下方对应的源漏金属层的宽度大一些，例如位于数据线51上方的透明电极保留图案62的宽度就会比数据线51的宽度大一些，但是如果位于数据线51上方的透明电极保留图案62太宽的话会使产品设计的工艺余量减小，因此，要考虑工艺余量来决定透明电极保留图案62的宽度。然而，在工艺中往往会存在如图11a、图11b和图11c所示，透明电极保留图案62会出现位置偏差，而造成Cpd(像素电极与数据线的电容)变化，从而对产品品质造成影响。
本发明实施例通过上述S21-S26的工艺步骤后，可将透明电极保留图案62去除，从而避免上述的问题。
在此基础上，当半导体层40包括a-si层和n+a-si层时，如图12中的(a)、(b)和(c)所示，在采用刻蚀工艺对透明电极保留图案62进行刻蚀之后，去除光刻胶完全保留部分71之前，对n+a-si层进行刻蚀，形成欧姆接触层。
其中，在形成欧姆接触层时，可适当的对a-si层进行过刻，以避免a-si层表面附着的导电离子渗入沟道中，影响薄膜晶体管的性能。此时，薄膜晶体管包括：栅极21、栅绝缘层30、a-si层、欧姆接触层、源极53和漏极54。
优选的，所述源漏金属层50的材料包括Cu。一方面，Cu比较便宜，另一方面，当对透明电极保留图案62进行刻蚀，可避免对数据线51、源极53和漏极54造成影响。
基于上述，优选的，如图13和图14所示，所述方法还包括：在形成有第一透明电极61的衬底10上，形成钝化层(图中未标识出)和第二透明电极80。
其中，如图13所示，第一透明电极61为像素电极，第二透明电极80为公共电极，第一透明电极61与漏极54连接；第二透明电极覆盖数据线51。
或者，如图14所示，第一透明电极61为公共电极，第二透明电极80为像素电极，第二透明电极80通过过孔与漏极54连接；所述方法还包括形成与所述第二透明电极80同层且绝缘的保留图案81，所述保留图案81覆盖数据线51。
本发明实施还提供一种显示面板的制备方法，包括上述阵列基板的制备方法。具有与上述阵列基板相同的效果。
本发明实施例还提供一种阵列基板，如图4a和图4b所示，包括：衬底10、设置于衬底10上的半导体层40、源极53、漏极54、数据线51和第一透明电极61；源极53在衬底10上的正投影覆盖半导体层40与源极53对应的部分在衬底10上的正投影，漏极54在衬底10上的正投影覆盖半导体层40与漏极54对应的部分在衬底10上的正投影，数据线51在衬底10上的正投影覆盖半导体层40与数据线51对应的部分在衬底10上的正投影。
需要说明的是，源极53在衬底10上的正投影覆盖半导体层40与源极53对应的部分在衬底10上的正投影，漏极54在衬底10上的正投影覆盖半导体层40与漏极54对应的部分在衬底10上的正投影，数据线51在衬底10上的正投影覆盖半导体层40与数据线51对应的部分在衬底10上的正投影，存在如下两种情况：
第一种：半导体层40与源极53对应的部分的尺寸与源极53的尺寸相等，即半导体层40的与源极53重叠部分的长宽与源极53的长宽完全相等；半导体层40与漏极54对应的部分的尺寸与漏极54的尺寸相等，即半导体层40的与漏极54重叠部分的长宽与漏极54的长宽完全相等；导体层40与数据线51对应的部分的尺寸与数据线51的尺寸相等，即半导体层40的与数据线51重叠部分的长宽与数据线51的长宽完全相等。
第二种：半导体层40与源极53对应的部分的尺寸小于源极53的尺寸，半导体层40与漏极54对应的部分的尺寸小于漏极54的尺寸，半导体层40与数据线51对应的部分的尺寸小于数据线51的尺寸。
本发明实施例提供一种阵列基板，由于源极53在衬底10上的正投影覆盖半导体层40与源极53对应的部分在衬底10上的正投影，漏极54在衬底10上的正投影覆盖半导体层40与漏极54对应的部分在衬底10上的正投影，数据线51在衬底10上的正投影覆盖半导体层40与数据线51对应的部分在衬底10上的正投影，因此，相对容易出现半导体层40的边缘超出源极53、漏极54和数据线51，导致产品设计余量(Margin)减小，本发明可改善此问题，从而可提高产品的品质。
优选的，当所述第一透明电极61为像素电极时，在漏极54的不与第一透明电极61连接的部分、源极53、数据线51的上方，不包括与第一透明电极61同层的透明电极保留图案。
当所述第一透明电极61为公共电极时，在源极53、漏极54、数据线51的上方，不包括与第一透明电极61同层的透明电极保留图案。
这样，可避免当形成透明电极保留图案时，透明电极保留图案62会出现位置偏差，而造成Cpd变化的问题。
优选的，所述阵列基板还可包括钝化层和第二透明电极80。
其中，如图13所示，第一透明电极61为像素电极，第二透明电极80为公共电极，第一透明电极61与漏极54连接；第二透明电极80覆盖数据线51。
或者，如图14所示，第一透明电极61为公共电极，第二透明电极80为像素电极，第二透明电极80通过过孔与漏极54连接；所述阵列基板还包括形成与第二透明电极80同层且绝缘的保留图案81，所述保留图案81覆盖数据线51。
本发明实施例还提供一种显示面板，包括上述的阵列基板。还可包括对盒基板，对盒基板可包括彩色膜层、黑矩阵等。当然，彩色膜层、黑矩阵等也可设置于阵列基板上。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种阵列基板的制备方法，其特征在于，包括：
在衬底上依次形成半导体薄膜、金属薄膜，并形成第一光刻胶层；
采用单色调掩膜板对所述第一光刻胶层进行曝光，显影后对所述金属薄膜进行刻蚀，形成源漏金属层；对显影后剩余的所述第一光刻胶层进行灰化，使剩余的所述第一光刻胶层的边缘位于所述源漏金属层的边缘以内；
对所述半导体薄膜进行干法刻蚀，形成半导体层，使得所述源漏金属层在所述衬底上的正投影覆盖所述半导体层在所述衬底上的正投影；所述源漏金属层包括数据线和与所述数据线连接的金属电极；所述源漏金属层的材料包括Cu；
在形成有所述半导体层和所述源漏金属层的衬底上，形成未进行图案化的透明导电薄膜，并在所述透明导电薄膜上形成第二光刻胶层；
采用半色调或灰色调掩膜板对所述第二光刻胶层进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；
所述光刻胶完全保留部分与待形成的第一透明电极对应，所述第一透明电极为像素电极；
所述光刻胶半保留部分与所述数据线、待形成的源极和漏极对应；
所述光刻胶完全去除部分与其他区域对应，所述其他区域至少包括待形成的所述源极和所述漏极之间的区域，所述待形成的所述源极和所述漏极之间的区域位于所述半导体层上方；
对所述透明导电薄膜和所述源漏金属层进行刻蚀，在光刻胶完全保留部分形成作为所述像素电极的所述第一透明电极、去除位于所述光刻胶完全去除部分对应的区域的透明导电薄膜，所述去除的透明导电薄膜包括所述源极和所述漏极之间的区域的上方区域，去除所述源极和所述漏极之间的区域露出下方的半导体层，同时保留光刻胶半保留部分对应的所述数据线、所述源极和所述漏极上方的透明电极保留图案；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶；
对所述透明电极保留图案进行刻蚀，以去除所述数据线、所述源极和所述漏极上方的透明电极保留图案；
去除所述光刻胶完全保留部分，保留所述像素电极。
2.根据权利要求1所述的制备方法，其特征在于，所述半导体层包括a-si层和n+a-si层；
采用刻蚀工艺对所述透明电极保留图案进行刻蚀之后，去除所述光刻胶完全保留部分之前，所述方法还包括：对n+a-si层进行刻蚀，形成欧姆接触层。
3.一种显示面板的制备方法，其特征在于，包括：通过权利要求1-2任一项所述阵列基板的制备方法形成阵列基板。
4.一种阵列基板，其特征在于，所述阵列基板为利用权利要求1所述的阵列基板的制备方法所制备的阵列基板，包括：衬底、设置于所述衬底上的半导体层、源极、漏极、数据线、第一透明电极、钝化层和第二透明电极；
所述源极在所述衬底上的正投影覆盖所述半导体层与所述源极对应的部分在所述衬底上的正投影，所述漏极在所述衬底上的正投影覆盖所述半导体层与所述漏极对应的部分在所述衬底上的正投影，所述数据线在所述衬底上的正投影覆盖所述半导体层与所述数据线对应的部分在所述衬底上的正投影；
其中，所述第一透明电极为像素电极，所述第二透明电极为公共电极，所述第一透明电极与所述漏极连接；所述第二透明电极覆盖所述数据线。
5.一种显示面板，包括权利要求4所述的阵列基板。
CN201711306248.0A 2017-12-08 2017-12-08 一种阵列基板及其制备方法、显示面板及其制备方法 Active CN108074863B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711306248.0A CN108074863B (zh) 2017-12-08 2017-12-08 一种阵列基板及其制备方法、显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711306248.0A CN108074863B (zh) 2017-12-08 2017-12-08 一种阵列基板及其制备方法、显示面板及其制备方法

Publications (2)

Publication Number Publication Date
CN108074863A CN108074863A (zh) 2018-05-25
CN108074863B true CN108074863B (zh) 2022-04-01

Family

ID=62157908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711306248.0A Active CN108074863B (zh) 2017-12-08 2017-12-08 一种阵列基板及其制备方法、显示面板及其制备方法

Country Status (1)

Country Link
CN (1) CN108074863B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957529A (zh) * 2009-07-16 2011-01-26 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN106505033A (zh) * 2016-11-16 2017-03-15 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN106684037A (zh) * 2017-03-22 2017-05-17 深圳市华星光电技术有限公司 优化4m制程的tft阵列制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102030797B1 (ko) * 2012-03-30 2019-11-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957529A (zh) * 2009-07-16 2011-01-26 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN106505033A (zh) * 2016-11-16 2017-03-15 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN106684037A (zh) * 2017-03-22 2017-05-17 深圳市华星光电技术有限公司 优化4m制程的tft阵列制备方法

Also Published As

Publication number Publication date
CN108074863A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
JP4994014B2 (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
JP5804538B2 (ja) フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法
JP4795921B2 (ja) 液晶表示装置及びその製造方法
JP4837649B2 (ja) 薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法
KR100333274B1 (ko) 액정표시장치 및 그 제조방법
US8017423B2 (en) Method for manufacturing a thin film structure
JP5777153B2 (ja) アレイ基板のマザーボードの製造方法
JP4567589B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR20090044119A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2003309269A (ja) 液晶表示装置用アレー基板とその製造方法
US7732264B2 (en) Fabrication methods of thin film transistor substrates
JP5917015B2 (ja) 薄膜トランジスタ表示板の製造方法
JP2008152231A (ja) 液晶表示装置及びその製造方法
KR100528883B1 (ko) 액정표시장치의 제조방법
CN110600483A (zh) 一种阵列基板及其制造方法
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
KR100543042B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN108074863B (zh) 一种阵列基板及其制备方法、显示面板及其制备方法
KR100552296B1 (ko) 다결정규소박막트랜지스터기판의제조방법
KR100648214B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
JP2006053567A (ja) Ｔｆｔ−ｌｃｄの画素構造及びその製造方法
CN109037238B (zh) 阵列基板及阵列基板的制作方法
KR20040090401A (ko) Ｉｐｓ-ｌｃｄ 제조방법
KR20070001548A (ko) 액정표시장치용 어레이 기판의 제조방법
WO2014015622A1 (zh) Tft阵列基板、制造方法及液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant