JP4837649B2 - 薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法 - Google Patents
薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法 Download PDFInfo
- Publication number
- JP4837649B2 JP4837649B2 JP2007293686A JP2007293686A JP4837649B2 JP 4837649 B2 JP4837649 B2 JP 4837649B2 JP 2007293686 A JP2007293686 A JP 2007293686A JP 2007293686 A JP2007293686 A JP 2007293686A JP 4837649 B2 JP4837649 B2 JP 4837649B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- region
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 272
- 239000004065 semiconductor Substances 0.000 claims description 90
- 238000005530 etching Methods 0.000 claims description 61
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 239000002184 metal Substances 0.000 claims description 58
- 238000009413 insulation Methods 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 21
- 238000004380 ashing Methods 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 11
- 230000014759 maintenance of location Effects 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000002356 single layer Substances 0.000 claims description 9
- 229910004205 SiNX Inorganic materials 0.000 claims description 8
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims 1
- 206010040844 Skin exfoliation Diseases 0.000 description 10
- 238000011161 development Methods 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 229910016048 MoW Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法に関し、特に、３回のフォトリソグラフィ工程により製造できる薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法に関する。
従来、通常の薄膜トランジスタ液晶ディスプレイデバイス（ＴＦＴ ＬＣＤ）を製造する方法は、アレイ基板を製造するアレイ形成工程を５回のフォトリソグラフィにより行い、一部分は、４回フォトリソグラフィ処理を採用している。そこで、４回リソグラフィは、主にグレートーンマスキング技術により、薄膜トランジスタのチャネル部分におけるソース・ドレイン金属層と半導体活性層部分をエッチングする。
このような通常の４回フォトリソグラフィ処理は下記の工程を含む。
まず、通常のゲートプロセスによりゲート層を形成し、さらにゲート絶縁層を堆積する。
続いて、半導体活性層、不純物ドープ半導体層及びソース・ドレイン金属層を堆積する。薄膜トランジスタのアイランドをエッチングして形成するために、グレートーンマスクでグレートーンレジストパターンを形成し、レジストパターンの一部を除去するアッシング処理を行い、チャネル部分を露出させてから、残留したレジストパターンを利用してチャネル部分の金属層、不純物ドープ半導体層、半導体活性層を続いてエッチングする。この工程において、金属層、不純物ドープ半導体層と半導体活性層をエッチングする必要があるため、フォトリソグラフィ処理において、チャネル部分のグレートーンマスクは厳しくコントロールされ、エッチング選択比及び均一性について厳しく要求され、プロセスの許容範囲に対する要求は非常に厳しい。
本発明は、従来技術の上記問題点に鑑みて、プロセスの許容範囲に対する要求を緩め、薄膜トランジスタの設計を簡略化できる薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法を提供することを目的とする。
本発明の他の目的は、従来のフォトリソグラフィ処理で三枚のマスクで薄膜トランジスタを形成し、アレイ形成工程のコストを削減し、設備の利用時間を減縮でき、さらに、生産率を向上できる薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法を提供することである。
本発明の第１の態様は、基板に形成されたゲートライン及びゲート電極と、前記ゲートライン及びゲート電極上に順次形成された、ゲート絶縁層となる第１の絶縁層、半導体活性層及び不純物ドープ半導体層と、前記不純物ドープ半導体層上に形成されたデータライン、前記データラインと電気的に接続する第１のソース・ドレイン電極、前記第１のソース・ドレイン電極と相互に離間する第２のソース・ドレイン電極と、を含み、前記ゲートライン上にその上の不純物ドープ半導体層及び半導体活性層を分断する分断溝が形成され、第２の絶縁層が前記分断溝と、ゲートライン及びゲート電極以外のガラス基板とを覆うように形成され、画素電極が前記第２のソース・ドレイン電極と一体となるように前記第２の絶縁層に形成されると共に、第２のソース・ドレイン電極の形成された位置にゲート電極上の不純物ドープ半導体層と重なる薄膜トランジスタ液晶ディスプレイ画素構造である。
一実施例において、ゲートライン及びゲート電極は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜、或いはＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの任意組合せからなる積層膜である。
一実施例において、第１の絶縁層又は第２の絶縁層は、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜、或いはＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意組合せからなる積層膜である。
一実施例において、前記第１のソース・ドレイン電極、前記データライン又は第２のソース・ドレイン電極は、Ｍｏ、ＭｏＷ又はＣｒの単層膜、或いはＭｏ、ＭｏＷ又はＣｒの任意組合せからなる積層膜である。
本発明のその他の態様は、基板上にゲート金属層、ゲート絶縁層となる第１の絶縁層、半導体活性層及び不純物ドープ半導体層を順次堆積し、第１のグレートーンマスクで塗布されたレジストを露光、現像した後、レジストなし領域、レジスト部分的保留領域及びレジスト完全保留領域を含む第１のレジストパターンを形成し、前記レジストなし領域をエッチングすることによりゲート金属層からなるゲートライン及びゲート電極パターンを形成し、エッチングを完了した後、前記第１のレジストパターンに対してアッシング処理を行い、前記レジスト部分的保留領域のレジストを全て除去し、前記レジスト完全保留領域のレジストを所定の厚さまで除去することにより、ゲートライン上不純物ドープ半導体層の一部を露出し、続いて、露出された不純物ドープ半導体層及び半導体活性層をエッチングし、ゲートライン上の分断溝を形成し、続いて第２の絶縁層を堆積し、レジストの剥離処理により分断溝を除くゲートライン及びゲート電極上方の第２の絶縁層を剥離する第１の工程と、
前記第１の工程を完了した基板上に第１の金属層を堆積し、第２のグレートーンマスクで、塗布されたレジストを露光、現像した後レジストなし領域、レジスト部分的保留領域、レジスト完全保留領域を含む第２のレジストパターンを形成し、フォトリソグラフィ処理で前記レジストなし領域をエッチングして薄膜トランジスタチャネルを形成すると共に、第１の金属層からなるデータラインと一体となる第１のソース・ドレイン電極パターンを形成する第２の工程と、
を含む薄膜トランジスタ液晶ディスプレイ画素構造の製造方法である。
前記第１の工程を完了した基板上に第１の金属層を堆積し、第２のグレートーンマスクで、塗布されたレジストを露光、現像した後レジストなし領域、レジスト部分的保留領域、レジスト完全保留領域を含む第２のレジストパターンを形成し、フォトリソグラフィ処理で前記レジストなし領域をエッチングして薄膜トランジスタチャネルを形成すると共に、第１の金属層からなるデータラインと一体となる第１のソース・ドレイン電極パターンを形成する第２の工程と、
を含む薄膜トランジスタ液晶ディスプレイ画素構造の製造方法である。
一実施例において、前記第２の工程は、エッチングした後さらに、レジストをアッシング処理し、レジスト部分的保留領域のレジストを全て除去し、レジスト完全保留領域のレジストを所定の厚さまで除去して、一体となるデータライン及び第１のソース・ドレイン電極を露出させることと、パッシベーション層を堆積し、レジスト剥離処理により、画素電極及び第２のソース・ドレイン電極領域のレジストとパッシベーション層を剥離して第１の金属層を露出させることと、露出された第１の金属層をエッチングし、画素電極領域の第２の絶縁層及び第２のソース・ドレイン電極領域の不純物ドープ半導体層を露出させることをさらに含む。前記第２の工程後、基板に画素電極薄膜を堆積し、第３枚のマスクで露光してエッチングすることにより、一体となる画素電極及び第２のソース・ドレイン電極を形成することをさらに含む。
その他の実施例によって、前記第２の工程は、前記第１の金属層を堆積する前に画素電極層を堆積し、チャネルを形成すると共にこの画素電極層からなる一体となる画素電極及び第２のソース・ドレイン電極パターンを形成することと、エッチングを完了した後、レジストに対してアッシング処理を行い、レジスト部分的保留領域のレジストを全て除去し、レジスト完全保留領域のレジストを所定の厚さまで除去することにより、一体となる画素電極及び第２のソース・ドレイン電極上方の第１の金属層を露出させ、且つエッチングすることにより、一体となる画素電極及び第２のソース・ドレイン電極を露出させることと、レジスト剥離処理でデータライン及び第１のソース・ドレイン電極上方のレジストを剥離することと、をさらに含む。一実施例において、第２の工程後、基板上にパッシベーション薄膜を堆積し、第３のマスクで露光、エッチングすることにより、画素電極パターンを露出させることをさらに含む。
本発明によれば、第１回のレジストマスキングと剥離処理を組合わせることによって、ゲートライン及びゲート電極、半導体活性層、不純物ドープ半導体層、第２の絶縁層及びゲートライン上の分断溝を形成するため、アレイ形成工程のコスト及び設備の利用時間を減縮でき、生産率を向上できる。
また、本発明によれば、第２のグレートーンマスクでチャネル、ソース・ドレイン電極を形成するための第１の金属層及び透明画素電極を形成するため、アレイ形成工程のコスト及び設備の利用時間を減縮でき、生産率を向上できる。
さらに、第１回のグレートーンマスキングにおいて、第２の絶縁層を利用して平坦化を実現するため、後続する工程の許容範囲を拡大できる。さらに、本発明によれば、薄膜トランジスタのドレイン・ソース電極として透明金属電極を採用するため、接触抵抗による問題を回避できる。
次に、添付した図面を参照しながら本発明をより具体的に説明する。図面において本発明の例示的な実施例が示される。しかし、本発明は種々の違う実施形態により実現でき、ここで例示された実施例に限定されない。これらの実施例は、本発明を完全且つ十分に公開するため、かつ当業者に本発明の趣旨を伝えるために提供される。添付図面において、明示するため、層や領域の厚さは誇張して示される。本明細書において、ある素子や層は、他の素子や層の上に位置する、又は他の素子や層に連結すると言及するとき、この素子や層は、他の素子や層の上に直接位置し、又は他の素子や層に直接連結してもよく、中間素子や層を介在しても良い。便宜上、可能な限り同様な構成要素について同様な参照符号を付ける。
本発明の実施例によれば、薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法が提供される。この製造方法によれば、グレートーンマスキングと剥離処理を組合わせることによりゲートライン及びゲート電極、半導体活性層、不純物ドープ半導体層及び分断溝が形成され、アレイ形成処理のコスト及び設備の利用時間を削減でき、生産率を向上できる。
本発明において、グレートーンマスクはハーフトンマスクも含む。ここで、マスクにおいて光の完全透過領域以外に、光の部分的透過領域も形成される。この光の部分的透過領域は、例えばグレーティング（ｇｒａｔｉｎｇ）のようなスリット構造で光の乱射、回折などにより光の透過率を低減し、又は、この部分的透光領域が半透明層のみで形成されることにより、光の透過率を低減する。上記マスクで塗布されたレジスト（例えば正型レジスト）を露光する時、完全透光領域において、対応するレジスト層が完全に露光される。一方、部分的透光領域において、対応するレジスト層が部分的に露光される。このレジスト層を現像した後、完全に露光されたレジストは完全に除去され、部分的に露光されたレジストは部分的に保留されことにより減薄される。これにより、三次元のレジストパターンが形成される。
実施例１
本発明の第１の実施例による薄膜トランジスタ液晶ディスプレイ画素構造は、基板と、ゲートラインと、ゲート電極と、ゲート絶縁層となる第１の絶縁層と、半導体活性層と、不純物ドープ半導体層と、第２の絶縁層と、第１と第２のソース・ドレイン電極と、画素電極及びパッシベーション層などを含む。ここで、ゲート電極及びゲートライン上に順次第１の絶縁層、半導体活性層と不純物ドープ半導体層が配置される。ゲートライン上に分断溝が形成され、この分断溝から第１の絶縁層が露出される。第２の絶縁層は分断溝と、ゲートライン及びゲート電極以外の基板上を覆う。画素電極と第２のソース・ドレイン電極は一体となり第２の絶縁層の上方に位置し、第２のソース・ドレイン電極が形成されるところでゲート電極上の不純物ドープ半導体層と連結する。パッシベーション層は画素電極が形成されていない部分を覆うように形成される。
本発明の第１の実施例による薄膜トランジスタ液晶ディスプレイ画素構造は、基板と、ゲートラインと、ゲート電極と、ゲート絶縁層となる第１の絶縁層と、半導体活性層と、不純物ドープ半導体層と、第２の絶縁層と、第１と第２のソース・ドレイン電極と、画素電極及びパッシベーション層などを含む。ここで、ゲート電極及びゲートライン上に順次第１の絶縁層、半導体活性層と不純物ドープ半導体層が配置される。ゲートライン上に分断溝が形成され、この分断溝から第１の絶縁層が露出される。第２の絶縁層は分断溝と、ゲートライン及びゲート電極以外の基板上を覆う。画素電極と第２のソース・ドレイン電極は一体となり第２の絶縁層の上方に位置し、第２のソース・ドレイン電極が形成されるところでゲート電極上の不純物ドープ半導体層と連結する。パッシベーション層は画素電極が形成されていない部分を覆うように形成される。
ゲートライン及びゲート電極は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜、或いはＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの任意組合せからなる積層膜である。
第１の絶縁層又は第２の絶縁層は、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜、或いはＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意組合せからなる積層膜である。
第１のソース・ドレイン電極、データライン又は第２のソース・ドレイン電極は、Ｍｏ、ＭｏＷ又はＣｒの単層膜、或いはＭｏ、ＭｏＷ又はＣｒの任意組合せからなる積層膜である。
本発明の第１の実施例による画素構造の製造方法は、以下の工程を含む。
第１の工程において、基板上にゲート金属層、ゲート絶縁層となる第１の絶縁層、半導体活性層及び不純物ドープ半導体層を順次堆積し、第１のグレートーンマスクで塗布されたレジストを露光、現像した後、レジストなし領域、レジスト部分的保留領域及びレジスト完全保留領域を含む第１のレジストパターンを形成する。そこで、レジストなし領域は、ゲートライン及びゲートアイランド以外の部分を形成する領域であり、レジスト部分的保留領域は、ゲートライン上の分断溝を形成する領域である。前記レジストなし領域をエッチングすることによりゲートライン及びゲートアイランドパターンを形成する。このエッチング処理は、不純物ドープ半導体層、半導体活性層、第１の絶縁層及びゲート金属層に対するエッチングを含む。エッチング処理を完了した後、レジストパターンに対してアッシング処理を行い、レジスト部分的保留領域のレジストを全て除去し、レジスト完全保留領域のレジストを所定の厚さまで除去することにより、ゲートライン上の不純物ドープ半導体層の一部を露出する。続いて、露出された不純物ドープ半導体層及び半導体活性層をエッチングし、ゲートライン上の分断溝を形成する。第２の絶縁層を堆積し、レジストの剥離処理により分断溝を除くゲートライン及びゲートアイランド上方の第２の絶縁層を剥離する。
続いて行う第２の工程において、前記第１の工程を完了した基板上に第１の金属層を堆積し、第２のグレートーンマスクで、塗布されたレジストを露光、現像した後レジストなし領域、レジスト部分的保留領域及びレジスト完全保留領域を含む第２のレジストパターンを形成する。ここで、レジスト完全保留領域は、画素電極と第２のソース・ドレイン電極を一体に形成する領域を含み、レジスト部分的保留領域は、データラインと第１のソース・ドレイン電極を一体的に形成する領域を含む。その他の部分はレジストなし領域である。レジストなし領域をエッチングすることにより薄膜トランジスタチャネルを形成すると共に、一体となるデータライン及び第１のソース・ドレイン電極パターンと、画素電極と第２のソース・ドレイン電極領域に位置する第１の金属層を形成する。このエッチング処理は、第１の金属層及び不純物ドープ半導体層に対するエッチングを含む。エッチング処理を完了した後、レジストパターンに対してアッシング処理し、レジスト部分的保留領域のレジストを全て除去し、レジスト完全保留領域のレジストを所定の厚さまで除去することにより、一体となるデータラインと第１のソース・ドレイン電極パターンを露出させる。この際に、画素電極及び第２のソース・ドレイン電極領域上方にレジストは部分的に残留される。次に、一層のパッシベーション層を堆積し、レジストの剥離処理により画素電極及び第２のソース・ドレイン電極上方のパッシベーション層及びレジストを剥離し、続いて画素電極及び第２のソース・ドレイン電極領域の第１の金属層に対してエッチングする。
第３の工程において、第２の工程が完了した基板に画素電極薄膜を堆積し、第３のマスクでマスキングし、露光してエッチングすることにより、一体となる画素電極及び第２のソース・ドレイン電極を形成する。
次に、添付された図面を参照しながら本発明の第１の実施例にかかる画素構造の製造方法及びそれにより得られた画素構造を説明する。
図１ａないし図３ｄは本発明の第１の実施例にかかる画素構造の製造方法を示す。
図１ａは本発明の第１の実施例により第１のグレートーンマスクで露光、現像した後得られたレジストの平面図である。図１ｂ及び１ｃはそれぞれ図１ａのＡ−Ａ’線及びＢ−Ｂ’線断面図である。
まず、例えば清潔なガラス基板２０にゲート金属層２１（例えばＭｏ、Ａｌ／Ｎｄ、Ｃｕなど）を堆積し、このゲート金属層上にさらにゲート絶縁層となる第１の絶縁層２２（例えばＳｉＮｘ）を堆積し、この第１の絶縁層上に半導体活性層２３（例えば非晶質シリコン（ａ−Ｓｉ）又は多晶質シリコン（ｐｏｌｙ−Ｓｉ）など）を堆積し、続いて不純物ドープ半導体層（例えばＢ、Ｐなどの不純物を注入してｐドープ又はｎドープ半導体層を形成する）を堆積する。第１のグレートーンマスクで例えばスピーンコーティングされたレジスト層に対して露光した後、図１ａ〜１ｃに示すように、ゲートライン及びゲートアイランド（ゲート電極を形成する）の形を有するレジストパターンが得られる。図１ａにおいて、レジストパターンの全体的に水平方向に延びる帯状部分はゲートライン領域に対応し、帯状部分から突出する島状の部分はゲート電極領域に対応する。図１ａから分かるように、形成すべきゲートライン２（図１ｆ参照）及びゲート電極１（図１ｄ参照）以外のその他の領域に、レジストが存在しないレジストなし領域を形成する。ゲートラインに分断溝（図１ｇ参照）を形成する領域にレジスト部分的保留領域となる第１のレジスト２５を形成し、ゲートラインの分断溝を除くその他の領域及びゲート電極上にレジスト完全保留領域となる第１のレジスト２５’を形成する。
次に、エッチングを行い、レジストなし領域のレジストにより保護されない不純物ドープ半導体層２４、半導体活性層２３、第１の絶縁層２２及びゲート金属層２１を順次エッチングして除去し、ガラス基板２０を露出させる。そこで、ゲート金属層に対するエッチングによりゲート電極１（図１ｄ）及びゲートライン２（図１ｆ）が形成される。図１ｄにはこれにより得られた構造の図１ａのＡ−Ａ’線断面図が示される。続いて、レジストのアッシング処理を行い、レジスト部分的保留領域の第１のレジスト２５を全て除去することにより、ゲートライン２上の部分的不純物ドープ半導体層２４を露出させると共に、レジスト完全保留領域の第１のレジスト２５’を所定の厚さまで除去する。図１ｅ及び図１ｆは、本発明の第１の実施例において、第１のグレートーンマスクを採用する工程において、レジストに対してアッシング処理した後の図１ａのＡ−Ａ’線及びＢ−Ｂ’線断面図をそれぞれ示す。図１ｆにより、ゲートライン２の不純物ドープ半導体層２４の一部が露出されることが分かる。続いて、露出されたこの不純物ドープ半導体層２４及びその下の半導体活性層２３に対してエッチングし、図１ｇに示すように、第１の絶縁層２２を露出させ、ゲートライン上の分断溝３が得られる。図１ｇは本発明の第１の実施例において、第１のグレートーンマスクを採用する工程において、半導体活性層に対してエッチングした後の図１ａのＢ−Ｂ’線断面図を示す。
図１ｈは本発明の第１の実施例において第２の絶縁層を堆積した後の図１ａのＡ−Ａ’線断面図を示す。図１ｉ及び図１ｊは、本発明の第１の実施例において剥離処理を行った後の図１ａのＡ−Ａ’線及びＢ−Ｂ’線断面図である。
図１ｈに示すように、毛布で覆うように第２の絶縁層２６を堆積しゲート電極を保護する。レジストの剥離処理を採用し、ゲートライン及びゲートアイランド上方においてレジスト上を覆う第２の絶縁層２６を剥離する。その結果、図１ｉに示すように、ゲート電極上の不純物ドープ半導体層を露出させると共に、図１ｊに示すように、分断溝は第２の絶縁層２６により覆われる。図面から分かるように、第２の絶縁層２６により基板の表面を基本的に平坦化させる。そして、本発明の第１のマスクを採用する全てのプロセスを完成し、図１ｋに示された完備した画素構造が得られる。図１ｋにおいて、帯状のゲートラインが水平方法に延び、ゲート電極はゲートラインから突出する。さらに、第２の絶縁層はゲートライン上の分断溝と、ゲートライン及びゲート電極以外のガラス基板上を覆う。
図２ａは本発明の第１の実施例において第２のグレートーンマスクで露光、現像した後に得られた状態の平面図であり、図２ｂは図２ａのＣ−Ｃ’線断面図である。
次に、得られた構造に第１の金属層２７（例えばＭｏ、Ａｌ、Ｃｕ等）及び第２のレジストを順次堆積し、図２ａ及び図２ｂに示すように、第２のグレートーンマスクで露光し、一体となるデータライン及びソース電極と、一体となる画素電極及びドレイン電極との形を有するレジストパターンを形成する（影で示された部分）。図２ｂから分かるように、例えば、スピーンコーティングされたレジストに対して露光、現像して三次元的なレジストが得られる。ここで、ゲート電極及びデータライン領域にレジスト部分的保留領域となる第２のレジスト（グレートーン）２８が形成され、ドレイン電極及び画素電極領域にレジスト完全保留領域となる第２のレジスト（フルトーン）２８’が形成され、その他の部分はレジストが存在しないレジストなし領域である。
図２ｃ〜図２ｇは、それぞれ本発明の第１の実施例において、第２のグレートーンマスクを採用する工程において、レジストなし領域をエッチングした後、レジストをアッシングし、パッシベーション層を堆積した後、レジストを剥離した後及び第１の金属層をエッチングした後の図２ａのＣ−Ｃ’線断面図である。
レジストなし領域、即ちレジストにより保護されない領域に対してエッチングし（第１の金属層及び不純物ドープ半導体層に対するエッチング）、図２ｃに示すように、薄膜トランジスタチャネル４を形成し、一体となるソース電極５及びデータライン７（図３ａにおいて垂直方向に延びる）と、画素電極及びドレイン電極領域に位置する第１の金属層２７を形成する。続いて、レジストのアッシング処理を行い、図２ｄに示すように、レジスト部分的保留領域の第２のレジスト２８を全て除去し、ソース電極及びデータラインを露出させ、ドレイン電極及び画素電極領域に第２のレジスト２８’の一部を残す。続いて、図２ｅに示すように、パッシベーション層３１を堆積する。次に、図２ｆに示すように、レジストの剥離処理を兼用し、ドレイン電極及び画素電極領域に部分的に残されたレジスト及びパッシベーション層を剥離し、ドレイン電極及び画素電極領域の第１の金属層２７を露出させる。最後に、図２ｇに示すように、露出された第１の金属層２７をエッチングし、ドレイン電極領域の不純物ドープ半導体層及び画素電極領域の第２の絶縁層を露出させる。
図３ａは本発明の第１の実施例により通常の第３のマスクで露光、現像した後の平面図である。図３ｂは図３ａのＤ−Ｄ’線断面図である。図３ｃ及び３ｄは、それぞれ本発明の通常の第３のマスクで画素電極に対してエッチングした後且つレジストを剥離した後の図３ａのＤ−Ｄ’線断面図である。
最後に、得られた構造に画素電極層２９’（例えば、酸化インジウムスズ層（ＩＴＯ）等）を堆積し、図３ａ及び３ｂに示すように、通常の第３のマスクで露光した後第３回のフォトリソグラフィによりレジスト３０を形成する。次に、図３ｃに示すように、画素電極をエッチングし、レジストに覆われていない画素電極層２９’を除去し、一体となる画素電極２９と、不純物ドープ半導体層２４と接触するドレイン電極６とを形成する。最後に、図３ｄに示すように、レジストの剥離処理を行い、形成された画素電極２９とドレイン電極６を露出させ、最終的なパターンが得られる。
実施例２
本発明の第２の実施例による薄膜トランジスタ液晶ディスプレイ画素構造は、基板と、ゲートラインと、ゲート電極と、ゲート絶縁層となる第１の絶縁層と、半導体活性層と、不純物ドープ半導体層と、第２の絶縁層と、第１と第２のソース・ドレイン電極と、画素電極とパッシベーション層等を含む。ここで、ゲート電極及びゲートライン上に第１の絶縁層、半導体活性層と不純物ドープ半導体層が順次堆積される。ゲートライン上に不純物ドープ半導体層と半導体活性層を分断する分断溝が形成される。第２の絶縁層は、分断溝とゲートラインおよびゲート電極以外の基板を覆う。画素電極は、第２のソース・ドレイン電極と一体となり第２の絶縁層上方に位置し、且つ第２のソース・ドレイン電極が形成される位置でゲート電極上の不純物ドープ半導体層と連結する。第１のソース・ドレイン電極及びデータライン下方に透明画素電極層が保留され、パッシベーション層は画素電極以外の部分を覆う。
本発明の第２の実施例による薄膜トランジスタ液晶ディスプレイ画素構造は、基板と、ゲートラインと、ゲート電極と、ゲート絶縁層となる第１の絶縁層と、半導体活性層と、不純物ドープ半導体層と、第２の絶縁層と、第１と第２のソース・ドレイン電極と、画素電極とパッシベーション層等を含む。ここで、ゲート電極及びゲートライン上に第１の絶縁層、半導体活性層と不純物ドープ半導体層が順次堆積される。ゲートライン上に不純物ドープ半導体層と半導体活性層を分断する分断溝が形成される。第２の絶縁層は、分断溝とゲートラインおよびゲート電極以外の基板を覆う。画素電極は、第２のソース・ドレイン電極と一体となり第２の絶縁層上方に位置し、且つ第２のソース・ドレイン電極が形成される位置でゲート電極上の不純物ドープ半導体層と連結する。第１のソース・ドレイン電極及びデータライン下方に透明画素電極層が保留され、パッシベーション層は画素電極以外の部分を覆う。
本発明の第２の実施例による画素構造の製造方法は以下の工程を含む。
第１の工程において、基板上にゲート金属層、ゲート絶縁層となる第１の絶縁層、半導体活性層、不純物ドープ半導体層を順次堆積し、グレートーンマスクである第１のマスクで塗布されたレジスト層を露光、現像してレジストなし領域と、レジスト部分的保留領域と、レジスト完全保留領域を含むレジストパターンを形成する。ここで、レジストなし領域はゲートライン及びゲートアイランド以外の部分を形成する領域であり、レジスト部分的保留領域はゲートライン上の分断溝を形成する領域である。レジストなし領域をエッチングすることによってゲートライン及びゲート電極を形成する。このエッチングは、不純物ドープ半導体層、半導体活性層、第１の絶縁層、ゲート金属層に対するエッチングを含む。上記エッチングを完了した後、レジストパターンに対しアッシング処理を行い、レジスト部分的保留領域のレジストを全て除去し、レジスト完全保留領域のレジストを所定の厚さまで除去することにより、ゲートライン上の不純物ドープ半導体層を部分的に露出させ、続いて、露出された不純物ドープ半導体層及び半導体活性層をエッチングすることにより、ゲートライン上に分断溝を形成する。第２の絶縁層を堆積し、レジストの剥離処理を利用して分断溝を除くゲートライン及びゲートアイランド上方の第２の絶縁層をエッチングして除去する。
第２の工程において、前記第１の工程が完了した基板上に透明画素電極層及び第１の金属層を順次堆積し、グレートーンマスクである第２のマスクで、塗布されたレジストを露光、現像した後レジストなし領域、レジスト部分的保留領域及びレジスト完全保留領域を含むレジストパターンを形成する。ここで、レジスト完全保留領域は、一体となるデータライン及び第１のソース・ドレイン電極を形成する領域であり、レジスト部分的保留領域は、一体となる透明画素電極及び第２のソース・ドレイン電極を形成する領域であり、その他の部分はレジストなし領域である。レジストなし領域をエッチングすることにより薄膜トランジスタチャネルを形成すると共に、一体となる画素電極と第２のソース・ドレイン電極パターン、及び一体となるデータライン及び第１のソース・ドレイン電極パターンを形成する。このエッチング処理は、第１の金属層、画素電極層及び不純物ドープ半導体層に対するエッチングを含む。上記エッチング処理を完了した後、レジストパターンに対してアッシング処理を行い、レジスト部分的保留領域のレジストを全て除去し、レジスト完全保留領域のレジストを所定の厚さまで除去することにより、一体となる画素電極及び第２のソース・ドレイン電極パターン上方の第１の金属層を露出させる。さらに、露出された第１の金属層に対してエッチングを行い、一体となる画素電極及び第２のソース・ドレイン電極を露出させる。最後に、レジストの剥離処理によりデータラインと第１のソース・ドレイン電極上方のレジストを剥離する。
第３の工程において、第２の工程が完了した基板上にパッシベーション層薄膜を堆積し、第３のマスクで露光してエッチングし、画素電極部分のパターンを露出させる。
次に、添付した図面を参照しながら本発明の第２の実施例による画素構造の製造方法及びそれにより製造された画素構造を具体的に説明する。
図４ａないし図６ｃに本発明の第２の実施例による画素構造の製造方法を示す。図４ａないし図４ｋにより示された第１のマスクを採用する工程は、前述した本発明の第１の実施例と同様であるため、その詳細な説明を省略する。
図５ａは本発明の第２の実施例による第２のグレートーンマスクで露光、現像した後の平面図、図５ｂは図５ａのＣ−Ｃ’線断面図である。
図４ｋに示された構造上に透明画素電極層２９’（例えばインジウム・スズ酸化物等）と第１の金属層２７（例えばＭｏ、Ａｌ、Ｃｕ等）を順次堆積し、図５ａ及び５ｂに示すように、第２のグレートーンマスクで露光し、一体となるデータライン及びソース電極と、一体となる画素電極及びドレイン電極との形状を有するレジストパターン（影で示される）を形成する。図５ｂから分かるように、例えばスピーンコーティングされたレジストを露光、現像して三次元的なレジストパターンが得られる。そこで、レジスト完全保留領域における第２のレジスト（フルトーン）２８’は厚く形成され、レジスト部分的保留領域の第２のレジスト（グレートーン）２８は薄く形成される。レジスト完全保留領域にソース電極及びデータラインが形成され、レジスト部分的保留領域でドレイン電極及び画素電極が形成され、その他の部分はレジストなし領域である。
図５ｃないし図５ｆはそれぞれ本発明第２の実施例による第２枚のグレートーンマスクを採用する工程において、レジストなし領域をエッチングした後、レジストをアッシングした後、第１の金属層をエッチングした後、及びレジストを剥離した後の図５ａのＣ−Ｃ’線断面図である。
レジストなし領域、即ちレジストにより保護されない領域に対してエッチングし（第１の金属層、透明画素電極層及び不純物ドープ半導体層に対するエッチング）、図５ｃに示すように、薄膜トランジスタチャネル４を形成する。同時に、第１の金属層をエッチングすることにより一体となるソース電極５及びデータライン（図示せず）を形成し、透明画素電極層をエッチングすることにより一体となる画素電極２９及びドレイン電極６を形成する。ドレイン電極は不純物ドープ半導体層２４と直接接触し、ソース電極５と一部のデータラインは下方の透明画素電極層を介して不純物ドープ半導体層２４と接触する。続いて、レジストをアッシングし、図５ｄに示すように、レジスト部分的保留領域の第２のレジスト２８を全て除去し、ドレイン電極及び画素電極上方の第１の金属層２７を露出させる共に、レジスト完全保留領域のレジスト２８’を所定の厚さまで除去する。図５ｅに示すように、レジスト部分的保留領域の第２のレジストの除去で露出した第１の金属層に対してエッチングし、一体となる透明画素電極２９及びドレイン電極を露出させる。アッシング処理において、ソース電極及びデータライン領域におけるレジスト２８’は所定の厚さまで残るため、ソース電極５及びデータラインは第２のレジスト２８’により保護されるため保留される。続いて、剥離処理によりこれらの領域に残った第２のレジスト２８’を剥離し、図５ｆに示すように、一体となるソース電極５及びデータラインを露出させる。
図６ａは本発明の第２の実施例による通常の第３のマスクで露光、現像した後の平面図、図６ｂは図６ａ のＤ−Ｄ’線断面図である。図６ｃは本発明の第２の実施例の第３の通常のマスクを採用する工程において、パッシベーション層をエッチングし、レジストを剥離した後の、図６ａ のＤ−Ｄ’線断面図である。
最後に、パッシベーション層３１（例えばＳｉＮｘ等）を堆積し、図６ａ及び６ｂに示すように、通常の第３のレジストで露光してレジストパターンを形成し、第３のレジスト３０が得られる。パッシベーション層をエッチングして画素電極部分のパターンを露出させ、続いてレジストの剥離処理によりレジストを除去し、図６ｃに示すように、最終的なパターンを形成する。
上記第２の実施例において、第１の金属層をパターニングすることにより一体となるデータライン及びソース電極を形成し、画素電極層をパターニングすることにより一体となる画素電極及びドレイン電極を形成する。その他の実施例において、第１の金属層をパターニングすることにより一体となるデータライン及びドレイン電極を形成し、画素電極層をパターニングすることにより一体となる画素電極及びソース電極を形成しても良い。
上述した実施例は例示的なものであり、その他の方法により、例えば、違う材料又は材料の組合わせを選択して採用し、違うフォトリソグラフィ処理を採用して実現しても良い。また、ＴＦＴデバイス構造は、ＴＦＴの位置、方向、ゲート電極とソース・ドレイン電極を重ねる方式について、種々の修正又は変化が可能であることは明らかである。これらの修正又は変化は全て本発明の範囲に含まれる。
上記説明において、レジストのアッシング処理や、剥離処理などは従来により知られるため、詳細な説明が省略される。
一実施例によれば、第１のグレートーンマスクによるマスキングと剥離処理を組合わせることによって、ゲートライン及びゲート電極、半導体活性層、不純物ドープ半導体層、第２の絶縁層及びゲートライン上の分断溝を形成し、且つ、第２のグレートーンマスクでチャネル、ソース・ドレイン電極形成するための第１の金属層を形成するため、アレイ形成工程のコスト及び設備の利用時間を減縮でき、生産率を向上できる。
また、他の実施例によれば、第１のグレートーンマスクと剥離工程を組合わせることによって、ゲートライン及びゲート電極、半導体活性層、不純物ドープ半導体層、第２の絶縁層及びゲートライン上の分断溝を形成し、且つ、第２のグレートーンマスクでチャネル、ソース・ドレイン電極形成するための第１の金属層、透明画素電極を形成するため、アレイ工程のコスト及び設備の利用時間を減縮でき、生産率を向上できる。
さらに、本発明において、第１回のグレートーンマスキングにおいて、第２の絶縁層を利用して平坦化を実現でき、後続する工程の許容範囲を拡大する。また、本発明によれば、薄膜トランジスタのドレイン・ソース電極として透明電極を採用するため、接触抵抗による問題を回避できる。
上述した実施例は本発明の技術案を説明する目的で挙げられ、本発明を限定するものではない。最良な実施例に基づいて本発明を詳細に説明したが、必要に応じて違う材料又は設備で実現できることは、当業者にとって明らかであり、本発明に対する修正又は同等な変更は、本発明の精神及び範囲を逸脱することがない。
本出願は、２００６年１１月１０日付中国国家知識産権局に提出した第２００６１０１４５１１３．６号及び第２００６１０１４５１１２．１号特許出願の優先権を主張し、それら出願の内容は全てここで援用される。
１ ゲート電極、 ２ ゲートライン、 ３ 分断溝、 ４ チャネル、 ５ ソース電極、 ６ ドレイン電極、 ７ データライン、 ２０ ガラス基板、 ２１ ゲート金属層、 ２２ 第１の絶縁層、 ２３ 半導体活性層、 ２４ 不純物ドープ半導体層、 ２５ レジスト部分的保留領域の第１のレジスト（グレートーン）、 ２５’ レジスト完全保留領域の第１のレジスト（フルトーン）、 ２６ 第２の絶縁層、 ２７ 第１の金属層、 ２８ レジスト部分的保留領域の第２のレジスト（グレートーン）、 ２８’ レジスト完全保留領域の第２のレジスト（フルトーン）、 ２９ 画素電極、 ２９’ 画素電極層、 ３０ 第３回フォトリソグラフィにより形成されたレジスト、３１ パッシベーション層。
Claims (18)
- 基板に形成されたゲートライン及びゲート電極と、
前記ゲートライン及びゲート電極上に順次形成された、ゲート絶縁層となる第１の絶縁層、半導体活性層及び不純物ドープ半導体層と、
前記不純物ドープ半導体層上に形成されたデータライン、前記データラインと電気的に接続する第１のソース・ドレイン電極、前記第１のソース・ドレイン電極と相互に離間する第２のソース・ドレイン電極と、を含み、
前記ゲートライン上にその上の不純物ドープ半導体層及び半導体活性層を分断する分断溝が形成され、第２の絶縁層が前記分断溝と、ゲートライン及びゲート電極が形成されていない基板とを覆うように形成され、画素電極が前記第２のソース・ドレイン電極と一体となるように前記第２の絶縁層に形成されると共に、第２のソース・ドレイン電極の形成された位置にゲート電極上の不純物ドープ半導体層と重なることを特徴とする薄膜トランジスタ液晶ディスプレイ画素構造。 - 前記画素電極が形成されていない基板上を覆うパッシベーション層をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ液晶ディスプレイ画素構造。
- 前記第２の絶縁層の表面は前記不純物ドープ半導体層の表面と揃えられることを特徴とする請求項１に記載の薄膜トランジスタ液晶ディスプレイ画素構造。
- 前記第１のソース・ドレイン電極及びデータラインの下方に前記画素電極を形成する画素電極層が保留されることを特徴とする請求項１に記載の薄膜トランジスタ液晶ディスプレイ画素構造。
- 前記ゲートライン及びゲート電極は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜、或いはＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの任意組合せからなる積層膜であることを特徴とする請求項１に記載の薄膜トランジスタ液晶ディスプレイ画素構造。
- 前記第１の絶縁層及び第２の絶縁層は、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜、或いはＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意組合せからなる積層膜であることを特徴とする請求項１に記載の薄膜トランジスタ液晶ディスプレイ画素構造。
- 前記第１のソース・ドレイン電極、前記データライン及び第２のソース・ドレイン電極は、Ｍｏ、ＭｏＷ又はＣｒの単層膜、或いはＭｏ、ＭｏＷ又はＣｒの任意組合せからなる積層膜であることを特徴とする請求項１に記載の薄膜トランジスタ液晶ディスプレイ画素構造。
- 基板上にゲート金属層、ゲート絶縁層となる第１の絶縁層、半導体活性層及び不純物ドープ半導体層を順次堆積し、第１のグレートーンマスクでレジスト層を露光、現像した後、レジストなし領域、レジスト部分的保留領域及びレジスト完全保留領域を含む第１のレジストパターンを形成し、前記レジストなし領域をエッチングすることによりゲート金属層からなるゲートライン及びゲート電極パターンを形成し、エッチングを完了した後、前記第１のレジストパターンに対してアッシング処理を行い、前記レジスト部分的保留領域のレジストを全て除去し、前記レジスト完全保留領域のレジストを所定の厚さまで除去することにより、ゲートライン上の不純物ドープ半導体層の一部を露出し、続いて、露出された不純物ドープ半導体層及び半導体活性層をエッチングし、ゲートライン上の分断溝を形成し、続いて第２の絶縁層を堆積し、レジストの剥離処理により、分断溝を除くゲートライン及びゲート電極上方の第２の絶縁層を剥離することを含む、第１のグレートーンマスクを採用する第１の工程と、
前記第１の工程を完了した基板上に第１の金属層を堆積し、第２のグレートーンマスクで、レジスト層を露光、現像した後レジストなし領域、レジスト部分的保留領域、レジスト完全保留領域を含む第２のレジストパターンを形成し、フォトリソグラフィ処理で前記レジストなし領域をエッチングして薄膜トランジスタチャネルを形成すると共に、第１の金属層からなるデータラインと一体となる第１のソース・ドレイン電極パターンを形成することを含む、第２のグレートーンマスクを採用する第２の工程と、
を含むことを特徴とする薄膜トランジスタ液晶ディスプレイ画素構造の製造方法。 - 前記第１の工程における前記レジストなし領域は、ゲートライン及びゲート電極以外の領域を形成する領域であり、前記第１の工程における前記レジスト部分的保留領域は、ゲートライン上の分断溝を形成する領域であることを特徴とする請求項８に記載の薄膜トランジスタ液晶ディスプレイ画素構造の製造方法。
- 前記第１の工程において、レジストなし領域に対するエッチングは、不純物ドープ半導体層エッチング、半導体活性層エッチング、第１の絶縁層エッチング及びゲート金属層エッチングを含むことを特徴とする請求項８に記載の薄膜トランジスタ液晶ディスプレイ画素構造の製造方法。
- 前記第２の工程は、エッチングした後さらに、
レジストに対してアッシング処理を行い、レジスト部分的保留領域のレジストを全て除去し、レジスト完全保留領域のレジストを所定の厚さまで除去して一体となるゲートライン及び第１のソース・ドレイン電極を露出させることと、
パッシベーション層を堆積し、レジスト剥離処理により、画素電極及び第２のソース・ドレイン電極領域のレジストとパッシベーション層を剥離して第１の金属層を露出させることと、
露出された第１の金属層をエッチングし、画素電極領域の第２の絶縁層と第２のソース・ドレイン電極領域の不純物ドープ半導体層を露出させることを、
含むことを特徴とする請求項８に記載の薄膜トランジスタ液晶ディスプレイ画素構造の製造方法。 - 前記第２の工程後、基板に画素電極薄膜を堆積し、第３のマスクで露光してエッチングすることにより、一体となる画素電極及び第２のソース・ドレイン電極を形成することをさらに含むことを特徴とする請求項１１に記載の薄膜トランジスタ液晶ディスプレイ画素構造の製造方法。
- 前記第２の工程におけるレジスト完全保留領域は、一体となる画素電極及び第２のソース・ドレイン電極を形成する領域を含み、前記第２の工程におけるレジスト部分的保留領域は一体となるデータライン及び第１のソース・ドレイン電極を形成する領域を含み、その他の部分はレジストなし領域であることを特徴とする請求項１１に記載の薄膜トランジスタ液晶ディスプレイ画素構造の製造方法。
- 前記第２の工程において、薄膜トランジスタチャネル部分を形成するためのレジストなし領域に対するエッチングは、第１の金属層エッチングと不純物ドープ半導体層のエッチングを含むことを特徴とする請求項８または１３に記載の薄膜トランジスタ液晶ディスプレイ画素構造の製造方法。
- 前記第２の工程は、
前記第１の金属層を堆積する前に画素電極層を堆積し、チャネルを形成すると共にこの画素電極層からなる一体となる画素電極及び第２のソース・ドレイン電極パターンを形成することと、
エッチングを完了した後、レジストに対してアッシング処理を行い、レジスト部分的保留領域のレジストを全て除去し、レジスト完全保留領域のレジストを所定の厚さまで除去することにより、一体となる画素電極及び第２のソース・ドレイン電極上方の第１の金属層を露出させ、且つその後でエッチングすることにより、一体となる画素電極及び第２のソース・ドレイン電極を露出させることと、
レジスト剥離処理でデータライン及び第１のソース・ドレイン電極上方のレジストを剥離することと、
をさらに含むことを特徴とする請求項８に記載の薄膜トランジスタ液晶ディスプレイ画素構造の製造方法。 - 前記第２の工程後、基板上にパッシベーション薄膜を堆積し、第３のマスクで露光してエッチングすることにより、画素電極パターンを露出させることをさらに含むことを特徴とする請求項１５に記載の薄膜トランジスタ液晶ディスプレイ画素構造の製造方法。
- 前記第２の工程におけるレジスト完全保留領域は、一体となるデータライン及び第１のソース・ドレイン電極とを含み、前記第２の工程におけるレジスト部分的保留領域は、一体となる画素電極及び第２のソース・ドレイン電極領域を形成する領域を含み、その他の部分はレジストなし領域であることを特徴とする請求項１５に記載の薄膜トランジスタ液晶ディスプレイ画素構造の製造方法。
- 前記第２の工程において、薄膜トランジスタチャネル部分を形成するためレジストなし領域に対するエッチングは、第１の金属層エッチング、画素電極層エッチングと不純物ドープ半導体層エッチングを含むことを特徴とする請求項１５または１７に記載の薄膜トランジスタ液晶ディスプレイ画素構造の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610145112.1 | 2006-11-10 | ||
| CN200610145113.6 | 2006-11-10 | ||
| CNB2006101451136A CN100444012C (zh) | 2006-11-10 | 2006-11-10 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
| CNB2006101451121A CN100432812C (zh) | 2006-11-10 | 2006-11-10 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008122968A JP2008122968A (ja) | 2008-05-29 |
| JP4837649B2 true JP4837649B2 (ja) | 2011-12-14 |
Family
ID=39368369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007293686A Expired - Fee Related JP4837649B2 (ja) | 2006-11-10 | 2007-11-12 | 薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7892897B2 (ja) |
| JP (1) | JP4837649B2 (ja) |
| KR (1) | KR100917654B1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7952099B2 (en) | 2006-04-21 | 2011-05-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor liquid crystal display array substrate |
| CN100483232C (zh) | 2006-05-23 | 2009-04-29 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| KR100846974B1 (ko) | 2006-06-23 | 2008-07-17 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 |
| JP4740203B2 (ja) | 2006-08-04 | 2011-08-03 | 北京京東方光電科技有限公司 | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 |
| JP4823989B2 (ja) * | 2006-09-11 | 2011-11-24 | 北京京東方光電科技有限公司 | Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法 |
| CN100423082C (zh) | 2006-11-03 | 2008-10-01 | 北京京东方光电科技有限公司 | 一种平板显示器系统内接口单元 |
| CN100461432C (zh) | 2006-11-03 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种薄膜晶体管沟道结构 |
| CN100442132C (zh) | 2006-11-17 | 2008-12-10 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| CN100432770C (zh) * | 2006-11-29 | 2008-11-12 | 北京京东方光电科技有限公司 | 一种液晶显示器装置 |
| US9052550B2 (en) | 2006-11-29 | 2015-06-09 | Beijing Boe Optoelectronics Technology Co., Ltd | Thin film transistor liquid crystal display |
| CN100462795C (zh) | 2006-11-29 | 2009-02-18 | 北京京东方光电科技有限公司 | 取向液和隔垫物的制备方法 |
| CN100524781C (zh) * | 2006-12-13 | 2009-08-05 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
| CN1996133A (zh) | 2006-12-13 | 2007-07-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器及其制造方法 |
| CN100461433C (zh) | 2007-01-04 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| TWI358820B (en) * | 2008-02-29 | 2012-02-21 | Chunghwa Picture Tubes Ltd | Active device array substrate and fabrication meth |
| US8021935B2 (en) * | 2008-10-01 | 2011-09-20 | Hewlett-Packard Development Company, L.P. | Thin film device fabrication process using 3D template |
| CN101819363B (zh) * | 2009-02-27 | 2011-12-28 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| WO2010107027A1 (ja) * | 2009-03-17 | 2010-09-23 | 凸版印刷株式会社 | 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置 |
| US9530808B2 (en) * | 2013-09-12 | 2016-12-27 | Boe Technology Group Co., Ltd. | TFT array substrate, manufacturing method thereof, and display device |
| KR102210366B1 (ko) * | 2014-06-12 | 2021-02-02 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN105914183B (zh) * | 2016-06-22 | 2019-04-30 | 深圳市华星光电技术有限公司 | Tft基板的制造方法 |
| US11055593B1 (en) * | 2020-01-07 | 2021-07-06 | Capital One Services, Llc | Providing alerts via a color changing transaction card |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02210872A (ja) * | 1989-02-10 | 1990-08-22 | Casio Comput Co Ltd | Ｔｆｔパネルおよびその製造方法 |
| CN1244891C (zh) | 1992-08-27 | 2006-03-08 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
| JP3378280B2 (ja) * | 1992-11-27 | 2003-02-17 | 株式会社東芝 | 薄膜トランジスタおよびその製造方法 |
| KR0169385B1 (ko) * | 1995-03-10 | 1999-03-20 | 김광호 | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 |
| JPH0992838A (ja) * | 1995-09-26 | 1997-04-04 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US6075257A (en) * | 1996-12-23 | 2000-06-13 | Samsung Electronics Co., Ltd. | Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure |
| KR100507283B1 (ko) * | 2002-03-12 | 2005-08-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
| KR100865258B1 (ko) * | 2002-09-19 | 2008-10-24 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 제조방법 |
| KR100606448B1 (ko) * | 2003-12-29 | 2006-07-31 | 엘지.필립스 엘시디 주식회사 | ２마스크를 적용한 액정표시소자 제조방법 |
| KR101043675B1 (ko) * | 2004-06-05 | 2011-06-22 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101085136B1 (ko) * | 2004-12-04 | 2011-11-18 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| JP5342731B2 (ja) * | 2005-03-25 | 2013-11-13 | エーユー オプトロニクス コーポレイション | 液晶表示装置とその製造方法 |
| KR101239889B1 (ko) * | 2005-08-13 | 2013-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| US7952099B2 (en) | 2006-04-21 | 2011-05-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor liquid crystal display array substrate |
| CN100483232C (zh) | 2006-05-23 | 2009-04-29 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| KR100846974B1 (ko) | 2006-06-23 | 2008-07-17 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 |
| KR101277218B1 (ko) * | 2006-06-29 | 2013-06-24 | 엘지디스플레이 주식회사 | 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법 |
| JP4740203B2 (ja) | 2006-08-04 | 2011-08-03 | 北京京東方光電科技有限公司 | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 |
| JP4823989B2 (ja) | 2006-09-11 | 2011-11-24 | 北京京東方光電科技有限公司 | Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法 |
| CN100499138C (zh) | 2006-10-27 | 2009-06-10 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| CN100463193C (zh) | 2006-11-03 | 2009-02-18 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| CN100461432C (zh) | 2006-11-03 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种薄膜晶体管沟道结构 |
| CN1959508A (zh) | 2006-11-10 | 2007-05-09 | 京东方科技集团股份有限公司 | 一种tft lcd阵列基板结构和制造方法 |
| CN100442132C (zh) | 2006-11-17 | 2008-12-10 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| US9052550B2 (en) | 2006-11-29 | 2015-06-09 | Beijing Boe Optoelectronics Technology Co., Ltd | Thin film transistor liquid crystal display |
| CN100432770C (zh) | 2006-11-29 | 2008-11-12 | 北京京东方光电科技有限公司 | 一种液晶显示器装置 |
| CN100524781C (zh) | 2006-12-13 | 2009-08-05 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
| CN1996133A (zh) | 2006-12-13 | 2007-07-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器及其制造方法 |
| CN100461433C (zh) | 2007-01-04 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| CN100466182C (zh) | 2007-01-04 | 2009-03-04 | 北京京东方光电科技有限公司 | 金属导线、电极及薄膜晶体管阵列基板的制造方法 |
| CN100583443C (zh) * | 2007-06-08 | 2010-01-20 | 北京京东方光电科技有限公司 | 一种薄膜晶体管结构及其制备方法 |
| KR101542840B1 (ko) * | 2008-09-09 | 2015-08-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
-
2007
- 2007-11-09 KR KR1020070114476A patent/KR100917654B1/ko active IP Right Grant
- 2007-11-12 US US11/938,416 patent/US7892897B2/en active Active
- 2007-11-12 JP JP2007293686A patent/JP4837649B2/ja not_active Expired - Fee Related
-
2011
- 2011-01-17 US US13/007,884 patent/US8134158B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20110108849A1 (en) | 2011-05-12 |
| JP2008122968A (ja) | 2008-05-29 |
| KR20080042755A (ko) | 2008-05-15 |
| US8134158B2 (en) | 2012-03-13 |
| KR100917654B1 (ko) | 2009-09-17 |
| US7892897B2 (en) | 2011-02-22 |
| US20080111136A1 (en) | 2008-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4837649B2 (ja) | 薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法 | |
| KR101621635B1 (ko) | 어레이 기판과 그 제조 방법 및 디스플레이 디바이스 | |
| US8294153B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
| KR100865451B1 (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| TWI567800B (zh) | 平面顯示設備及製造其之方法 | |
| CN100580906C (zh) | 制造薄膜晶体管基板的方法 | |
| US7687330B2 (en) | TFT-LCD pixel structure and manufacturing method thereof | |
| US20060008932A1 (en) | Liquid crystal display device having driving circuit and method of fabricating the same | |
| US8193534B2 (en) | Array substrate of thin film transistor liquid crystal display and method of manufacturing the same | |
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| US7071036B2 (en) | CMOS-TFT Array substrate and method for fabricating the same | |
| JP2007114734A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP2007116164A (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
| US6274400B1 (en) | Tri-layer process for forming TFT matrix of LCD with reduced masking steps | |
| US20120080677A1 (en) | Thin film transistor and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
| US6448117B1 (en) | Tri-layer process for forming TFT matrix of LCD with gate metal layer around pixel electrode as black matrix | |
| CN111446264A (zh) | 阵列基板及其制造方法 | |
| US20120280332A1 (en) | Pixel structure and method for fabricating the same | |
| US7550767B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US20090045402A1 (en) | TFT array substrate and manufacturing method the same | |
| KR100924493B1 (ko) | 구동회로 일체형 액정표시장치용 어레이기판 제조방법 | |
| JP2006285163A (ja) | 薄膜トランジスタアレイの製造方法 | |
| KR20070115235A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 | |
| KR100476048B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR101982727B1 (ko) | 어레이 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4837649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |