CN100463193C - 一种tft阵列结构及其制造方法 - Google Patents

一种tft阵列结构及其制造方法 Download PDF

Info

Publication number
CN100463193C
CN100463193C CNB2006101380450A CN200610138045A CN100463193C CN 100463193 C CN100463193 C CN 100463193C CN B2006101380450 A CNB2006101380450 A CN B2006101380450A CN 200610138045 A CN200610138045 A CN 200610138045A CN 100463193 C CN100463193 C CN 100463193C
Authority
CN
China
Prior art keywords
layer
etching
ohmic contact
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101380450A
Other languages
English (en)
Other versions
CN101005083A (zh
Inventor
王章涛
邱海军
闵泰烨
林承武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Gaochuang Suzhou Electronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CNB2006101380450A priority Critical patent/CN100463193C/zh
Publication of CN101005083A publication Critical patent/CN101005083A/zh
Priority to US11/935,002 priority patent/US7776662B2/en
Application granted granted Critical
Publication of CN100463193C publication Critical patent/CN100463193C/zh
Priority to US12/830,831 priority patent/US8049218B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明公开了一种TFT阵列结构，包括：基板；栅线和一体的栅电极，形成在基板上，并依次覆盖有栅绝缘层、半导体层；一阻挡层，形成在半导体层上并露出两侧的部分半导体层；绝缘层，形成在栅线及栅电极、栅绝缘层、半导体层和阻挡层的两侧；欧姆接触层，形成在半导体层和阻挡层的上方；晶体管沟道；数据线及源电极、漏电极；钝化层；像素电极，形成在钝化层上并通过孔与源电极连接。其中绝缘层最好为聚合物。本发明同时公开了一种TFT阵列结构的制造方法。本发明能保证TFT阵列有很小的关态电流；能降低工艺开发的难度和成本；能减少金属断线的发生和钝化层内部应力的堆积，有利于成品率的提高。

Description

一种TFT阵列结构及其制造方法
技术领域
本发明涉及一种薄膜晶体管(TFT)阵列结构及其制造方法，特别涉及一种由四次光刻制备的TFT阵列结构及其制造方法。
背景技术
为了有效地降低TFT LCD(薄膜晶体管液晶显示器)的价格和提高其成品率，有源驱动TFT(薄膜晶体管)阵列的制造工艺逐步得到简化，从开始的七次或六次光刻到现在普遍采用的五次光刻。近来，基于狭缝光刻技术的四次光刻工艺开始涉足TFT LCD的制造领域并逐步得到应用，其核心工艺就是用狭缝光刻工艺代替传统五次光刻工艺中的第二次光刻(有源层光刻)和第三次光刻(源漏金属层光刻)。其具体工艺过程如下:首先，由第一次光刻形成栅电极，接着在栅电极上连续沉积一层栅绝缘层、有源层、欧姆接触层和源漏金属层。接着在狭缝光刻工艺后通过源漏金属层湿法刻蚀、多步刻蚀(有源层刻蚀→灰化→干法刻蚀→欧姆接触层刻蚀)形成数据线、有源区、源漏电极和TFT沟道图形。然后沉积一层钝化层，由第三次光刻在钝化层上形成连接孔。最后沉积一层透明导电层并由第四次光刻形成像素电极。
与传统的五次光刻工艺相比，这种工艺的最大特点是通过一步狭缝光刻工艺形成有源层和源漏金属层图形，从而缩短了TFT的生产周期，降低了其生产成本，但由于其应用了狭缝光刻工艺，对掩膜板的制作精度提出了非常高的要求，同时使工艺开发的难度和成本显著提高，并为成品率的提高带来了很大的难度。
同时，在传统的背沟刻蚀型TFT结构中，由于半导体层的上方没有阻挡层的保护，因此为了避免在欧姆接触层的过刻中可能引起半导体层被刻断，必须要求半导体层的厚度比较厚，从而导致TFT阵列在关态的漏电流增大，对提高TFT LCD的对比度等特性带来了很大的难度。
发明内容
本发明针对现有技术的缺陷，提供一种TFT阵列结构及其制造方法，其使TFT阵列在关态的漏电流减小，使TFT阵列的制造工艺向简单化和低成本化方向发展。
为了实现上述目的，本发明提供一种TFT阵列结构，包括:
一基板；
一栅线和与其一体的栅电极，形成在所述基板上，栅线和栅电极的上方依次覆盖有栅绝缘层、半导体层；
一阻挡层，形成在所述半导体层上并露出两侧的部分半导体层；
一绝缘层，形成在所述栅线及栅电极、栅绝缘层、半导体层和阻挡层的两侧，且绝缘层上表面与半导体层的上表面齐平；
一欧姆接触层，形成在所述半导体层和阻挡层的上方；
一沟道，形成在所述欧姆接触层上并在所述阻挡层上方位置截断欧姆接触层；
一数据线及与其一体的源电极，形成在所述欧姆接触层的上方；
一漏电极，形成在所述欧姆接触层的上方；
一钝化层，形成在所述数据线、源电极及漏电极的上方；
一过孔，形成在所述漏电极的上方；
一像素电极，形成在所述钝化层上，并通过过孔与所述漏电极连接。
上述方案中，所述绝缘层的材料为聚合物。所述栅线、栅电极、源电极、数据线或漏电极为Cr、W、Ti、Ta、Mo、Al或Cu的单层膜，或者为Cr、W、Ti、Ta、Mo、Al和Cu任意组合所构成的复合膜。所述栅绝缘层或钝化层的材料为氧化物、氮化物或者氧氮化合物。
为了实现上述目的，本发明同时提供一种TFT阵列结构的制造方法，包括:
步骤1，在基板上依次沉积栅金属层、栅绝缘层、半导体层、阻挡层，采用第一块掩模版，进行掩模、曝光和刻蚀，形成栅线和栅电极图形；然后进行光刻胶灰化工艺，再通过刻蚀工艺形成阻挡层图形，该阻挡层形成在所述半导体层上并露出两侧的部分半导体层；
步骤2，在完成步骤1的基板上涂覆一层聚合物层，再通过刻蚀工艺将半导体层和阻挡层上方的聚合物层去除；
步骤3，在完成步骤2的基板上依次沉积欧姆接触层和源漏金属层，采用第二块掩模版，进行掩模、曝光和刻蚀后，将阻挡层上方的欧姆接触层和源漏金属层刻蚀掉，形成源、漏电极和欧姆接触层图形；
步骤4，在完成步骤3的基板上沉积钝化层，采用第三块掩模版，进行掩模、曝光和刻蚀后形成过孔图形；
步骤5，在完成步骤4的基板上沉积像素电极层，采用第四块掩模版，进行掩模、曝光和刻蚀后形成像素电极图形，其中像素电极通过过孔与漏电极相连。
上述方案中，所述步骤1中依次沉积栅金属层、栅绝缘层、半导体层和阻挡层为连续沉积。所述步骤1中刻蚀形成栅线和栅电极图形是栅金属层、栅绝缘层、半导体层和阻挡层在多步刻蚀中一次形成。所述步骤1中形成阻挡层图形的灰化工艺和刻蚀工艺为在同一反应室内连续进行或在不同的反应室内分步进行。所述步骤2中涂覆采用是旋涂方法。所述步骤2中刻蚀工艺是氧离子反应刻蚀工艺。所述步骤3中欧姆接触层和源漏金属层的沉积是连续沉积。所述步骤3中刻蚀形成欧姆接触层和源漏金属层的图形为一次刻蚀工艺形成或两步刻蚀工艺形成。
同现有技术相比，本发明所提出的TFT阵列结构及其制造方法有三个明显的优点:一是由于阻挡层的作用，TFT有源层的厚度可以大大减小，从而保证了TFT阵列有很小的关态电流。二是四次光刻工艺中没有应用狭缝光刻工艺，这大大降低了工艺开发的难度和成本，同时也能保证了高的成品率。三是聚合物的应用，使源漏金属电极图形在相对平坦化的表面形成，减少了金属断线的发生和钝化层内部应力的堆积，有利于成品率的提高。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1是本发明四次光刻工艺全部完成后的部分截面图；
图2是本发明四次光刻工艺全部完成后的部分平面示意图；
图3是本发明的具体实施例在透明基体上连续沉积栅金属层、栅绝缘层、半导体层和阻挡层时的截面图；
图4是本发明的具体实施例中采用多步刻蚀后的截面图；
图5是本发明的具体实施例中采用多步刻蚀后的平面图；
图6是本发明的具体实施例中在多步刻蚀后进行光刻胶灰化后的截面图；
图7是本发明的具体实施例中在光刻胶灰化后进行刻蚀工艺形成阻挡层图形时的截面图；
图8是本发明的具体实施例中在光刻胶灰化后进行刻蚀工艺形成阻挡层图形时的平面图；
图9是本发明的具体实施例中在阻挡层图形形成后旋涂聚合物层时的截面图；
图10是本发明的具体实施例进行聚合物的氧离子反应刻蚀工艺后的截面图；
图11是本发明的具体实施例中源漏金属电极形成后的截面图；
图12是本发明的具体实施例中源漏金属电极形成后的平面图；
图13是本发明的具体实施例中钝化层图形(过孔)形成后的截面图。
图中标记:11、透明基板；12、栅金属层；12a、栅金属电极；12b、栅线；13、栅绝缘层；14、半导体层(a-Si)；15、阻挡层；16、光刻胶；17、聚合物层；18、欧姆接触层；19、源漏金属电极层；19a、源金属电极；19b、漏金属电极；19c、数据线；20、钝化层；20a、过孔；21、像素电极层；21a、像素电极。
具体实施方式
本发明提出的基于4次光刻有源驱动TFT阵列的结构如图1所示，具体如下:在透明玻璃基板11上依次为栅电极12a及栅线12b、栅绝缘层13和半导体层14。阻挡层15形成在半导体层14上，并在两侧露出半导体层14。聚合物层17形成在栅电极12a和栅线12b两侧的透明基板11上，欧姆接触层18分别形成在聚合物17、半导体层14和阻挡层15上，源、漏金属电极19a、19b形成在欧姆接触层18上。钝化层20分别形成在聚合物17，源、漏金属电极19a、19b和暴露出的阻挡层15上。像素电极21a沉积在钝化层20上并通过过孔20a与漏金属电极19b相连。本发明中TFT的平面结构如图2。本发明给出的聚合物17也可被其他绝缘材料所替代。
在本发明所提出的TFT阵列结构中，半导体层的上方有阻挡层15的保护，因此半导体层14的厚度很小，大约可为传统背沟刻蚀型的五分之一左右，因而TFT阵列在关态的漏电流可大幅度减小，TFT LCD的对比度等特性将得到有效改善。另外，本发明由于应用了聚合17，使源、漏金属电极19a、19b图形在相对平坦化的表面形成，减少了金属断线的发生和钝化层内部应力的堆积，有利于成品率的提高。
图1至图13示出了本发明四次光刻制造TFT阵列的制备工艺较佳的实施例。
首先，如图3所示，在透明玻璃基板或者石英11上，采用溅射或热蒸发的方法沉积上厚度为
Figure C200610138045D00081
的栅金属层12。栅金属层可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属和合金，由多层金属组成的栅金属层也能满足需要。接着在栅金属层12上通过等离子增强化学气相沉积法(PECVD)连续沉积厚度为的栅绝缘层13、厚度为
Figure C200610138045D00092
的半导体层14和厚度为
Figure C200610138045D00093
的阻挡层15。栅绝缘层13和阻挡层15可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为S iH4，NH3，N2或SiH2C12，NH3，N2。半导体层14对应的反应气体可为SiH4，H2或S iH2C12，H2。
由第一次光刻形成所需要的图形，采用多步刻蚀的方法刻蚀掉没有光刻胶覆盖的栅金属层12、栅绝缘层13、半导体层14和阻挡层15，如图4所示，其平面结构如图5。栅金属层12的刻蚀气体可选用SF6/02或C12/02，栅绝缘层13和阻挡层15的刻蚀气体可选用SF6/02、C12/02或HCl/02，a-Si层14的刻蚀气体可选用SF6/C12或SF6/HCl等气体。
在栅金属电极12a、栅绝缘层13、半导体层14和阻挡层15形成后，进行光刻胶的灰化工艺，将部分阻挡层15暴露出来，如图6所示，灰化所用气体可为SF6/02或C12/02等。接着将暴露出来的阻挡层15刻蚀掉，形成最终所需要的阻挡层15的图形，刻蚀气体可选用SF6/02、C12/02或HCl/02，最后由化学溶液剥离掉光刻胶16，如图7所示，其平面结构如图8。
接着，如图9所示，在阻挡层15的最终图形形成后，采用旋涂工艺将一层聚合物17均匀地旋涂在透明玻璃基板11、半导体层14和阻挡层15上并固化，如图10所示。聚合物层17的厚度应大于栅金属层12、栅绝缘层13、半导体层14和阻挡层15的总厚度。聚合物层17固化后，通过氧反应离子刻蚀工艺和终点探测器(EPD)设备去除一定厚度的聚合物层，使半导体层14和阻挡层15暴露出来，半导体层14和聚合物层17形成了一个平坦化的表面。
在聚合物层17形成后，连续沉积欧姆接触层18和源漏金属层19，欧姆接触层18由PECVD工艺完成，厚度大约为
Figure C200610138045D00094
对应的反应气体可为SiH4，H2或SiH2C12，H2，源漏金属层19由溅射或热蒸发的方法沉积，厚度约为
Figure C200610138045D00095
源漏金属层19可以选用Cr、W、Ti、Ta、Mo、A l、Cu等金属和合金。欧姆接触层18和源漏金属层19沉积后，由第二次光刻和刻蚀工艺形成源、漏金属电极19a、19b，采取的刻蚀方法可以为干法刻蚀或湿法刻蚀。源、漏金属电极19a、19b形成后，接着通过干法刻蚀的方法将暴露出的欧姆接触层18刻蚀掉，切断了源漏金属电极19a、19b之间的连接，如图11所示，其平面结构图如图12。刻蚀气体可选用SF6/C12或SF6/HC l等气体。
源、漏金属电极19a、19b形成后，通过PECVD方法沉积厚度约为
Figure C200610138045D00102
的钝化层20。钝化层20可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为S iH4，NH3，N2或S iH2C12，NH3，N2，然后通过第三次光刻和刻蚀工艺形成过孔，如图13所示。刻蚀气体可选用SF6/02、C12/02或HCl/02。
过孔形成后，通过溅射或热蒸发的方法沉积上厚度约为
Figure C200610138045D00103
的透明导电层21，一般为ITO或IZO，最后通过第四次光刻和刻蚀工艺形成像素电极21a，如图1所示，其平面结构如图2。
本发明的四次光刻工艺中由于没有应用狭缝光刻工艺，大大降低了TFT阵列的工艺开发难度和成本，同时也能保证高的成品率。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当按照需要可使用不同材料和设备实现之，即可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (12)

1.一种TFT阵列结构，其特征在于，包括：
一基板；
一栅线和与其一体的栅电极，形成在所述基板上，栅线和栅电极的上方依次覆盖有栅绝缘层、半导体层；
一阻挡层，形成在所述半导体层上并露出两侧的部分半导体层；
一绝缘层，形成在所述栅线及栅电极、栅绝缘层、半导体层和阻挡层的两侧，且绝缘层上表面与半导体层的上表面齐平；
一欧姆接触层，形成在所述半导体层和阻挡层的上方；
一沟道，形成在所述欧姆接触层上并在所述阻挡层上方位置截断欧姆接触层；
一数据线及与其一体的源电极，形成在所述欧姆接触层的上方；
一漏电极，形成在所述欧姆接触层的上方；
一钝化层，形成在所述数据线、源电极及漏电极的上方；
一过孔，形成在所述漏电极的上方；
一像素电极，形成在所述钝化层上，并通过过孔与所述漏电极连接。
2.根据权利要求1所述的阵列结构，其特征在于：所述绝缘层的材料为聚合物。
3.根据权利要求1所述的阵列结构，其特征在于：所述栅线、栅电极、源电极、数据线或漏电极为Cr、W、Ti、Ta、Mo、Al或Cu的单层膜，或者为Cr、W、Ti、Ta、Mo、Al和Cu任意组合所构成的复合膜。
4.根据权利要求1所述的阵列结构，其特征在于：所述栅绝缘层或钝化层材料为氧化物、氮化物或者氧氮化合物。
5.一种TFT阵列结构的制造方法，其特征在于，包括：
步骤1，在基板上依次沉积栅金属层、栅绝缘层、半导体层、阻挡层，采用第一块掩模版，进行掩模、曝光和刻蚀，形成栅线和栅电极图形；然后进行光刻胶灰化工艺，再通过刻蚀工艺形成阻挡层图形，该阻挡层形成在所述半导体层上并露出两侧的部分半导体层；
步骤2，在完成步骤1的基板上涂覆一层聚合物层，再通过刻蚀工艺将半导体层和阻挡层上方的聚合物层去除；
步骤3，在完成步骤2的基板上依次沉积欧姆接触层和源漏金属层，采用第二块掩模版，进行掩模、曝光和刻蚀后，将阻挡层上方的欧姆接触层和源漏金属层刻蚀掉，形成源、漏电极和欧姆接触层图形；
步骤4，在完成步骤3的基板上沉积钝化层，采用第三块掩模版，进行掩模、曝光和刻蚀后形成过孔图形；
步骤5，在完成步骤4的基板上沉积像素电极层，采用第四块掩模版，进行掩模、曝光和刻蚀后形成像素电极图形，其中像素电极通过过孔与漏电极相连。
6.根据权利要求5所述的制造方法，其特征在于：所述步骤1中依次沉积栅金属层、栅绝缘层、半导体层和阻挡层为连续沉积。
7.根据权利要求5所述的制造方法，其特征在于：所述步骤1中刻蚀形成栅线和栅电极图形是栅金属层、栅绝缘层、半导体层和阻挡层在多步刻蚀中一次形成。
8.根据权利要求5所述的制造方法，其特征在于：所述步骤1中形成阻挡层图形的灰化工艺和刻蚀工艺为在同一反应室内连续进行或在不同的反应室内分步进行。
9.根据权利要求5所述的制造方法，其特征在于：所述步骤2中涂覆采用是旋涂方法。
10.根据权利要求5所述的制造方法，其特征在于：所述步骤2中刻蚀工艺是氧离子反应刻蚀工艺。
11.根据权利要求5所述的制造方法，其特征在于：所述步骤3中欧姆接触层和源漏金属层的沉积是连续沉积。
12.根据权利要求5所述的制造方法，其特征在于：所述步骤3中刻蚀形成欧姆接触层和源漏金属层的图形为一次刻蚀工艺形成或两步刻蚀工艺形成。
CNB2006101380450A 2006-11-03 2006-11-03 一种tft阵列结构及其制造方法 Active CN100463193C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CNB2006101380450A CN100463193C (zh) 2006-11-03 2006-11-03 一种tft阵列结构及其制造方法
US11/935,002 US7776662B2 (en) 2006-11-03 2007-11-05 TFT LCD array substrate and manufacturing method thereof
US12/830,831 US8049218B2 (en) 2006-11-03 2010-07-06 TFT LCD array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101380450A CN100463193C (zh) 2006-11-03 2006-11-03 一种tft阵列结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101005083A CN101005083A (zh) 2007-07-25
CN100463193C true CN100463193C (zh) 2009-02-18

Family

ID=38704096

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101380450A Active CN100463193C (zh) 2006-11-03 2006-11-03 一种tft阵列结构及其制造方法

Country Status (2)

Country Link
US (2) US7776662B2 (zh)
CN (1) CN100463193C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304965B2 (en) 2016-03-02 2019-05-28 Innolux Corporation Display panel

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952099B2 (en) 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
CN100483232C (zh) 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR100846974B1 (ko) 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
JP4740203B2 (ja) 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
JP4823989B2 (ja) 2006-09-11 2011-11-24 北京京東方光電科技有限公司 Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN100461432C (zh) 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
CN100423082C (zh) 2006-11-03 2008-10-01 北京京东方光电科技有限公司 一种平板显示器系统内接口单元
KR100917654B1 (ko) 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN100442132C (zh) 2006-11-17 2008-12-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
US9052550B2 (en) 2006-11-29 2015-06-09 Beijing Boe Optoelectronics Technology Co., Ltd Thin film transistor liquid crystal display
CN100432770C (zh) * 2006-11-29 2008-11-12 北京京东方光电科技有限公司 一种液晶显示器装置
CN100462795C (zh) 2006-11-29 2009-02-18 北京京东方光电科技有限公司 取向液和隔垫物的制备方法
CN1996133A (zh) 2006-12-13 2007-07-11 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器及其制造方法
CN100524781C (zh) 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN100461433C (zh) 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
US7989275B2 (en) * 2008-03-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
JP5652207B2 (ja) 2008-11-28 2015-01-14 ソニー株式会社 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器
CN101807586B (zh) 2009-02-13 2013-07-31 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101819363B (zh) * 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101957526B (zh) * 2009-07-13 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102034750B (zh) * 2009-09-25 2015-03-11 北京京东方光电科技有限公司 阵列基板及其制造方法
JP5532803B2 (ja) * 2009-09-30 2014-06-25 ソニー株式会社 半導体デバイスおよび表示装置
KR101517944B1 (ko) 2009-11-27 2015-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101137391B1 (ko) * 2010-03-24 2012-04-20 삼성모바일디스플레이주식회사 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치
JP2013021165A (ja) * 2011-07-12 2013-01-31 Sony Corp 蒸着用マスク、蒸着用マスクの製造方法、電子素子および電子素子の製造方法
US20130071962A1 (en) * 2011-09-20 2013-03-21 Shijian Qin Method of Manufacturing TFT Array Substrate and TFT Array Substrate
KR101960813B1 (ko) * 2011-10-31 2019-03-22 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP2013115098A (ja) * 2011-11-25 2013-06-10 Sony Corp トランジスタ、トランジスタの製造方法、表示装置および電子機器
TWI479663B (zh) * 2011-12-22 2015-04-01 Au Optronics Corp 陣列基板及其製作方法
CN102655146B (zh) * 2012-02-27 2013-06-12 京东方科技集团股份有限公司 阵列基板、阵列基板的制备方法及显示装置
CN102646632B (zh) 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
KR20130117558A (ko) * 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
TWI613709B (zh) 2013-02-20 2018-02-01 財團法人工業技術研究院 半導體元件結構及其製造方法與應用其之畫素結構
US9530808B2 (en) * 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
TWI555150B (zh) 2014-05-27 2016-10-21 財團法人工業技術研究院 電子元件及其製法
US9391208B2 (en) 2014-10-17 2016-07-12 Industrial Technology Research Institute Electronic device and method of manufacturing the same
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104900711B (zh) * 2015-06-08 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管及其制作方法以及阵列基板、显示装置
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法
KR20180039801A (ko) * 2016-10-10 2018-04-19 삼성디스플레이 주식회사 디스플레이 장치
CN107564966B (zh) * 2017-08-07 2020-05-05 武汉华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
US11908911B2 (en) * 2019-05-16 2024-02-20 Intel Corporation Thin film transistors with raised source and drain contacts and process for forming such
KR20210037059A (ko) * 2019-09-26 2021-04-06 삼성디스플레이 주식회사 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216389A (ja) * 1993-01-20 1994-08-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法および薄膜トランジスタ
US6166400A (en) * 1997-06-30 2000-12-26 Hyundai Electronics Industries Co., Ltd. Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers
CN1079581C (zh) * 1995-12-11 2002-02-20 现代电子产业株式会社 曝光装置及形成薄膜晶体管的方法
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
CN1719320A (zh) * 2004-07-06 2006-01-11 株式会社神户制钢所 显示器及生产显示器的方法
CN1240117C (zh) * 2001-09-20 2006-02-01 友达光电股份有限公司 薄膜晶体管平面显示器的制造方法
CN1773693A (zh) * 2005-10-28 2006-05-17 友达光电股份有限公司 有机电致发光二极管的控制电路及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW517392B (en) * 2001-07-23 2003-01-11 Au Optronics Corp Manufacturing method of thin film transistor flat panel display
TW560076B (en) * 2002-09-27 2003-11-01 Chi Mei Optoelectronics Corp Structure and manufacturing method of thin film transistor
TWI275184B (en) * 2006-05-18 2007-03-01 Au Optronics Corp Thin film transistor and fabrication method thereof
KR101277218B1 (ko) * 2006-06-29 2013-06-24 엘지디스플레이 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법
CN100463193C (zh) 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN100461433C (zh) * 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216389A (ja) * 1993-01-20 1994-08-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法および薄膜トランジスタ
CN1079581C (zh) * 1995-12-11 2002-02-20 现代电子产业株式会社 曝光装置及形成薄膜晶体管的方法
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6166400A (en) * 1997-06-30 2000-12-26 Hyundai Electronics Industries Co., Ltd. Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers
CN1240117C (zh) * 2001-09-20 2006-02-01 友达光电股份有限公司 薄膜晶体管平面显示器的制造方法
CN1719320A (zh) * 2004-07-06 2006-01-11 株式会社神户制钢所 显示器及生产显示器的方法
CN1773693A (zh) * 2005-10-28 2006-05-17 友达光电股份有限公司 有机电致发光二极管的控制电路及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304965B2 (en) 2016-03-02 2019-05-28 Innolux Corporation Display panel

Also Published As

Publication number Publication date
US7776662B2 (en) 2010-08-17
US8049218B2 (en) 2011-11-01
CN101005083A (zh) 2007-07-25
US20100270556A1 (en) 2010-10-28
US20080105873A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
CN100463193C (zh) 一种tft阵列结构及其制造方法
CN100461433C (zh) 一种tft阵列结构及其制造方法
CN100524781C (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN100454558C (zh) 一种tft矩阵结构及其制造方法
CN102034750B (zh) 阵列基板及其制造方法
CN101887897B (zh) Tft-lcd阵列基板及其制造方法
CN100483232C (zh) 一种tft lcd阵列基板结构及其制造方法
CN102629046B (zh) 阵列基板及其制造方法、液晶显示器件
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN101807585B (zh) Tft-lcd阵列基板及其制造方法
CN102156368A (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
CN102723269A (zh) 阵列基板及其制作方法、显示装置
CN101685229A (zh) 液晶显示器阵列基板的制造方法
CN101494201B (zh) 薄膜晶体管液晶显示器阵列基板结构及其制造方法
CN101013709A (zh) 一种tft阵列结构及其制作方法
CN101520580A (zh) Tft-lcd阵列基板结构及其制造方法
CN102054833A (zh) 薄膜晶体管基板及其制造方法
CN101840117A (zh) Tft-lcd阵列基板及其制造方法
CN101419973B (zh) 一种三次光刻实现的tft像素结构及其制作方法
CN101963726A (zh) Ffs型tft-lcd阵列基板及其制造方法
CN101452163B (zh) Tft-lcd阵列基板结构及其制造方法
CN101364603A (zh) 一种tft阵列基板结构及其制造方法
CN100454559C (zh) 一种tft矩阵结构及其制造方法
CN203480181U (zh) 阵列基板及显示装置
CN101540298B (zh) Tft-lcd阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG PHOTOELECTRIC SCIENCE & TECHNOLOGY C

Free format text: FORMER OWNER: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Effective date: 20071019

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071019

Address after: 100176 No. 8 West Central Road, Beijing economic and Technological Development Zone

Applicant after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Co-applicant after: BOE Technology Group Co., Ltd.

Address before: 100016 No. 10, Jiuxianqiao Road, Beijing, Chaoyang District

Applicant before: BOE Technology Group Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201126

Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road

Patentee after: Gaochuang (Suzhou) Electronics Co.,Ltd.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: 100176 No. 8 West Central Road, Beijing economic and Technological Development Zone

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd.

TR01 Transfer of patent right