JP5652207B2 - 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器 - Google Patents

薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器 Download PDF

Info

Publication number
JP5652207B2
JP5652207B2 JP2010540479A JP2010540479A JP5652207B2 JP 5652207 B2 JP5652207 B2 JP 5652207B2 JP 2010540479 A JP2010540479 A JP 2010540479A JP 2010540479 A JP2010540479 A JP 2010540479A JP 5652207 B2 JP5652207 B2 JP 5652207B2
Authority
JP
Japan
Prior art keywords
pattern
organic semiconductor
thin film
organic
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010540479A
Other languages
English (en)
Other versions
JPWO2010061823A1 (ja
Inventor
真央 勝原
真央 勝原
伸英 米屋
伸英 米屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010540479A priority Critical patent/JP5652207B2/ja
Publication of JPWO2010061823A1 publication Critical patent/JPWO2010061823A1/ja
Application granted granted Critical
Publication of JP5652207B2 publication Critical patent/JP5652207B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は薄膜トランジスタの製造方法、薄膜トランジスタ、および電子機器に関し、特には有機半導体パターン上において微細なソース電極およびドレイン電極の形成が可能な薄膜トランジスタの製造方法、この方法によって得られる薄膜トランジスタ、更にはこの薄膜トランジスタを用いた電子機器に関する。
近年、チャネル層として有機半導体を利用した薄膜トランジスタ（thin film transistor：ＴＦＴ）、いわゆる有機ＴＦＴが注目されている。有機ＴＦＴは、有機半導体からなるチャネル層を低温で塗布成膜することが可能であるため、低コスト化に有利であると共に、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能である。このような有機ＴＦＴにおいては、トップコンタクト・ボトムゲート構造とすることにより、ボトムコンタクト構造と比較して、熱などのストレスによる特性劣化が抑えられることが知られている。
このようなトップコンタクト・ボトムゲート構造の有機ＴＦＴの製造においては、有機半導体パターン上に高精度にソース電極およびドレイン電極をパターン形成する方法が検討されている。例えば、特許文献１には、基板上の空間を２分する横断部を設け、２方向からの蒸着によって有機半導体パターンを形成した後、横断部で分断されるように金属材料を蒸着させ、これによりソース電極およびドレイン電極を形成する方法が開示されている。
特開２００６−２１６７１８号公報
しかしながら、このような基板上の空間を２分する横断部を用いる製造方法では、横断部の形成が煩雑であり、また大面積の基板上に均一な精度でソース電極およびドレイン電極を形成することが困難であった。
そこで本発明は、劣化が少ないトップコンタクト構造の薄膜トランジスタを、有機半導体パターンにダメージなく簡便でありながらも大面積化に適するプロセスで製造方法する方法を提供することを目的とする。また本発明は、この方法を適用して得られるトップコンタクト構造の薄膜トランジスタを提供すること、更にはこの薄膜トランジスタを備えた電子機器を提供することを目的とする。
このような目的を達成するための本発明の薄膜トランジスタの製造方法は、次の手順で行われる。
先ず、基板上に成膜した有機半導体層上に、金属材料およびキャリア注入性有機材料のうちの少なくとも一方からなる保護膜パターンを形成する。次に、この保護膜パターンをマスクにしたエッチングによって有機半導体層をパターニングし、基板上に有機半導体パターンを形成する。続いて、有機半導体パターンを覆う状態で、基板上に電極材料膜を成膜する。その後、この電極材料膜上にレジストパターンを形成し、前記レジストパターンをマスクにしたウェットエッチングによって前記電極材料膜をパターニングしてなるソース電極およびドレイン電極を形成する。
この薄膜トランジスタの製造方法では、レジストパターンをマスクにした電極材料膜のエッチングであるため、高精度にパターニングされたソース電極およびドレイン電極が形成される。また電極材料膜のエッチングがウェットエッチングであり、下層の有機半導体層にダメージが加わることが防止されている。またレジストパターンをマスクにしたエッチングプロセスであるため、簡便でかつ大面積化にも適している。
また、本発明の薄膜トランジスタは、基板上に設けられた有機半導体パターンと、有機半導体パターン上において分離された状態で基板上に設けられたソース電極およびドレイン電極と、を備えている。特に、ソース電極およびドレイン電極は、等方性エッチングされた端面形状を有している。この薄膜トランジスタでは、有機半導体パターンの表面層に、金属材料および金属材料と化学的に反応可能な分子が含まれている。
本発明の薄膜トランジスタの製造方法によれば、簡便でありながらも大面積化に適するプロセスを適用しながらも、劣化が少ないトップコンタクト構造の薄膜トランジスタを、有機半導体パターンにダメージを加えることなく高精度に得ることが可能になる。また、このようにして得られた薄膜トランジスタを用いることで劣化の少ない電子機器を得ることが可能になる。
本発明の第１実施の形態を説明するための断面工程図（その１）である。 第１実施の形態を説明するための断面工程図（その２）である。 本発明が適用されるトップコンタクト構造の薄膜トランジスタの概略平面図である。 第２実施の形態の特徴部を説明するための断面工程図である。 第３実施の形態の特徴部を説明するための断面工程図である。 第４実施の形態を説明するための断面工程図（その１）である。 第４実施の形態を説明するための断面工程図（その２）である。 第５実施の形態を説明するための断面工程図（その１）である。 第５実施の形態を説明するための断面工程図（その２）である。 第６実施の形態を説明するための断面工程図である。 第６実施の形態の効果を説明するための特性図である。 第７実施の形態を説明するための断面工程図である。 第８実施の形態を説明するための断面工程図である。 表示装置への適用例を表す回路図である。 表示装置の１画素分の断面図である。
以下、本発明の実施の形態を図面に基づいて説明する。なお、説明は次に示す順に行う。
１．第１実施の形態（薄膜トランジスタの製造方法）
２．第２実施の形態（有機半導体パターンをオーバーエッチングする例）
３．第３実施の形態（有機半導体パターン上に保護膜パターンを残す例）
４．第４実施の形態（保護膜および保護膜パターンとしてキャリア注入材料を用いてこれを残す例）
５．第５実施の形態（保護膜パターンを積層構造としてこれを残す例）
６．第６実施の形態（コンタクト抵抗を低減する例）
７．第７実施の形態（コンタクト抵抗を低減する他の例）
８．第８実施の形態（同上）
９．電子機器（表示装置）への適用例
＜１．第１実施の形態＞
図１および図２は、本発明の第１実施の形態に係る薄膜トランジスタの製造方法を、トップコンタクト・ボトムゲート構造の製造に適用した第１例の断面工程図である。また、図３はここで作製するトップコンタクト・ボトムゲート構造の薄膜トランジスタの平面図である。以下、図１および図２の断面工程図に従い、図３を参照しつつ第１実施の形態の製造方法を説明する。
先ず、図１（Ａ）に示したように、絶縁性の基板１上にゲート電極３をパターン形成し、これを覆う状態でゲート絶縁膜５を成膜し、更にこのゲート絶縁膜５上に有機半導体層７を成膜する。以上の工程は通常の手順によって行うことができ、例えば以下のようにする。
ゲート電極３のパターン形成は、例えば先ず、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の金属材料膜を成膜する。この金属材料膜の成膜は、例えばスパッタリング法、蒸着法、あるいはめっき法によって成膜する。その後、フォトリソグラフィーにより金属材料膜上にレジストパターン( 図示省略）を形成し、これをマスクにして金属材料膜をエッチングし、ゲート電極３を得る。尚、ゲート電極３の形成方法は上記方法に限定されることはなく、例えば印刷法を適用してもよい。
ゲート絶縁膜５の成膜は、例えば酸化シリコンや窒化シリコン等の無機材料からなるゲート絶縁膜５であれば、ＣＶＤ法やスパッタリング法による成膜を行う。一方、ポリビニルフェノール、ＰＭＭＡ、ポリイミド、フッ素樹脂等の有機高分子材料からなるゲート絶縁膜５であれば、塗布法や印刷法による成膜を行う。
有機半導体層７の成膜は、用いる材料によって適宜選択した成膜法を適用して行う。
ここで用いる有機半導体材料としては、次の材料が例示される。
ポリピロールおよびポリピロール置換体、
ポリチオフェンおよびポリチオフェン置換体、
ポリイソチアナフテンなどのイソチアナフテン類、
ポリチェニレンビニレンなどのチェニレンビニレン類、
ポリ（ｐ−フェニレンビニレン）などのポリ（ｐ−フェニレンビニレン）類、
ポリアニリンおよびポリアニリン置換体、
ポリアセチレン類、
ポリジアセチレン類、
ポリアズレン類、
ポリピレン類、
ポリカルバゾール類、
ポリセレノフェン類、
ポリフラン類、
ポリ（ｐ−フェニレン）類、
ポリインドール類、
ポリピリダジン類、
ポリビニルカルバゾール、ポリフエニレンスルフィド、ポリビニレンスルフィドなどのポリマーおよび多環縮合体、
上述した材料中のポリマーと同じ繰返し単位を有するオリゴマー類、ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどのアセン類およびアセン類の炭素の一部をＮ、Ｓ、Ｏなどの原子、カルボニル基などの官能基に置換した誘導体（トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−６，１５−キノンなど）
金属フタロシアニン類、
テトラチアフルバレンおよびテトラチアフルバレン誘導体、
テトラチアペンタレンおよびテトラチアペンタレン誘導体、
ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ' −ビス（４−トリフルオロメチルベンジル）ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ' −ビス（１Ｈ，１Ｈ−ペルフルオロオクチル）、Ｎ，Ｎ' −ビス（１Ｈ，１Ｈ−ペルフルオロブチル）及びＮ，Ｎ' −ジオクチルナフタレン１，４，５，８−テトラカルボン酸ジイミド誘導体、
ナフタレン２，３，６，７テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、
アントラセン２，３，６，７−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、
Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４等フラーレン類、
ＳＷＮＴなどのカーボンナノチューブ、
メロシアニン色素類、ヘミシアニン色素類などの色素
以上のような材料からなる有機半導体層７の成膜は、用いる材料によって、抵抗過熱蒸着、スパッタリング等の真空蒸着法、スピンコート法等の塗布法などから適宜選択した方法を適用して行うことができる。塗布法としては、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法等が例示される。
ここでは例えば、有機半導体層７として、ペンタセンを５０ｎｍの膜厚で真空蒸着法により成膜する。
次に、図１（Ｂ）に示したように、有機半導体層７上に、保護膜９を成膜する。この保護膜９は、例えば金属材料を用いて構成される。保護膜９を構成する金属材料としては、金（Ａｕ），白金（Ｐｔ），パラジウム（Ｐｄ），銀（Ａｇ）, タングステン（Ｗ）, タンタル（Ｔａ），モリブデン（Ｍｏ），アルミニウム（Ａｌ），クロム（Ｃｒ），チタン（Ｔｉ），銅（Ｃｕ），ニッケル（Ｎｉ）, インジウム（Ｉｎ），錫（Ｓｎ），マンガン（Ｍｎ），ルテニウム（Ｒｈ），ルビジウム（Ｒｂ）、およびそれらの化合物が例示される。尚、保護膜９は、上述した材料の積層構造であってもよい。
以上のような保護膜９の成膜は、用いる材料によって、抵抗加熱蒸着、スパッタリング等の真空蒸着法、更には上述した各種の塗布法などから適宜選択した方法を適用して行うことができる。
ここでは例えば、保護膜９として金（Ａｕ）を真空蒸着法により成膜する。
以上のように有機半導体層７に接して金属材料からなる保護膜９を形成することにより、有機半導体層７の表面層には保護膜９を構成する金属材料成分Ａがわずかに拡散された状態となる。
次に、図１（Ｃ）に示したように、保護膜９上においてゲート電極３に重なる位置に、レジストパターン１１を形成する。レジストパターン１１の形成は、リソグラフィー法または印刷法を適用して行なわれる。印刷法としては、インクジェット印刷，スクリーン印刷，オフセット印刷，グラビア印刷，フレキソ印刷，マイクロコンタクト印刷等を用いることができる。尚、レジストパターン１１の形成においては、保護膜９によって有機半導体層７が保護される。
次いで、レジストパターン１１をマスクに用いて保護膜９をエッチングする。これにより、有機半導体層７上に保護膜パターン９ａを形成する。ここでの保護膜９のエッチングは、ウェットエッチングによって行うこととする。
この際、エッチング溶液として、例えば硝酸、硫酸、塩酸、酢酸、シュウ酸、フッ酸、過酸化水素等の酸もしくはフッ化アンモニウム、ヨウ化カリウム、過マンガン酸塩、重クロム酸塩等の塩およびこれらの混合液からなる溶液が用いられる。有機半導体層７へのダメージを抑制するためにエッチング液中のこれらの酸の濃度が２０％以下であることが好ましい。また安定したエッチングレートを確保するために、有機窒素化合物等の添加物を添加してもよい。
ウェットエッチングにより保護膜パターン９ａを形成した後には、レジストパターン１１を除去する。レジストパターン１１の除去は、ウェット処理による溶解洗浄除去、またはアッシング（ドライエッチング）によって行う。尚、レジストパターン１１の除去においては、保護膜９によって有機半導体層７が保護される。
次に、図１（Ｄ）に示したように、保護膜パターン９ａをマスクにして有機半導体層７をエッチングし、ゲート電極３上の一部をゲート電極３の幅方向にわたって覆う状態で、有機半導体パターン７ａをパターン形成する。ここではドライエッチングを行う。これにより、ここで形成する薄膜トランジスタの素子分離を行う。
次いで、図２（Ａ）に示したように、保護膜パターン９ａを剥離して除去する。保護膜パターン９ａの剥離除去は、ウェットエッチングによって行う。この際エッチング溶液には、保護膜９のエッチングによる保護膜パターン９ａの形成時と同様のものが用いられる。
次に、図２（Ｂ）に示したように、有機半導体パターン７ａを覆う状態で、ゲート絶縁膜５上に電極材料膜１３を成膜する。この電極材料膜１３は、ソース電極およびドレイン電極を形成するものであり、金属材料または有機導電性材料のうち、特に有機半導体パターン７ａに対してダメージ無く成膜でき、かつ有機半導体パターン７ａに対してオーミックコンタクト可能な材料で構成される。このような材料としては、保護膜９を構成する材料と同一のものが用いられ、同様に成膜される。特に有機半導体パターン７ａとのオーミックコンタクトの観点からは、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびそれらの合金、および酸化物等が好ましく用いられる。
ここでは例えば電極材料膜１３として金（Ａｕ）を真空蒸着法により成膜する。
次に、図２（Ｃ）に示したように、電極材料膜１３上に、レジストパターン１５を形成する。レジストパターン１５の形成は、リソグラフィー法または印刷法を適用して行う。印刷法としては、インクジェット印刷，スクリーン印刷，オフセット印刷，グラビア印刷，フレキソ印刷，マイクロコンタクト印刷等を用いることができる。尚、レジストパターン１５の形成においては、電極材料膜１３によって有機半導体パターン７ａが保護される。
次いで、レジストパターン１５をマスクに用いて電極材料膜１３をエッチングする。これにより、有機半導体パターン７ｓ上において分離されると共に、ゲート電極３を挟んで対向する位置において有機半導体パターン７ａ上に端部を積層させた形状のソース電極１３ｓおよびドレイン電極１３ｄを形成する。
ここでの電極材料膜１３のエッチングはウェットエッチングとする。エッチング溶液としては、上述した保護膜９のエッチングと同様のものを用いる。ここでは、有機半導体パターン７ａの表面層にわずかに拡散された保護膜９を構成する金属材料成分Ａの効果により、有機半導体パターン７ａのエッチング液による侵食が防止される。またこのウェットエッチングにより、半導体パターン７ａの表面層にわずかにエッチング液を構成するエチャント成分Ｂが拡散される。
ウェットエッチングによりソース電極１３ｓおよびドレイン電極１３ｄを形成した後にはレジストパターン１５を除去する。レジストパターン１５の除去は、上述したレジストパターン１１の除去と同様に行う。
以上により、図２（Ｄ）および図３に示すトップコンタクト・ボトムゲート構造の薄膜トランジスタ２０-1が得られる。
このようにして得られた薄膜トランジスタ２０-1は、有機半導体パターン７ｓ上において分離されたソース電極１３ｓおよびドレイン電極１３ｄの端面が、ウェットエッチングによって等方性エッチングされた端面形状となる。
以上の第１実施の形態では、ソース電極１３ｓおよびドレイン電極１３ｄの形成を、レジストパターン１５をマスクにした電極材料膜１３のエッチングによって行うようにした。このため、高精度にパターニングされたソース電極１３ｓおよびドレイン電極７ｓを形成することが可能になる。また電極材料膜１３のエッチングがウェットエッチングであり、下層の有機半導体パターン７ａにダメージが加わることが防止されている。また、レジストパターンをマスクにしたエッチングプロセスであるため、簡便でかつ大面積化にも適している。
この結果、簡便でかつ大面積化に適するプロセスを適用しながらも、劣化が少ないトップコンタクト構造の薄膜トランジスタ２０-1を、有機半導体パターン７ａにダメージを加えることなく高精度に得ることが可能になる。
また、有機半導体パターン７ａの表面層にわずかに拡散された保護膜９を構成する金属材料成分Ａの効果により、有機半導体パターン７ａのエッチング液による侵食が防止される。つまり、金属材料成分がエッチング液に対する防食作用を表すものである。したがって、有機半導体パターン７ａの膜質が維持され、この有機半導体パターン７ａを用いた薄膜トランジスタ２０-1において良好なトランジスタ特性を得ることが可能である。更に、有機半導体パターン７ａの表面層にわずかに金属材料成分Ａが残留することにより、薄膜トランジスタの実効チャネル長が短くなる効果も期待される。
しかも、ソース電極１３ｓおよびドレイン電極１３ｄを形成する際のウェットエッチングにより、半導体パターン７ａの表面層にわずかにエッチング液を構成するエチャント成分Ｂが拡散される。このため、このエチャント成分Ｂにより、有機半導体パターン７ａとソース電極１３ｓおよびドレイン電極１３ｄとのオーミック接合が可能となる効果も期待できる。
＜２．第２実施の形態＞
図４は、第２実施の形態の薄膜トランジスタの製造方法の特徴部を表す断面工程図である。本実施の形態が第１実施の形態と異なるところは、有機半導体パターン７ａをオーバーエッチングするところにあり、他の手順は同様であることとする。
先ず、レジストパターンン１５をマスクにして電極材料膜１３をウェットエッチングすることにより、ソース電極１３ｓおよびドレイン電極１３ｄを形成する。ここまでの工程は、第１実施の形態において図１（Ａ）〜図２（Ｃ）を用いて説明した工程と同様である。
本実施の形態においては、その後、図４（Ａ）に示したようにソース電極１３ｓおよびドレイン電極１３ｄから露出している有機半導体パターン７ａをオーバーエッチングし、有機半導体パターン７ａの表面層を除去する工程を行うものである。ここではドライエッチングによって有機半導体パターン７ａの表面層を除去するオーバーエッチングを行う。
その後、レジストパターン１５を剥離して除去する。レジストパターン１５の剥離は第１実施の形態と同様に行ってよい。
以上により図４（Ｂ）および図３に示したトップコンタクト・ボトムゲート構造の薄膜トランジスタ２０-2が得られる。
このようにして得られた薄膜トランジスタ２０-2も、第１実施の形態と同様に有機半導体パターン７ｓ上において分離されたソース電極１３ｓおよびドレイン電極１３ｄの端面が、ウェットエッチングによって等方性エッチングされた端面形状となる。また特に、ソース電極１３ｓおよびドレイン電極１３ｄから露出する有機半導体パターン７ａの表面層がオーバーエッチングされ、わずかに凹部状となっている。
本実施の形態においても、ソース電極１３ｓおよびドレイン電極１３ｄの形成を、レジストパターン１５をマスクにした電極材料膜１３のエッチングによって行うようにした。このため、第１実施の形態と同様に、簡便でかつ大面積化に適するプロセスを適用しながらも、劣化が少ないトップコンタクト構造の薄膜トランジスタ２０-2を、有機半導体パターン７ａにダメージを加えることなく高精度に得ることが可能になる。
また特に、ソース電極１３ｓおよびドレイン電極１３ｄを形成するためのウェットエッチングの際に有機半導体パターン７ａがダメージを受けた場合であっても、この部分の表面層がオーバーエッチングによって除去される。このため寄生トランジスタ等の発生が抑制され、デバイスの信頼性が向上する。
＜３．第３実施の形態＞
図５は、第３実施の形態の薄膜トランジスタの製造方法の特徴部を表す断面工程図である。本実施の形態が先の実施の形態と異なるところは、有機半導体パターン７ａ上に保護膜パターン９ａを残すところにあり、他の手順は同様である。
先ず、図５（Ａ）に示したように、金属材料からなる保護膜パターン９ａ上から有機半導体層７をドライエッチングすることにより、有機半導体パターン７ａをパターン形成する。ここまでの工程は、第１実施の形態において図１（Ａ）〜図１（Ｄ）を用いて説明したと同様に行う。但し、保護膜パターン９ａは、第１実施の形態で例示した金属材料の中から特に有機半導体層７に対してダメージ無く成膜でき、かつ有機半導体層７ａに対してオーミックコンタクト可能な材料が選択して用いられる。
尚、第１実施の形態と同様に、有機半導体層７に接して金属材料からなる保護膜パターン９ａが設けられたことにより、有機半導体層７の表面層には保護膜パターン９を構成する金属材料成分Ａがわずかに拡散された状態となる。
本実施の形態においては、その後、図５（Ｂ）に示したように、保護膜パターン９ａを除去することなく、有機半導体パターン７ａと保護膜パターン９ａとを電極材料膜１３で覆うところに特徴を有する。電極材料膜１３の成膜は、第１実施の形態において図２（Ａ）を用いて説明したと同様に行うことができる。但し、この電極材料膜１３を構成する材料の選択は、有機半導体パターン７ａに対する成膜時のダメージを考慮する必要はなく、また有機半導体パターン７ａに対するオーミックコンタクトを考慮する必要もない。また、電極材料膜１３は、保護膜パターン９ａと同一材料で構成されてもよいし、異なる材料で構成されてもよい。
その後、図５（Ｃ）に示したように、電極材料膜１３上にレジストパターン１５を形成する。レジストパターン１５の形成は第１実施の形態と同様に行う。
次いで、レジストパターン１５をマスクに用いて、先ず電極材料膜１３をエッチングする。これにより有機半導体パターン７ｓ上において分離されると共に、ゲート電極３を挟んで対向する位置において有機半導体パターン７ａ上に端部を積層させた形状のソース電極１３ｓおよびドレイン電極１３ｄを形成する。
そして本実施の形態においては、電極材料膜１３のエッチングに続けて、保護膜パターン９ａのエッチングを行う。これにより、有機半導体パターン７ａ上においてソース電極１３ｓおよびドレイン電極１３ｄが積層された部分に金属材料からなる保護膜パターン９ａを残し、保護膜パターン９ａを残した部分によってソース電極１３ｓおよびドレイン電極１３ｄの一部を厚膜化する。
以上のような電極材料膜１３および保護膜パターン９ａのエッチングは、ウェットエッチングによって行う。エッチング溶液としては、上述した保護膜９および電極材料膜１３のエッチングと同様のものが用いられる。ここでは、有機半導体パターン７ａの表面層にわずかに拡散された保護膜９を構成する金属材料成分Ａの効果により、有機半導体パターン７ａのエッチング液による侵食が防止される。またこのウェットエッチングにより、半導体パターン７ａの表面層にわずかにエッチング液を構成するエチャント成分Ｂが拡散される。
ウェットエッチングによりソース電極１３ｓおよびドレイン電極１３ｄを形成した後には、レジストパターン１５を除去する。レジストパターン１５の除去は上述したレジストパターン１１の除去と同様に行う。
以上により、図５（Ｄ）および図３に示すトップコンタクト・ボトムゲート構造の薄膜トランジスタ２０-3が得られる。
このようにして得られた薄膜トランジスタ２０-3も、第１実施の形態と同様に有機半導体パターン７ｓ上において分離されたソース電極１３ｓおよびドレイン電極１３ｄの端面が、ウェットエッチングによって等方性エッチングされた端面形状となる。また特に、この薄膜トランジスタ２０-3は、ソース電極１３ｓおよびドレイン電極１３ｄにおいて有機半導体パターン７ａ上に積層された部分が厚膜化されている。この部分は、有機半導体パターン７ａとオーミック接合する保護膜パターン９ａ上に、電極材料材膜１３からなる部分が積層されて厚膜化した構成となっている。
本実施の形態においても、ソース電極１３ｓおよびドレイン電極１３ｄの形成を、レジストパターン１５をマスクにした電極材料膜１３および保護膜パターン９ａのエッチングによって行うようにした。このため、第１実施の形態と同様に、簡便であり大面積化に適するプロセスを適用しながらも、劣化が少ないトップコンタクト構造の薄膜トランジスタ２０-3を、有機半導体パターン７ａにダメージを加えることなく高精度に得ることが可能になる。
また特に、有機半導体パターン７ａ上に残された保護膜パターン９ａが、有機半導体パターン７ａとオーミック接合するものであれば、電極材料膜１３からなるソース電極１３ｓおよびドレイン電極１３ｄ部分はオーミック接合を考慮せずに選択可能である。このため、ソース電極１３ｓおよびドレイン電極１３ｄを構成する材料としては、安価な材料を用いることができ、コストの削減を図ることが可能である。
また、有機半導体パターン７ａ上に積層されたソース電極１３ｓおよびドレイン電極１３ｄ部分は、一般的に線幅が狭く構成されるが、この部分が保護膜パターン９ａによって厚膜化されているため、構造的に補強された構成となっている。
また、第１実施の形態と同様に、有機半導体パターン７ａの表面層にわずかに拡散された保護膜９を構成する金属材料成分Ａにより、有機半導体パターン７ａのエッチング液による侵食が防止され、薄膜トランジスタ２０-3において良好な特性を得ることが可能な効果も期待できる。更に、有機半導体パターン７ａの表面層にわずかに金属材料成分Ａが残留することにより、薄膜トランジスタの実効チャネル長が短くなる効果も期待される。
更に、ソース電極１３ｓおよびドレイン電極１３ｄを形成する際のウェットエッチングにより、半導体パターン７ａの表面層にわずかにエッチング液を構成するエチャント成分Ｂが拡散される。このため、このエチャント成分Ｂにより、有機半導体パターン７ａとソース電極１３ｓおよびドレイン電極１３ｄとのオーミック接合が可能となる効果が期待できることも、第1 実施の形態と同様である。
尚、本実施の形態においては、図５（Ｃ）の工程で、ソース電極１３ｓおよびドレイン電極１３ｄを形成した後、第２実施の形態で説明したと同様に、有機半導体パターン７ｓの露出表面層をオーバーエッチングしてもよい。これにより、ソース電極１３ｓおよびドレイン電極１３ｄ形成のためのウェットエッチングの際に有機半導体パターン７ａがダメージを受けた場合であっても、この部分の表面層がオーバーエッチングによって除去される。このため、寄生トランジスタ等の発生が抑制され、デバイスの信頼性が向上する。
＜４．第４実施の形態＞
図６および図７は、第４実施の形態の薄膜トランジスタの製造方法の特徴部を表す断面工程図である。本実施の形態が先の実施の形態と異なるところは、保護膜および保護膜パターンとしてキャリア注入材料を用いてこれを残すところにある。他の手順は同様である。
先ず図６（Ａ）に示したように、絶縁性の基板１上にゲート電極３をパターン形成し、このゲート電極３を覆う状態でゲート絶縁膜５を成膜し、更にこのゲート絶縁膜５上に有機半導体層７を成膜する。以上の工程は第１実施の形態で図１（Ａ）を用いて説明したと同様であり、通常の手順によって行うことができる。
次に図６（Ｂ）に示したように、有機半導体層７上にキャリア注入材料からなる保護膜９’を成膜する。キャリア注入材料としては、例えばここで形成する薄膜トランジスタがｐチャンネル型であれば、ホール注入性の有機材料を用いることができる。このような材料としては、例えばポリ（３，４−エチレンジオキシチオフェン）／ポリ（４−スチレンスルホナート［ＰＥＤＯＴ／ＰＳＳ］、テトラチアフルバレン／テトラシアノキノジメタン［ＴＴＦ／ＴＣＮＱ］、４フッ化テトラシアノキノジメタン[ Ｆ4 ＴＣＮＱ] が例示される。
以上のような保護膜９’の成膜は、用いる材料によって、抵抗加熱蒸着、スパッタリング等の真空蒸着法、更には上述した各種の塗布法などから適宜選択した方法を適用して行うことができる。
次いで、図６（Ｃ）に示したように、保護膜９’上においてゲート電極３に重なる位置に、第１実施の形態と同様にしてレジストパターン１１を形成する。
次に、図６（Ｄ）に示したように、レジストパターン１１をマスクに用いて保護膜９’および有機半導体層７をエッチングする。ここでは、ドライエッチングによって、保護膜９’および有機半導体層７を連続してエッチングし、有機半導体パターン７ａ上にキャリア注入材料からなる保護膜パターン９ａ’を形成する。これによりゲート電極３上の一部をゲート電極３の幅方向にわたって覆う形状に有機半導体パターン７ａをパターン形成すると共に、薄膜トランジスタの素子分離を行う。エッチングの終了後にはレジストパターン１１を除去する。
尚、保護膜９’のエッチングは、ウェットエッチングで行ってもよい。この場合、エッチング溶液として、例えばエタノール等のアルコールや水などの有機半導体層に対する直交溶媒が用いられる。
次いで、図７（Ａ）に示したように、保護膜パターン９ａ’を除去せずに、有機半導体パターン７ａと保護膜パターン９ａ’とを電極材料膜１３で覆う。電極材料膜１３の成膜は、第１実施の形態において図２（Ａ）を用いて説明したと同様に行うことができる。但し、電極材料膜１３は、保護膜パターン９’に対してオーミックコンタクト可能な材料で構成される。このような材料としては、特に保護膜パターン９’とのオーミックコンタクトの観点からは、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびそれらの合金、および酸化物等が好ましく用いられる。
以上の後には図７（Ｂ）に示したように、電極材料膜１３上に、第１実施の形態と同様にレジストパターン１５を形成し、更にこのレジストパターン１５をマスクに用いて電極材料膜１３をエッチングする。これにより、ゲーと電極３を挟んで対向する位置に、有機半導体パターン７ａ上に端部を積層させた形状のソース電極１３ｓおよびドレイン電極１３ｄを形成する。
ここでの電極材料膜１３のエッチングは、第１実施の形態と同様にウェットエッチングによって行う。このウェットエッチングにおいては保護膜パターン９ａ’により、有機半導体パターン７ａはエッチング液によって侵食されない。これによりＴＦＴの信頼性が確保される。
ウェットエッチングによりソース電極１３ｓおよびドレイン電極１３ｄを形成した後には、第１実施の形態と同様にレジストパターン１５を除去する。
以上により、図７（Ｃ）および図３に示したトップコンタクト・ボトムゲート構造の薄膜トランジスタ２０-4が得られる。
このようにして得られた薄膜トランジスタ２０-4も、第１実施の形態と同様に有機半導体パターン７ａ上において分離されたソース電極１３ｓおよびドレイン電極１３ｄの端面が、ウェットエッチングによって等方性エッチングされた端面形状となる。また特に、この薄膜トランジスタ２０-4は、有機半導体パターン７ａ上にキャリア注入性有機材料からなる保護膜パターン９ａ’が積層されたものとなる。そして、有機半導体パターン７ａとソース電極１３ｓおよびドレイン電極１３ｄとの間に、保護膜パターン９ａ’が挟持される。
本実施の形態においても、ソース電極１３ｓおよびドレイン電極１３ｄの形成を、レジストパターン１５をマスクにした電極材料膜１３のエッチングによって行うようにした。このため、第１実施の形態と同様に、簡便かつ大面積化に適するプロセスを適用しながらも、劣化が少ないトップコンタクト構造の薄膜トランジスタ２０-4を、有機半導体パターン７ａにダメージを加えることなく高精度に得ることが可能になる。
また特に、有機半導体パターン７ａ上にキャリア注入性有機材料からなる保護膜パターン９ａ’を介してソース電極１３ｓおよびドレイン電極１３ｄが配置されるため、有機半導体パターン７ａが保護膜パターン９ａ’で保護される。これにより有機半導体パターン７ａの膜質を良好に保つことが可能であり、この有機半導体パターン７ａを用いた薄膜トランジスタ２０-4において良好なトランジスタ特性を得ることが可能である。
また、電極材料膜１３の成膜が有機半導体パターン７ａに影響を与えることがないため、電極材料膜１３の選択性が拡大し、より安価な材料を用いてコスト削減を図ることも可能になる。
＜５．第５実施の形態＞
図８および図９は、第５実施の形態の薄膜トランジスタの製造方法の特徴部を表す断面工程図である。本実施の形態が先の実施の形態と異なるところは、保護膜パターンを積層構造としてこれを残すところにある。他の手順は同様である。
先ず図８（Ａ）に示したように、絶縁性の基板１上にゲート電極３をパターン形成し、このゲート電極３を覆う状態でゲート絶縁膜５を成膜し、更にこのゲート絶縁膜５上に有機半導体層７を成膜する。以上の工程は第１実施の形態で図１（Ａ）を用いて説明したと同様であり、通常の手順によって行うことができる。
次に図８（Ｂ）に示したように、有機半導体層７上に、キャリア注入材料からなる第１保護膜９’を成膜し、更に金属材料からなる第２保護膜９を成膜する。キャリア注入材料からなる第１保護膜９’は、第４実施の形態の図６（Ａ）の工程において説明したキャリア注入材料からなる保護膜９’と同様に成膜される。また金属材料からなる第２保護膜９は、第１実施の形態で図１（Ｂ）を用いて説明した金属材料からなる保護膜と同様に成膜される。但し、金属材料からなる第２保護膜９は、キャリア注入材料からなる第１保護膜パターン９ａ-1とオーミック接合する材料が選択的に用いられる。
次に、図８（Ｃ）に示したように、第２保護膜９上においてゲート電極３に重なる位置に、第１実施の形態と同様にしてレジストパターン１１を形成し、次いで、レジストパターン１１をマスクに用いて第２保護膜９する。金属材料からなる第２保護膜９のエッチングは、第１実施の形態と同様にウェットエッチングによって行われる。
引き続き図８（Ｄ）に示したように、第１保護膜９’をエッチングする。これにより有機半導体層７上にキャリア注入材料からなる第１保護膜パターン９ａ-1と金属材料からなる第２保護膜パターン９ａ-2をこの順に積層した保護膜パターン９Ａを形成する。キャリア注入材料からなる第１保護膜９’のエッチングは、第４実施の形態と同様にドライエッチングによって行う。
また、第１保護膜９’のエッチングに続けて、有機半導体層７ａをエッチングし、ゲート電極３上の一部をゲート電極３の幅方向にわたって覆う状態で、有機半導体パターン７ａをパターン形成する。こでは第１保護膜９’のドライエッチングと同一工程で有機半導体層７ａのエッチングを行う。これにより、ここで形成する薄膜トランジスタの素子分離を行う。エッチングの終了後には、レジストパターン１１を除去する。尚、キャリア注入材料からなる第１保護膜９’のエッチングは、ウェットエッチングで行ってもよい。この場合、エッチング溶液として、例えばエタノール等のアルコールや水などの有機半導体層に対する直交溶媒が用いられる。
次いで、図９（Ａ）に示したように、保護膜パターン９Ａを電極材料膜１３で覆う。電極材料膜１３の成膜は、第１実施の形態において図２（Ａ）を用いて説明したと同様に行うことができる。
以上の後には図９（Ｂ）に示したように、電極材料膜１３上に、第１実施の形態と同様にレジストパターン１５を形成し、更にこのレジストパターン１５をマスクに用いて電極材料膜１３をエッチングする。これにより、ゲーと電極３を挟んで対向する位置に、有機半導体パターン７ａ上に端部を積層させた形状のソース電極１３ｓおよびドレイン電極１３ｄを形成する。
その後電極材料膜１３のエッチングに続けて、金属材料からなる第２保護膜パターン９ａ-2のエッチングを行う。これにより、有機半導体パターン７ａ上においてソース電極１３ｓおよびドレイン電極１３ｄが積層された分部に金属材料からなる第２保護膜パターン９ａ-2を残し、残された第２保護膜パターン９ａ-2部分によってソース電極１３ｓおよびドレイン電極１３ｄの一部を厚膜化する。
この電極材料膜１３および金属材料からなる第２保護膜パターン９ａ-2のエッチングは、ウェットエッチングによって行う。エッチング溶液としては、上述した保護膜９および電極材料膜１３のエッチングと同様のものが用いられる。
ウェットエッチングによりソース電極１３ｓおよびドレイン電極１３ｄを形成した後には、レジストパターン１５を除去する。レジストパターン１５の除去は、上述したレジ
ストパターン１１の除去と同様に行なわれる。
以上により、図９（Ｃ）および図３に示したトップコンタクト・ボトムゲート構造の薄膜トランジスタ２０-5が得られる。
このようにして得られた薄膜トランジスタ２０-5も、第１実施の形態と同様に有機半導体パターン７ａ上において分離されたソース電極１３ｓおよびドレイン電極１３ｄの端面が、ウェットエッチングによって等方性エッチングされた端面形状となる。また特に、この薄膜トランジスタ２０-5は、第４実施の形態と同様に、有機半導体パターン７ａ上にキャリア注入性有機材料からなる第1 保護膜パターン９ａ-1が積層されたものとなる。また第３実施の形態と同様に、ソース電極１３ｓおよびドレイン電極１３ｄにおいて有機半導体パターン７ａ上に積層された部分が金属材料からなる第２保護膜パターン９ａ-2によって厚膜化されている。
このように本実施の形態においても、ソース電極１３ｓおよびドレイン電極１３ｄの形成を、レジストパターン１５をマスクにした電極材料膜１３のエッチングによって行うようにした。このため、第１実施の形態と同様に、簡便かつ大面積化に適するプロセスを適用しながらも、劣化が少ないトップコンタクト構造の薄膜トランジスタ２０-4を、有機半導体パターン７ａにダメージを加えることなく高精度に得ることが可能になる。
またこの他にも第４実施の形態と同様に、キャリア注入材料からなる第１保護膜パターン９ａ-1で保護されることで有機半導体パターン７ａの膜質が良好に保たれ、この有機半導体パターン７ａを用いた薄膜トランジスタ２０-4において良好なトランジスタ特性を得ることが可能である。更に電極材料膜１３および金属材料からなる第２保護膜９の成膜が有機半導体パターン７ａに影響を与えることがないため、電極材料膜１３の選択性が拡大し、より安価な材料を用いてコスト削減を図ることも可能になる。
また第３実施の形態と同様に、金属材料からなる第２保護膜パターン９ａ-2が、キャリア注入性材料からなる第１保護膜パターン９ａ-1とオーミック接合するものであれば、電極材料膜１３からなるソース電極１３ｓおよびドレイン電極１３ｄ部分はオーミック接合を考慮せずに選択可能である。このため、ソース電極１３ｓおよびドレイン電極１３ｄを構成する材料としては、安価な材料を用いることができ、コストの削減を図ることが可能である。
また、有機半導体パターン７ａ上に積層されたソース電極１３ｓおよびドレイン電極１３ｄ部分は、一般的に線幅が狭く構成されるが、この部分が第２保護膜パターン９ａ-2によって厚膜化されているため、構造的に補強された構成となっている。
尚、上述した第１〜第５実施の形態においては、有機半導体パターン７ａの形成を、有機半導体層の成膜と、成膜した有機半導体層のパターニングとによって行う構成を説明した。しかしながら、半導体パターン７ａの形成はこの手順に限定されることはなく、以下の方法であってもよい。例えば、メタルマスクを利用した蒸着によるパターニング、プリントシャドウマスクを用いたパターニング、リフトオフ法によるパターニング、更にはインクジェット印刷、反転オフセット印刷、マイクロコンタクト印刷などの印刷法を適用したパターニングなどを適用できる。
更に第４実施の形態において図６を用いて説明した半導体パターン７ａとキャリア注入材料からなる保護膜パターン９ａ’の形成に対しても、メタルマスクを利用した蒸着によるパターニング、プリントシャドウマスクを用いたパターニング、リフトオフ法によるパターニング、更にはインクジェット印刷、反転オフセット印刷、マイクロコンタクト印刷などの印刷法を適用したパターニングなどを適用できる。
さて、上述の第１〜第５実施の形態においては、有機半導体をチャネルとして用いたトップコンタクト型の薄膜トランジスタを安定して実現できるようにしたが、高移動度が要求される応用分野においては、更に、有機半導体層とソース・ドレイン電極との接触抵抗をより低減させることが必要となる。高移動度の半導体を用いても接触抵抗が大きいと、デバイス全体としての移動度が制限されてしまうからである。接触抵抗を低減する手法としては、電極修飾などによって電極材料の仕事関数を制御することによりキャリアの注入効率を高める方法がある。しかし、トップコンタクト型の有機薄膜トランジスタではこのような技術を導入することは難しい。そこで、以下の実施の形態では、有機半導体層とソース・ドレイン電極との接触抵抗を低減してキャリア移動度を高めることができる手法を説明する。
＜６．第６実施の形態＞
図１０は、第６実施の形態の薄膜トランジスタの製造方法の特徴部を表す断面工程図である。本実施の形態は、図２（Ａ）までの工程は第１実施の形態と共通であるので、その後の工程について説明する。
図１０（Ａ）（図２（Ａ））の工程において保護膜パターン９ａを剥離した後、図１０（Ｂ）に示したように、有機半導体パターン７ａの表面に表面処理剤による表面処理を施す。この表面処理剤は、有機半導体パターン７ａの表面層に残留する金属材料、例えば金（Ａｕ）と化学的に反応可能な分子を含むものである。具体的には、チオール類・ジスルフィド類等の有機硫黄分子，有機セレン・テルル分子，ニトリル化合物，有機シラン化合物，カルボン酸類，ホスホン酸類，燐酸エステル類，不飽和炭化水素，アルコール・アルデヒド，ハロゲン化物，ジアゾ化合物等が挙げられる。なお、表面処理は気相で行なってもよく、あるいは溶液中で行なってもよい。
本実施の形態では、表面処理剤として例えばペンタフルオロベンゼンチオールを用い、その蒸気中で、有機半導体パターン７ａの表面層に残留する金（Ａｕ）Ａとチオール分子Ｃとを反応させる。これにより金の分子Ａとチオール分子Ｃとが化学的に結合し、後で同じＡｕにより形成されるソース電極１３ｓおよびドレイン電極１３ｄそれぞれと有機半導体パターン７ａとの接触抵抗が低減される。なお、ここでは、チオール分子Ｃは分散しているが、有機半導体パターン７ａの表面に層状態で形成するようにしてもよい。また、いずれの場合においても、後で形成されるソース電極１３ｓとドレイン電極１３ｄとの間の領域のチオール分子Ｃは、第２実施の形態で説明したと同様のオーバーエッチングにより有機半導体パターン７ａの表面層に残留するＡｕと同時に取り除くことが望ましい。これにより寄生トランジスタ等の発生が抑制され、デバイスの信頼性が向上する。
次いで、図１０（Ｃ）に示したように、有機半導体パターン７ａを覆う状態で、ゲート絶縁膜５上に例えばＡｕからなる電極材料膜１３を成膜する。なお、この工程は図２（Ｂ）の工程と同様であるので、その詳細は省略する。
次に、図１０（Ｄ）に示したように、電極材料膜１３上に、レジストパターン（図示せず）を形成し、このレジストパターンをマスクとして電極材料膜１３をエッチングする。これによりソース電極１３ｓおよびドレイン電極１３ｄが形成される。そののち、レジストパターンを除去する。
このように本実施の形態では、ソース電極１３ｓおよびドレイン電極１３ｄを形成するに先立ち、有機半導体パターン７ａの表面にテトラフルオロベンゼンチオール蒸気で表面処理を施し、有機半導体パターン７ａの表面に残留するＡｕとテトラフルオロベンゼンチオールとを反応させるようにした。その結果、有機半導体パターン７ａとソース電極１３ｓおよびドレイン電極１３ｄそれぞれとの間の接触抵抗が低減され、キャリア移動度を高めることが可能になる。よって高移動度が要求される分野においてトップコンタクト型の有機薄膜トランジスタの適用が可能になる。その他の作用効果は第１実施の形態と同様である。
ちなみに、図１１は本実施の形態により表面処理を施した薄膜トランジスタ（実施例１）、および表面処理なしの薄膜トランジスタ（比較例）の、ドレイン電圧を−１２Ｖとした場合のゲート電圧（Ｖ）とドレイン電流（Ａ）との関係を表したものである。表面処理の有無以外の条件は同じとした。図中、Ｐ1 が実施例１、Ｐ2 が比較例の結果を示している。比較例の接触抵抗が６．８ｋΩ・ｃｍであるのに対して、実施例１では２．７ｋΩ・ｃｍであり、比較例に比べて大きく低減されていることが分かる。
＜７．第７実施の形態＞
図１２は、第７実施の形態の薄膜トランジスタの製造方法の特徴部を表す断面工程図である。本実施の形態では、有機半導体パターン７ａとソース電極１３ｓおよびドレイン電極１３ｄそれぞれとの間にキャリア注入層としての有機錯体パターンを介在させたものである。本実施の形態も、図２（Ａ）までの工程は第１実施の形態と共通であるので、その後の工程について説明する。
図２（Ａ）の工程において保護膜パターン９ａを例えばウェットエッチング法により剥離した後、図１２（Ａ）に示したように、有機半導体パターン７ａ上に、フォトリソグラフィーまたは印刷法によって金属製のマスク２１を形成する。なお、このマスク２１は前述の保護膜パターン９ａを剥離することなく部分的にエッチングを行ってパターニングしそのまま流用するようにしてもよい。次いで，有機半導体パターン７ａおよびマスク２１を覆う状態で、ゲート絶縁膜５上に有機電荷移動錯体を成膜し、有機電荷移動錯体膜２２を形成する。
有機電荷移動錯体は、ＴＴＦ−ＴＣＮＱのような有機ドナーと有機アクセプターとの電荷移動錯体であってもよいし、有機分子と無機イオン化合物（ペンタセン−金属酸化物）との電荷移動錯体であってもよい。有機電荷移動錯体の成膜法としては、錯体の真空蒸着、またはドナーとアクセプターの共蒸着が挙げられるが、前述の各種印刷法を用いてもよい。
ここで有機電荷移動錯体は（Ｄ：ドナー）ｘ−（Ａ：アクセプター）ｙの組成を持つものである。ドナー分子としては、ポリピロールおよびポリピロール置換体、ポリチオフェンおよびポリチオフェン置換体、ポリイソチアナフテンなどのイソチアナフテン類、ポリチェニレンビニレンなどのチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）などのポリ（ｐ−フェニレンビニレン）類、ポリアニリンおよびポリアニリン置換体、ポリアセチレン類、ポリジアセチレン類、ポリアズレン類、ポリピレン類、ポリカルバゾール類、ポリセレノフェン類、ポリフラン類、ポリ（ｐ−フェニレン）類、ポリインドール類、ポリピリダジン類、ポリビニルカルバゾール、ポリフエニレンスルフィド、ポリビニレンスルフィドなどのポリマーおよび多環縮合体、上述した材料中のポリマーと同じ繰返し単位を有するオリゴマー類、ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどのアセン類およびアセン類の炭素の一部をＮ、Ｓ、Ｏなどの原子、カルボニル基などの官能基に置換した誘導体（トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−６，１５−キノンなど）、金属フタロシアニン類、テトラチアフルバレンおよびテトラチアフルバレン誘導体、 テトラチアペンタレンおよびテトラチアペンタレン誘導体、メロシアニン色素類、ヘミシアニン色素類などの色素アルカリ金属イオン，アルカリ土類金属イオン，遷移金属イオン、等が挙げられる。
アクセプター分子としては、DDQ，クロラニル等のベンゼンジキノン誘導体とその類縁体，DCNQI，TCNQ等のシアノキノジメタン誘導体とその類縁体、M(mnt)2やM(dmit)2等の金属錯体（ここでMは金属原子），ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ' −ビス（４−トリフルオロメチルベンジル）ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ' −ビス（１Ｈ，１Ｈ−ペルフルオロオクチル）、Ｎ，Ｎ' −ビス（１Ｈ，１Ｈ−ペルフルオロブチル）及びＮ，Ｎ' −ジオクチルナフタレン１，４，５，８−テトラカルボン酸ジイミド誘導体、ナフタレン２，３，６，７テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、アントラセン２，３，６，７−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４等フラーレン類、ＳＷＮＴなどのカーボンナノチューブおよびそれらの誘導体，ハロゲン類，金属ハライド，金属酸化物、硫酸，硝酸，過塩素酸等の無機陰イオン類等が挙げられる。
有機電荷移動錯体膜２２を形成した後、図１２（Ｂ）に示したようにマスク２１を剥離することにより有機電荷移動錯体膜２２のパターンを形成する。次に、図１２（Ｃ）に示したように有機半導体パターン７ａおよび有機電荷移動錯体膜２２のパターンを覆う状態で、ゲート絶縁膜５上に例えばＡｕからなる電極材料膜１３を成膜する。なお、この工程は図２（Ｂ）の工程と同様であるので、その詳細は省略する。
次に、図１２（Ｄ）に示したように、電極材料膜１３上に、レジストパターン（図示せず）を形成し、このレジストパターンをマスクとして電極材料膜１３をエッチングすることによりソース電極１３ｓおよびドレイン電極１３ｄを形成する。そののち、レジストパターンを除去する。
このように本実施の形態では、ソース電極１３ｓおよびドレイン電極１３ｄを形成するに先立ち、有機半導体パターン７ａの表面に有機電荷移動錯体膜２２のパターンを形成するようにしたので、有機半導体パターン７ａとソース電極１３ｓおよびドレイン電極１３ｄそれぞれとの間で有機錯体膜２２がキャリア注入層として機能する。これにより有機半導体パターン７ａとソース電極１３ｓおよびドレイン電極１３ｄそれぞれとの接触抵抗が低減され、キャリア移動度を高めることが可能になる。よって、本実施の形態においても高移動度が要求される分野においてトップコンタクト型の有機薄膜トランジスタの適用が可能になる。その他の作用効果は第１実施の形態と同様である。
なお、有機半導体パターン７ａ上の、ソース電極１３ｓおよびドレイン電極１３ｄと有機電荷移動錯体膜２２との面積比は特に限定されるものではなく、有機錯体膜２２の全体が各電極下に隠れていても、有機錯体膜２２の一部が各電極からはみ出していてもよい。但し、ソース電極１３ｓの下にある有機錯体とドレイン電極１３ｄの下にある有機錯体とは接触していてはならない。
＜８．第８実施の形態＞
図１３は、第８実施の形態の薄膜トランジスタの製造方法の特徴部を表す断面工程図である。第７実施の形態では金属製のマスク２１を利用して有機電荷移動錯体膜２２のパターンを形成するようにしたが、本実施の形態においては、図１３（Ａ），（Ｂ）に示したように有機電荷移動錯体膜２２を形成する際に例えばＳｉＯ2 のような絶縁性のマスク２３を用いるものである。このように絶縁性のマスク２３を用いることにより、構造中にマスク２３を残すことができ（図１３（Ｃ））、製造プロセスを簡略化することが可能になる。その他は、第７実施の形態と同じであるので、その説明は省略する。
＜９．適用例＞
次に、上述の実施の形態で説明した本発明の薄膜トランジスタを用いた電子機器の一例として、有機電界発光素子ＥＬを用いたアクティブマトリックス型の表示装置を説明する。
図１４は、表示装置（電子機器）３０の回路構成図を表すものである。
表示装置３０の基板１上には、表示領域１ａとその周辺領域１ｂとが設定されている。表示領域１ａには、複数の走査線３１と複数の信号線３３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。周辺領域１ｂには、走査線３１を走査駆動する走査線駆動回路３５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線３３に供給する信号線駆動回路３７とが配置されている。
走査線３１と信号線３３との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、保持容量Ｃｓ、および有機電界発光素子ＥＬで構成されている。これらの薄膜トランジスタＴｒ１, Ｔｒ２として、上述した薄膜トランジスタ２０-1〜２０-5のいずれかが用いられる。
この表示装置３０では、走査線駆動回路３５による駆動により、スイッチング用の薄膜トランジスタＴｒ１を介して信号線３３から書き込まれた映像信号が保持容量Ｃｓに保持される。また保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒ２から有機電界発光素子ＥＬに供給され、この電流値に応じた輝度で有機電界発光素子ＥＬが発光する。駆動用の薄膜トランジスタＴｒ２は、共通の電源供給線（Ｖｃｃ）３９に接続されている。
以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、更に複数のトランジスタを設けて画素回路を構成してもよい。また、周辺領域１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
図１５は、上記回路構成の表示装置３０の断面構造を表すものである。ここでは、薄膜トランジスタＴｒ２，Ｔｒ１および容量素子Ｃｓと、有機電界発光素子ＥＬとが積層された部分の１画素分の構造を示している。
この図には、各画素ａに設けられる薄膜トランジスタＴｒ２，Ｔｒ１として、第１実施の形態において図２（Ｄ）で示したトップコンタクト・ボトムゲート構造の薄膜トランジスタ２０-1を設けた例を図示した。
薄膜トランジスタＴｒ１のソース電極１３ｓと、薄膜トランジスタＴｒ２のゲート電極３とは、ゲート絶縁膜５に設けられた接続孔５ａを介して接続されている。薄膜トランジスタＴｒ２のゲート電極３を延設した部分と、ソース電極１３ｓを延設した部分との間にゲート絶縁膜５を挟持させて容量素子Ｃｓが構成されている。また、図１４の回路図にも示したように、薄膜トランジスタＴｒ１のゲート電極３は走査線３１に、薄膜トランジスタＴｒ１のドレイン電極１３ｄは信号線３３に、薄膜トランジスタＴｒ２のソース電極１３ｓは電源供給線３９にそれぞれ延設される。
薄膜トランジスタＴｒ１, Ｔｒ２および容量素子Ｃｓは、例えば保護膜を介して層間絶縁膜４１で覆われている。この層間絶縁膜４１は、平坦化膜として構成されることが好ましい。この層間絶縁膜４１には、薄膜トランジスタＴｒ２のドレイン電極１３ｄに達する接続孔４１ａが設けられている。
層間絶縁膜４１上の各画素には、接続孔４１ａを介して薄膜トランジスタＴｒ２に接続された有機電界発光素子ＥＬが設けられている。この有機電界発光素子ＥＬは、層間絶縁膜４１上に設けられた絶縁性パターン４３で素子分離されている。
有機電界発光素子ＥＬは、層間絶縁膜４１上に設けられた画素電極４５を備えている。この画素電極４５は、各画素毎に導電性パターンとして形成され、層間絶縁膜４１に設けられた接続孔４１ａを介して薄膜トランジスタＴｒ２のドレイン電極１３ｄに接続されている。このような画素電極４５は、例えば陽極として用いられる。
この画素電極４５の周縁は、有機電界発光素子ＥＬを素子分離するための絶縁性パターン４３で覆われている。絶縁性パターン４３は、画素電極４５を広く露出させる開口窓４３ａを備えており、この開口窓４３ａが有機電界発光素子ＥＬの画素開口となる。
このような絶縁性パターン４３から露出する画素電極４５上を覆う状態で、有機層４７が設けられている。この有機層４７は、少なくとも有機発光層を備えた積層構造からなり、必要に応じて陽極（ここでは画素電極４５）側から順に、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層、更には他の層を積層してなる。
以上のような有機層４７を覆い、画素電極４５との間に有機層４７を狭持する状態で、共通電極４９が設けられている。この共通電極４９は、有機電界発光素子ＥＬの有機発光層で発生させた光を取り出す側の電極であり、光透過性を有する材料で構成されている。またここでは、画素電極４５が陽極として機能するものであるため、この共通電極４９は、少なくとも有機層４７に接する側が陰極として機能する材料を用いて構成されている。尚、図１１の回路図にも示したように、この共通電極４９はＧＮＤに設置されている。
以上のような画素電極４５と共通電極４９との間に有機層４７が挟持された各画素部分が、有機電界発光素子ＥＬとして機能する部分となる。
またここでの図示は省略したが、各有機電界発光素子ＥＬの形成面側は、光透過性材料からなる封止樹脂で覆われ、更にこの封止樹脂を介して光透過性材料からなる対向基板が貼り合わされた状態で表示装置３０が構成されている。
この表示装置３０によれば、微細でかつ特性の良好な薄膜トランジスタを用いて画素回路を構成している。このため、画素電極４５を安定して駆動することができると共に画素の微細化を達成できるため、表示特性の向上を図ることが可能になる。
上記実施の形態においては、薄膜トランジスタを備えた電子機器の一例として、有機電界発光素子ＥＬを用いたアクティブマトリックス型の表示装置を例示した。但し、本発明の電子機器は、薄膜トランジスタを搭載した表示装置に広く適用可能であり、例えば液晶表示装置や電気泳動型ディスプレイにも適用できる。
更に、本発明の電子機器の実施の形態としては、以上のような表示装置を搭載した電子機器にも広く適用可能である。例えば、電子ペーパー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの電子機器に適用することができる。つまり、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の表示装置を搭載した電子機器に適用することが可能である。
更にまた、本発明の電子機器は、表示装置に限定されることはなく、上述した薄膜トランジスタを搭載し、これに導電性パターン（例えば画素電極であってもよい）を接続させた電子機器に広く適用可能である。例えば、ＩＤタグ、センサー等の電子機器への適用も可能である。このような電子機器では、微細でかつ特性の良好な薄膜トランジスタを用いることにより、微細化された機器を安定駆動することが可能になる。

Claims (16)

  1. 基板上に成膜した有機半導体層上に、金属材料およびキャリア注入性有機材料のうちの少なくとも一方からなる保護膜パターンを形成する工程と、
    前記保護膜パターンをマスクにしたエッチングによって前記有機半導体層をパターニングし、前記基板上に有機半導体パターンを形成する工程と、
    前記有機半導体パターンを覆う状態で前記基板上に電極材料膜を成膜する工程と、
    前記電極材料膜上にレジストパターンを形成し前記レジストパターンをマスクにしたウェットエッチングによって前記電極材料膜をパターニングしてなるソース電極およびドレイン電極を形成する工程と
    を含む薄膜トランジスタの製造方法。
  2. 前記保護膜パターンを前記金属材料により形成し、
    前記ソース電極およびドレイン電極を形成した後、前記ソース電極およびドレイン電極から露出する前記有機半導体パターンの表面層をオーバーエッチングする
    請求項１記載の薄膜トランジスタの製造方法。
  3. 前記保護膜パターンを前記金属材料により形成し、
    前記電極材料膜を成膜する工程の前に前記保護膜パターンを除去する
    請求項１に記載の薄膜トランジスタの製造方法。
  4. 前記有機半導体パターンと前記保護膜パターンとを覆う状態で前記電極材料膜を成膜する
    請求項１に記載の薄膜トランジスタの製造方法。
  5. 前記保護膜パターンを前記金属材料により形成し、
    前記レジストパターンをマスクにしたウェットエッチングによって前記電極材料膜と前記保護膜パターンとをパターニングする
    請求項４に記載の薄膜トランジスタの製造方法。
  6. 前記金属材料として前記有機半導体パターンとオーミック接合される材料を用いる
    請求項５に記載の薄膜トランジスタの製造方法。
  7. 前記保護膜パターンを除去した後、前記有機半導体パターン上に、前記有機半導体パターンの表面に残留する前記金属材料と化学的に反応可能な分子を含む表面処理剤によって表面処理を施す
    請求項３記載の薄膜トランジスタの製造方法。
  8. 前記表面処理剤は、有機硫黄分子，有機セレン・テルル分子，ニトリル化合物，有機シラン化合物，カルボン酸類，ホスホン酸類，燐酸エステル類，不飽和炭化水素，アルコール・アルデヒド，ハロゲン化物およびジアゾ化合物のうちの少なくとも１種を含む
    請求項７に記載の薄膜トランジスタの製造方法。
  9. 前記ソース電極およびドレイン電極を形成する前に、前記有機半導体パターン上に一対の有機電荷移動錯体パターンを形成し、その後、前記有機電荷移動錯体パターン上に前記ソース電極およびドレイン電極を形成する
    請求項３に記載の薄膜トランジスタの製造方法。
  10. 前記保護膜パターンを除去した後、前記有機半導体パターン上に導電性のマスクを形成し、前記マスクを用いて前記有機電荷移動錯体パターンを形成した後、前記マスクを除去する
    請求項９に記載の薄膜トランジスタの製造方法。
  11. 前記保護膜パターンを除去した後、前記有機半導体パターン上に絶縁性のマスクを形成し、前記マスクを用いて前記有機電荷移動錯体パターンを形成する
    請求項９に記載の薄膜トランジスタの製造方法。
  12. 前記電極材料膜は、前記キャリア注入性有機材料からなる前記保護膜パターンとオーミック接合される材料からなる
    請求項４に記載の薄膜トランジスタの製造方法。
  13. 基板上に設けられた有機半導体パターンと、
    等方性エッチングされた端面形状を有し、前記有機半導体パターン上において分離された状態で前記基板上に設けられたソース電極およびドレイン電極とを備え、
    前記有機半導体パターンの表面層には、金属材料および前記金属材料と化学的に反応可能な分子が含まれている
    薄膜トランジスタ。
  14. 前記有機半導体パターンの表面層には、酸系のエッチング液を構成する材料成分が含有されている
    請求項１３記載の薄膜トランジスタ。
  15. 前記金属材料は金であり、前記分子は有機硫黄分子，有機セレン・テルル，ニトリル化合物，有機シラン化合物，カルボン酸類，ホスホン酸類，燐酸エステル類，不飽和炭化水素，アルコール・アルデヒド，ハロゲン化物またはジアゾ化合物である
    請求項１３記載の薄膜トランジスタ。
  16. 薄膜トランジスタを備え、
    前記薄膜トランジスタは、
    基板上に設けられた有機半導体パターンと、
    等方性エッチングされた端面形状を有し、前記有機半導体パターン上において分離された状態で前記基板上に設けられたソース電極およびドレイン電極とを備え、
    前記有機半導体パターンの表面層には、金属材料および前記金属材料と化学的に反応可能な分子が含まれている
    電子機器。
JP2010540479A 2008-11-28 2009-11-24 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器 Expired - Fee Related JP5652207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010540479A JP5652207B2 (ja) 2008-11-28 2009-11-24 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008303432 2008-11-28
JP2008303432 2008-11-28
JP2010540479A JP5652207B2 (ja) 2008-11-28 2009-11-24 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器
PCT/JP2009/069804 WO2010061823A1 (ja) 2008-11-28 2009-11-24 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器

Publications (2)

Publication Number Publication Date
JPWO2010061823A1 JPWO2010061823A1 (ja) 2012-04-26
JP5652207B2 true JP5652207B2 (ja) 2015-01-14

Family

ID=42225696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010540479A Expired - Fee Related JP5652207B2 (ja) 2008-11-28 2009-11-24 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器

Country Status (5)

Country Link
US (4) US8008115B2 (ja)
EP (1) EP2355139B1 (ja)
JP (1) JP5652207B2 (ja)
CN (1) CN102224580B (ja)
WO (1) WO2010061823A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469224B (zh) * 2008-10-20 2015-01-11 Ind Tech Res Inst 有機薄膜電晶體及其製造方法
EP2355139B1 (en) * 2008-11-28 2018-03-14 Sony Corporation Method of manufacturing a thin film transistor
JP5651961B2 (ja) * 2010-02-03 2015-01-14 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに電子機器
FR2957460B1 (fr) * 2010-03-12 2013-08-09 Thales Sa Solutions colloidales de materiaux moleculaires et composites elabores a partir de ces solutions
JP2012038924A (ja) * 2010-08-06 2012-02-23 Sony Corp 半導体装置、表示装置、および電子機器
JP5655421B2 (ja) * 2010-08-06 2015-01-21 ソニー株式会社 半導体装置、表示装置、および電子機器
JP5830930B2 (ja) * 2011-05-19 2015-12-09 ソニー株式会社 半導体素子および電子機器
JP5811640B2 (ja) * 2011-07-04 2015-11-11 ソニー株式会社 電子デバイス及び半導体装置の製造方法
JP2013021165A (ja) * 2011-07-12 2013-01-31 Sony Corp 蒸着用マスク、蒸着用マスクの製造方法、電子素子および電子素子の製造方法
US9223769B2 (en) * 2011-09-21 2015-12-29 Roman Tsibulevskiy Data processing systems, devices, and methods for content analysis
CN103094082A (zh) * 2011-10-31 2013-05-08 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
JP2013115098A (ja) * 2011-11-25 2013-06-10 Sony Corp トランジスタ、トランジスタの製造方法、表示装置および電子機器
TWI491050B (zh) * 2011-11-25 2015-07-01 Sony Corp 電晶體，顯示器及電子裝置
JP2013229453A (ja) * 2012-04-26 2013-11-07 Sony Corp 半導体装置、表示装置及び半導体装置の製造方法
TWI493631B (zh) * 2012-05-31 2015-07-21 Au Optronics Corp 半導體元件及其製造方法
JP2014056850A (ja) * 2012-09-11 2014-03-27 Sony Corp トランジスタおよびその製造方法、並びに半導体装置の製造方法および表示装置の製造方法
JP2014056955A (ja) * 2012-09-13 2014-03-27 Sony Corp 薄膜トランジスタおよびその製造方法、並びに電子機器
US9508806B2 (en) 2012-09-28 2016-11-29 Sony Corporation Electronic device, image display device and sensor, and method for manufacturing electronic device
EP2784839B1 (en) * 2013-03-26 2017-10-25 Novaled GmbH Method of manufacturing an organic field effect transistor
CN105336594A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
EP2985798B1 (en) * 2014-08-15 2019-10-23 Novaled GmbH Method for manufacturing an organic electronic device
JP6674901B2 (ja) * 2014-11-07 2020-04-01 株式会社半導体エネルギー研究所 撮像装置
US9976037B2 (en) 2015-04-01 2018-05-22 Versum Materials Us, Llc Composition for treating surface of substrate, method and device
CN104766803B (zh) 2015-04-01 2018-09-11 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置
CN105977205B (zh) * 2016-05-10 2019-10-15 京东方科技集团股份有限公司 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
JP6658300B2 (ja) * 2016-05-20 2020-03-04 株式会社デンソー 有機トランジスタ
US10903319B2 (en) * 2016-06-15 2021-01-26 Nanomedical Diagnostics, Inc. Patterning graphene with a hard mask coating
KR102254606B1 (ko) * 2016-10-19 2021-05-21 가부시키가이샤 오르가노 서킷 액티브 매트릭스 led 디스플레이
US10628520B2 (en) 2017-05-10 2020-04-21 International Business Machines Corporation Configurable analytics framework for assistance needs detection
CN112820779B (zh) * 2020-12-31 2022-12-16 上海应用技术大学 一种薄膜晶体管及其制备方法
CN113488592B (zh) * 2021-06-21 2023-03-10 西安理工大学 一种基于pfbt蒸发法的有机场效应晶体管制备方法
CN114334617B (zh) * 2022-01-11 2022-09-09 南京邮电大学 一种用于基材上有机层光刻图案化的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機ｔｆｔ装置およびそれらの製造方法
JP2004266197A (ja) * 2003-03-04 2004-09-24 Konica Minolta Holdings Inc 薄膜トランジスタ素子の製造方法、薄膜トランジスタ素子及び薄膜トランジスタ素子シート
JP2005334864A (ja) * 2004-01-16 2005-12-08 Semiconductor Energy Lab Co Ltd 膜パターン付基板及びその作製方法、半導体装置の作製方法、液晶テレビジョン、並びにｅｌテレビジョン
JP2006049577A (ja) * 2004-08-04 2006-02-16 Sony Corp 電界効果型トランジスタ
JP2006073993A (ja) * 2004-08-30 2006-03-16 Lg Philips Lcd Co Ltd 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法並びに有機薄膜トランジスタ
JP2007027326A (ja) * 2005-07-14 2007-02-01 Niigata Univ 有機電界効果トランジスタ
JP2007110028A (ja) * 2005-10-17 2007-04-26 Canon Inc 有機半導体トランジスタ
WO2008081936A1 (ja) * 2006-12-28 2008-07-10 Dai Nippon Printing Co., Ltd. 有機トランジスタ素子、その製造方法、有機発光トランジスタ及び発光表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185585A (en) * 1977-04-25 1980-01-29 Rca Corporation Apparatus for simultaneously processing a plurality of substrates
US5951373A (en) * 1995-10-27 1999-09-14 Applied Materials, Inc. Circumferentially oscillating carousel apparatus for sequentially processing substrates for polishing and cleaning
US5916012A (en) * 1996-04-26 1999-06-29 Lam Research Corporation Control of chemical-mechanical polishing rate across a substrate surface for a linear polisher
US6159073A (en) * 1998-11-02 2000-12-12 Applied Materials, Inc. Method and apparatus for measuring substrate layer thickness during chemical mechanical polishing
US6280289B1 (en) * 1998-11-02 2001-08-28 Applied Materials, Inc. Method and apparatus for detecting an end-point in chemical mechanical polishing of metal layers
JP2001018169A (ja) * 1999-07-07 2001-01-23 Ebara Corp 研磨装置
DE10117612B4 (de) * 2001-04-07 2007-04-12 Infineon Technologies Ag Polieranlage
US6966816B2 (en) * 2001-05-02 2005-11-22 Applied Materials, Inc. Integrated endpoint detection system with optical and eddy current monitoring
GB0111423D0 (en) * 2001-05-10 2001-07-04 Koninkl Philips Electronics Nv An electronic device including a thin film transistor
US6939198B1 (en) * 2001-12-28 2005-09-06 Applied Materials, Inc. Polishing system with in-line and in-situ metrology
EP1367659B1 (en) * 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
JP2004055653A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
US20050173259A1 (en) * 2004-02-06 2005-08-11 Applied Materials, Inc. Endpoint system for electro-chemical mechanical polishing
KR100675639B1 (ko) * 2004-08-30 2007-02-02 엘지.필립스 엘시디 주식회사 유기 박막트랜지스터 및 액정표시소자의 제조방법
JP4938984B2 (ja) 2005-02-02 2012-05-23 独立行政法人理化学研究所 トップコンタクト型電界効果トランジスタの製造方法およびトップコンタクト型電界効果トランジスタ
US7632703B2 (en) * 2005-12-22 2009-12-15 Xerox Corporation Organic thin-film transistors
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
US7444198B2 (en) * 2006-12-15 2008-10-28 Applied Materials, Inc. Determining physical property of substrate
JP4297169B2 (ja) * 2007-02-21 2009-07-15 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP2355139B1 (en) * 2008-11-28 2018-03-14 Sony Corporation Method of manufacturing a thin film transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機ｔｆｔ装置およびそれらの製造方法
JP2004266197A (ja) * 2003-03-04 2004-09-24 Konica Minolta Holdings Inc 薄膜トランジスタ素子の製造方法、薄膜トランジスタ素子及び薄膜トランジスタ素子シート
JP2005334864A (ja) * 2004-01-16 2005-12-08 Semiconductor Energy Lab Co Ltd 膜パターン付基板及びその作製方法、半導体装置の作製方法、液晶テレビジョン、並びにｅｌテレビジョン
JP2006049577A (ja) * 2004-08-04 2006-02-16 Sony Corp 電界効果型トランジスタ
JP2006073993A (ja) * 2004-08-30 2006-03-16 Lg Philips Lcd Co Ltd 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法並びに有機薄膜トランジスタ
JP2007027326A (ja) * 2005-07-14 2007-02-01 Niigata Univ 有機電界効果トランジスタ
JP2007110028A (ja) * 2005-10-17 2007-04-26 Canon Inc 有機半導体トランジスタ
WO2008081936A1 (ja) * 2006-12-28 2008-07-10 Dai Nippon Printing Co., Ltd. 有機トランジスタ素子、その製造方法、有機発光トランジスタ及び発光表示装置

Also Published As

Publication number Publication date
US8742409B2 (en) 2014-06-03
EP2355139A4 (en) 2012-10-03
EP2355139A1 (en) 2011-08-10
US8395147B2 (en) 2013-03-12
US20120199836A1 (en) 2012-08-09
CN102224580A (zh) 2011-10-19
US8253133B2 (en) 2012-08-28
US8008115B2 (en) 2011-08-30
WO2010061823A1 (ja) 2010-06-03
US20100219402A1 (en) 2010-09-02
CN102224580B (zh) 2016-03-02
JPWO2010061823A1 (ja) 2012-04-26
US20120012825A1 (en) 2012-01-19
US20130193420A1 (en) 2013-08-01
EP2355139B1 (en) 2018-03-14

Similar Documents

Publication Publication Date Title
JP5652207B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器
CN101867017B (zh) 薄膜晶体管和用于制造薄膜晶体管的方法
US7619245B2 (en) Flat panel display and manufacturing method of flat panel display
US8242501B2 (en) Thin film transistor and electronic apparatus
KR20100019375A (ko) 유기 박막 트랜지스터, 그 제조 방법, 및 전자 디바이스
US7863111B2 (en) Thin film transistor for display device including a dispersed carbon nanotube dispersed conductive polymer and manufacturing method of the same
JP5655421B2 (ja) 半導体装置、表示装置、および電子機器
JP2006012785A (ja) 有機電界発光表示装置の製造方法とそれによる表示装置
JP2013115098A (ja) トランジスタ、トランジスタの製造方法、表示装置および電子機器
JP5447996B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP2008177398A (ja) 有機薄膜トランジスタ及びそれを用いた集積回路
JP4700976B2 (ja) 電界効果型有機トランジスタの製造方法
JP2004304182A (ja) 薄膜トランジスタ及びその作製方法
WO2011065083A1 (ja) 有機薄膜トランジスタ、およびその製造方法
JP4726440B2 (ja) 有機又は無機トランジスタ及びその製造方法並びに画像表示装置
JP2005294286A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2008270240A (ja) 半導体装置
JP2010062241A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ素子及び表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141103

R151 Written notification of patent or utility model registration

Ref document number: 5652207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees