CN102224580B - 薄膜晶体管制造方法、薄膜晶体管以及电子装置 - Google Patents

薄膜晶体管制造方法、薄膜晶体管以及电子装置 Download PDF

Info

Publication number
CN102224580B
CN102224580B CN200980146210.9A CN200980146210A CN102224580B CN 102224580 B CN102224580 B CN 102224580B CN 200980146210 A CN200980146210 A CN 200980146210A CN 102224580 B CN102224580 B CN 102224580B
Authority
CN
China
Prior art keywords
organic semiconductor
film transistor
thin
semiconductor patterns
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980146210.9A
Other languages
English (en)
Other versions
CN102224580A (zh
Inventor
胜原真央
米屋伸英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102224580A publication Critical patent/CN102224580A/zh
Application granted granted Critical
Publication of CN102224580B publication Critical patent/CN102224580B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Abstract

提供了一种在不损坏有机半导体图案的情况下通过容易且适合于增大面积的工艺制造具有抑制了劣化的顶部接触结构的薄膜晶体管的方法。在基板(1)上形成有机半导体图案(7a)。在所述基板(1)上形成电极材料膜(13)以覆盖所述有机半导体图案(7a)。在所述电极材料膜(13)上形成抗蚀剂图案(15)。使用所述抗蚀剂图案(15)作为掩模，通过湿法蚀刻对所述电极材料膜(13)进行构图。通过该工艺，形成源极(13s)和漏极(13d)。

Description

薄膜晶体管制造方法、薄膜晶体管以及电子装置
技术领域
本发明涉及薄膜晶体管制造方法、薄膜晶体管以及电子装置。更具体来说，本发明涉及制造薄膜晶体管的方法、通过该方法获得的薄膜晶体管、以及使用该薄膜晶体管的电子装置，在该薄膜晶体管中，在有机半导体图案上方形成精细的源极和漏极。
背景技术
近年来，使用有机半导体作为沟道层的薄膜晶体管(TFT)(所谓的有机TFT)受到关注。由于有机TFT是通过在低温下涂敷由有机半导体制成的沟道层而形成的，因此降低成本是有利的。还在没有热阻性质的柔性基板(如塑料基板)上形成有机TFT。已知的是，在具有顶部接触底部栅极结构的有机TFT中，与具有底部接触结构的有机TFT相比，由于热应力等产生的特性劣化受到了抑制。
在制造这种顶部接触底部栅极结构的有机TFT时，研究了一种在有机半导体图案上以高精度对源极和漏极进行构图的方法。例如，日本未审专利申请公报No.2006-216718公开了一种方法：设置将基板上方的空间分成两半的横断部，从两个方向通过汽相淀积形成有机半导体图案，以及对金属材料进行汽相淀积，以被横断部分开，从而形成源极和漏极。
引证列表
专利文献
专利文献1：日本未审专利申请公报No.2006-216718
发明内容
然而，在使用将基板上方的空间分成两半的横断部的制造方法中，形成横断部很麻烦，并且难以在大面积的基板上方以统一的精度形成源极和漏极。
因此，本发明的一个目的是提供一种在不损坏有机半导体图案的情况下通过容易且适合于增大面积的工艺制造具有抑制了劣化的顶部接触结构的薄膜晶体管的方法。此外，本发明的一个目的是提供通过应用该方法而获得的具有顶部接触结构的薄膜晶体管，以及具有该薄膜晶体管的电子装置。
本发明的用于实现这种目的的制造薄膜晶体管的方法是通过以下过程来执行的。
首先，在基板上形成有机半导体图案。然后，在所述基板上形成电极材料膜以覆盖所述有机半导体图案。然后，在所述电极材料膜上形成抗蚀剂图案，并使用所述抗蚀剂图案作为掩模，通过湿法蚀刻对所述电极材料膜进行构图来形成源极和漏极。
在所述制造薄膜晶体管的方法中，使用抗蚀剂图案作为掩膜对电极材料膜进行蚀刻，从而形成以高精度构图的源极和漏极。由于执行湿法蚀刻作为对电极材料膜的蚀刻，因此防止了电极材料膜下方的有机半导体层被损坏。此外，由于执行使用抗蚀剂图案作为掩膜的蚀刻工艺，因此该方法容易且适合于增大面积。
此外，通过上述方法形成本发明的薄膜晶体管，该薄膜晶体管具有：有机半导体图案，被设置在基板上；和源极和漏极，在它们在所述半导体图案上方被彼此隔离的状态下被设置在所述基板上方。特别的是，该源极和漏极中的每一个都具有被各向同性地蚀刻的端面形状。
根据本发明的制造薄膜晶体管的方法，在应用容易且适合于增大面积的工艺的同时，在不损坏有机半导体图案的情况下以高精度获得具有抑制了劣化的顶部接触结构的薄膜晶体管。通过使用以这种方式获得的薄膜晶体管，获得了具有抑制了劣化的电子装置。
附图说明
图1是用于说明本发明第一实施例的剖面工艺图(No.1)。
图2是用于说明本发明第一实施例的剖面工艺图(No.2)。
图3是应用了本发明的顶部接触结构的薄膜晶体管的示意平面图。
图4是用于说明第二实施例的特征部的剖面工艺图。
图5是用于说明第三实施例的特征部的剖面工艺图。
图6是用于说明本发明第四实施例的剖面工艺图(No.1)。
图7是用于说明本发明第四实施例的剖面工艺图(No.2)。
图8是用于说明本发明第五实施例的剖面工艺图(No.1)。
图9是用于说明本发明第五实施例的剖面工艺图(No.2)。
图10是用于说明第六实施例的剖面工艺图。
图11是用于说明第六实施例的效果的特性图。
图12是用于说明第七实施例的剖面工艺图。
图13是用于说明第八实施例的剖面工艺图。
图14是表示对显示装置的示例应用的电路图。
图15是显示装置中的一个像素的剖面。
具体实施方式
以下将按如下顺序参照附图对本发明的实施例进行描述。
1、第一实施例(制造薄膜晶体管的方法)
2、第二实施例(对有机半导体图案进行过蚀刻(over-etching)的示例)
3、第三实施例(在有机半导体图案上留下保护膜图案的示例)
4、第四实施例(使用载流子注入材料作为保护膜和保护膜图案并留下它们的示例)
5、第五实施例(使用保护膜图案作为层叠结构并留下它的示例)
6、第六实施例(减小接触电阻的示例)
7、第七实施例(减小接触电阻的另一示例)
8、第八实施例(减小接触电阻的另一示例)
9、应用于电子装置(显示装置)的示例
<1.第一实施例>
图1和图2A是应用根据本发明第一实施例的薄膜晶体管制造方法以制造顶部接触底部栅极结构的第一示例的剖面工艺图。图3是该示例中制造的顶部接触底部栅极结构的薄膜晶体管的平面图。以下，参照图3，根据图1和2的剖面工艺图，描述第一实施例的制造方法。
首先，如图1(A)所示，在绝缘基板1上的图案中形成栅极3，形成栅绝缘膜5以覆盖栅极3，进而，在栅绝缘膜5上形成有机半导体层7。例如，如下按普通过程执行该工艺。
通过形成金(Au)、铂(Pt)、银(Ag)、钨(W)、钽(Ta)、钼(Mo)、铝(Al)、铬(Cr)、钛(Ti)、铜(Cu)、镍(Ni)等的金属材料膜来在图案中形成栅极3。例如，通过溅射、汽相淀积、镀层等来形成金属材料膜。然后，通过光刻法在金属材料膜上形成抗蚀剂图案(未示出)。使用该抗蚀剂图案作为掩膜，对金属材料膜进行蚀刻以获得栅极3。此外，形成栅极3的方法并不限于上述方法，可以使用印刷等方法。
当栅绝缘膜5由诸如氧化硅或氮化硅之类的无机材料制成时，通过CVD或溅射来形成栅绝缘膜5。另一方面，当栅绝缘膜5由诸如聚乙烯基苯酚(polyvinylphenol)、PMMA、聚酰亚胺、氟树脂(fluorineresin)等之类的有机高聚合物材料制成时，通过涂敷或印刷来形成栅绝缘膜5。
通过应用根据所使用的材料适当选择的膜形成方法来形成有机半导体层7。
要使用的有机半导体材料的示例如下。
聚吡咯和聚吡咯替代物，
聚噻吩和聚噻吩替代物，
异硫茚(isothianaphthene)，如聚异硫茚
chenylene亚乙烯(chenylenevinylene)，如聚chenylene亚乙烯，
聚对亚苯基亚乙烯基(poly(p-phenylenevinylene))，如聚对亚苯基亚乙烯基，
聚苯胺和聚苯胺替代物，
聚乙炔，
聚二乙炔(polydiacetylene)，
聚甘菊环(polyazulene)，
聚芘(polypyrene)，
聚咔唑(polycarbazole)，
聚硒吩(polyselenophene)，
聚呋喃(polyfuran)，
聚对亚苯(poly(p-phenylene))，
聚吲哚(polyindole)，
聚哒嗪(polypyridazine)，
聚合物和多环冷凝物，如聚乙烯咔唑、聚苯硫醚(polyphenylenesulfide)或聚亚乙烯硫化物(polyvinylenesulfide)，通过替换具有与材料中的聚合物相同的重复单元的低聚物而获得的衍生物(三苯二噁嗪(triphenodioxazine)、三苯酚噻嗪(triphenodithiazine)、并六苯-6(hexacene-6)、15-醌(15-quinone)等)，并苯(如萘并萘、并五苯、并六苯、二苯并五苯、四并五苯(tetrabenzopentacene)、并芘(pyrene)、dizenzopyrene、苯并菲(chrysene)、二萘嵌苯(perylene)、晕苯、涤纶(terrylene)、卵苯(ovalene)、夸特锐烯(quaterrylene)、以及循环蒽(circumanthracene))，并且并苯中的一部分碳带有诸如N、S、O等的原子的功能团、羰基团等，
金属酞菁(metalphthalocyanines)，
四硫富瓦烯(tetrathiafulvalene)和四硫富瓦烯衍生物，
四硫并环戊二烯(tetrathiapentalene)和四硫并环戊二烯衍生物，
萘1，4，5，8-四羧酸二酰亚胺(naphthalenetetracarboxylicaciddiimide)，N，N’-双(4-三氟甲基苯甲基)萘1，4，5，8-四羧酸二酰亚胺，N，N’-双(1H，1H-全氟辛基)，以及N，N’-dioctylnaphthalene1，4，5，8-四羧酸二酰亚胺衍生物，
萘四羧酸二酰亚胺，如萘2，3，6，7-四羧酸二酰亚胺，
稠环(condensed-ring)四羧酸二酰亚胺，如蒽四羧酸二酰亚胺，如蒽2，3，6，7四羧酸二酰亚胺，
富勒烯，如C60，C70，C76，C78以及C84，
碳纳米管，如SWNT，以及
颜料，如部花青染料和半花菁染料。
可以通过应用从以下方法根据要使用的材料适当选择的方法来形成由上述材料中的任何一种制成的有机半导体层7：真空淀积方法，如电阻加热蒸发和溅射，涂敷方法，如旋涂。涂敷方法的示例包括气刀涂敷、刀片涂敷、杆涂敷、刀涂敷、挤涂敷、逆转辊涂敷、转印辊涂敷、凹板式涂敷、吻涂敷、铸涂敷、喷射涂敷、缝孔涂敷、日历涂敷(calendarcoating)、以及浸渍涂敷(dipcoating)。
在此，例如，作为有机半导体层7，通过真空蒸发形成由并五苯制成并且厚度为50nm的膜。
接着，如图1(B)所示，在有机半导体层7上形成保护膜9。保护膜9例如由金属材料制成。保护膜9的金属材料的示例包括金(Au)、铂(Pt)、钯(Pd)、银(Ag)、钨(W)、钽(Ta)、钼(Mo)、铝(Al)、铬(Cr)、钛(Ti)、铜(Cu)、镍(Ni)、铟(In)、锡(Sn)、锰(Mn)、钌(Rh)、铷(Rb)及其化合物。此外，保护膜9可以具有上述材料的层叠结构。
可以通过应用从电阻加热蒸发、诸如溅射的真空淀积方法或上述各种涂敷方法中适当选择的方法来形成保护膜9。
在此，例如，通过真空淀积形成金(Au)制成的膜作为保护膜9。
通过如上所述形成与有机半导体层7接触的由金属材料制成的保护膜9，保护膜9的金属材料组分A会轻微扩散到有机半导体层7的表面层中。
接着，如图1(C)所示，在保护膜9上在栅极3上方的位置形成抗蚀剂图案11。抗蚀剂图案11是通过应用光刻法(lithographymethod)或印刷法来形成的。作为印刷法，可以使用喷墨印刷、丝网印刷、平板印刷(offsetprinting)、凹版印刷、柔版印刷(flexographicprinting)、微接触印刷等。此外，在抗蚀剂图案11的形成过程中，用保护膜9保护有机半导体层7。
随后，使用抗蚀剂图案11作为掩模，对保护膜9进行蚀刻以在有机半导体层7上形成保护膜图案9a。作为对保护膜9的蚀刻，在此使用湿法蚀刻。
作为蚀刻剂，例如，使用由诸如硝酸、硫酸、盐酸、醋酸、草酸、氢氟酸或过氧化氢之类的酸、诸如氟化铵、碘化钾、高锰酸盐或重铬酸盐之类的盐或酸和盐的混合物制成的溶液。为了抑制在有机半导体层7上的损害，刻蚀剂中的酸的浓度优选地是20％或更小。此外，为了确保稳定的蚀刻率，可以添加诸如有机氮化合物之类的添加剂。
在通过湿法蚀刻形成了保护膜图案9a之后，去除抗蚀剂图案11。通过湿法工艺或灰化(干法蚀刻)，通过溶解清洁去除来去除抗蚀剂图案11。此外，在去除抗蚀剂图案11时，用保护膜9保护有机半导体层7。
接着，如图1(D)所示，使用保护膜图案9a作为掩模，对有机半导体层7进行蚀刻，并且在沿栅极3的宽度方向上覆盖栅极3上的一部分的状态下，在此情况下通过干法蚀刻形成有机半导体图案7a。通过该工艺，隔离要形成的薄膜晶体管。
接着，如图2(A)所示，剥离保护膜图案9a。通过湿法刻蚀执行保护膜图案9a的剥离。使用与通过对保护膜9进行蚀刻形成保护膜图案9a时使用的蚀刻剂类似的蚀刻剂。
接着，如图2(B)所示，在有机半导体图案7a被覆盖的状态下，在栅绝缘膜5上形成电极材料膜13。提供电极材料膜13是为了形成源极和漏极，并且电极材料膜13由形成膜的材料(金属材料或有机导电材料)在不损坏有机半导体图案7a的情况下制成，并且与有机半导体图案7a欧姆接触。使用与保护膜9的材料相同的材料，并且类似地形成电极材料膜13。特别地，从与有机半导体图案7a欧姆接触的观点来看，优选地使用金(Au)、铂(Pt)、银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、铬(Cr)、钼(Mo)、及其合金和氧化物等。
在此情况下，例如，通过真空淀积方法将由金(Au)制成的膜形成为电极材料膜13。
接下来，如图2(C)所示，在电极材料膜13上形成抗蚀剂图案15。抗蚀剂图案15是通过应用光刻法或印刷法来形成的。作为印刷方法，可以使用喷墨印刷、丝网印刷、平板印刷(offsetprinting)、凹版印刷、柔版印刷(flexographicprinting)、微接触印刷等。此外，在抗蚀剂图案15的形成过程中，用电极材料膜13保护有机半导体图案7a。
随后，使用抗蚀剂图案15作为掩模，对电极材料膜13进行蚀刻。通过该操作，形成源极13s和漏极13d，它们在有机半导体图案7a上方彼此隔离并且具有如下形状：在它们彼此面对同时将栅极3夹在中间的位置中，一个端部层叠在有机半导体图案7a上。
作为对电极材料膜13的蚀刻，使用湿法蚀刻。作为蚀刻剂，使用与对保护膜9的蚀刻剂类似的蚀刻剂。由于保护膜9的金属材料组分A轻微扩散到有机半导体图案7a的表面层中的效应，防止了蚀刻剂对有机半导体图案7a导致的腐蚀。此外，通过湿法蚀刻，蚀刻剂中的蚀刻剂组分B轻微扩散到半导体图案7a的表面层中。
在通过湿法蚀刻形成了源极13s和漏极13d之后，去除抗蚀剂图案15。按与抗蚀剂图案11类似的方式执行对抗蚀剂图案15的去除。
结果，获得了具有图2(D)和3所示的顶部接触底部栅极结构的薄膜晶体管20-1。
在按这种方式获得的薄膜晶体管20-1中，在有机半导体图案7a上方彼此隔离的源极13s和漏极13d中的每一个的端面具有通过湿法蚀刻而被各向同性地蚀刻的形状。
在第一实施例中，使用抗蚀剂图案15作为掩模，通过对电极材料膜13进行蚀刻来对源极13s和漏极13d进行成形。结果，可以形成高精度地构图的源极13s和漏极7s。对电极材料膜13的蚀刻是湿法蚀刻，从而防止了作为下层的有机半导体图案7a被损坏。此外，由于该工艺是使用抗蚀剂图案作为掩模的蚀刻工艺，因此很容易并且也很适合于增大面积。
结果，在应用简单且适合于增大面积的工艺的同时，在不损坏有机半导体图案7a的情况下以高精度获得了具有抑制了劣化的顶部接触结构的薄膜晶体管20-1。
此外，由于保护膜9的金属材料组分A轻微扩散到有机半导体图案7a的表面层中的效应，防止了蚀刻剂对有机半导体图案7a导致的腐蚀。即，金属材料组分起到了对蚀刻剂的防腐蚀作用。因此，保持了有机半导体图案7a的膜质量，并使用有机半导体图案7a在薄膜晶体管20-1中获得了优异的晶体管特性。此外，由于金属材料组分A轻微地留在有机半导体图案7a的表面层中，因此还预期具有薄膜晶体管的有效沟道长度变短的效果。
此外，通过在形成源极13s和漏极13d时执行的湿法蚀刻，蚀刻剂中的蚀刻剂组分B轻微扩散到半导体图案7a的表面层中。因此，还预期具有通过蚀刻剂组分B实现了有机半导体图案7a与源极13s和漏极13d之间的欧姆接触的效果。
<2.第二实施例>
图4是表示制造根据第二实施例的薄膜晶体管的方法的特征部的剖面工艺图。第二实施例类似于第一实施例，除了对有机半导体图案7a进行过蚀刻以外。
首先，通过使用抗蚀剂图案15作为掩模对电极材料膜13进行湿法蚀刻，形成源极13s和漏极13d。这些工艺与参照图1(A)到2(C)在第一实施例中描述的工艺类似。
在本实施例中，之后，如图4(A)所示，通过对从源极13s和漏极13d暴露的有机半导体图案7a进行过蚀刻，执行去除有机半导体图案7a的表面层的工艺。在此情况下，执行通过干法蚀刻去除有机半导体图案7a的表面层的过蚀刻处理。
然后，剥离并去除抗蚀剂图案15。可以按与第一实施例类似的方式执行对抗蚀剂图案15的剥离。
通过该工艺，获得了图4(B)和3所示的具有顶部接触底部栅极结构的薄膜晶体管20-2。
同样，在这样获得的薄膜晶体管20-2中，以类似于第一实施例的方式，在有机半导体图案7s上方彼此隔离的源极13s和漏极13d中的每一个的端面具有通过湿法蚀刻而被各向同性地蚀刻的形状。特别的是，从源极13s和漏极13d暴露的有机半导体图案7a的表面层被过蚀刻(over-etched)并且具有稍微凹陷的形状。
此外，在本实施例中，通过使用抗蚀剂图案15作为掩模对电极材料膜13进行蚀刻，对源极13s和漏极13d进行成形。结果，以与第一实施例类似的方式，在应用容易且适合于增大面积的工艺的同时，在不损坏有机半导体图案7a的情况下以高精度获得了具有抑制了劣化的顶部接触结构的薄膜晶体管20-2。
此外，特别的是，即使在执行湿法蚀刻以形成源极13s和漏极13d时有机半导体图案7a被损坏的情况下，也通过过蚀刻去除该部分中的表面层。结果，抑制了寄生晶体管等的出现，并且提高了器件的可靠性。
<3.第三实施例>
图5是表示制造根据第三实施例的薄膜晶体管的方法的特征部的剖面工艺图。第三实施例类似于之前的实施例，除了保护膜图案9a留在有机半导体图案7a上以外。
首先，如图5(A)所示，通过对在由金属材料制成的保护膜图案9a上方的有机半导体层7进行干法蚀刻，形成有机半导体图案7a。这些工艺是按与参照图1(A)到1(D)在第一实施例中描述的那些工艺类似的方式执行的。作为保护膜图案9a的材料，选择并使用用来在不损坏有机半导体层7的情况下形成膜并且与有机半导体层7a欧姆接触的材料。
按与第一实施例类似的方式，由于设置与有机半导体层7接触的由金属材料制成的保护膜图案9a，因此保护膜图案9的金属材料组分A轻微扩散到有机半导体层7的表面层中。
第三实施例的特征在于，之后，如图5(B)所示，在不去除保护膜图案9a的情况下，用电极材料膜13覆盖有机半导体图案7a和保护膜图案9a。按与参照图2(A)说明的第一实施例类似的方式形成电极材料膜13。然而，可以在不需要考虑在有机半导体图案7a上进行膜形成时的损坏和与有机半导体图案7a的欧姆接触的情况下选择电极材料膜13的材料。此外，电极材料膜13可以由与保护膜图案9a的材料相同的材料制成，或者可以由不同的材料制成。
然后，如图5(C)所示，按与第一实施例类似的方式在电极材料膜13上形成抗蚀剂图案15。
接着，使用抗蚀剂图案15作为掩模，首先蚀刻电极材料膜13。通过该蚀刻处理，形成源极13s和漏极13d，它们在有机半导体图案7a的上方彼此隔离并且具有如下形状：在它们彼此面对同时将栅极3夹在中间的位置中，一个端部层叠在有机半导体图案7a上。
在本实施例中，在对电极材料膜13进行蚀刻之后，对保护膜图案9a进行蚀刻。通过该蚀刻处理，在源极13s和漏极13d层叠在有机半导体图案7a上的部分中留有由金属材料制成的保护膜图案9a，并且通过留有保护膜图案9a的部分，使得源极13s的一部分和漏极13d的一部分较厚。
通过湿法蚀刻对电极材料膜13和保护膜图案9a进行蚀刻。作为蚀刻剂，使用与用于保护膜9和电极材料膜13的蚀刻剂类似的蚀刻剂。在此，由于保护膜9的金属材料组分A轻微扩散到有机半导体图案7a的表面层中的效应，防止了蚀刻剂对有机半导体图案7a导致的腐蚀。此外，通过湿法蚀刻，蚀刻剂中的蚀刻剂组分B轻微扩散到半导体图案7a的表面层中。
在通过湿法蚀刻形成了源极13s和漏极13d之后，去除抗蚀剂图案15。按与抗蚀剂图案11类似的方式执行对抗蚀剂图案15的去除。
如上所述，获得图5D和3所示的具有顶部接触底部栅极结构的薄膜晶体管20-3。
此外，在以这种方式获得的薄膜晶体管20-3中，在有机半导体图案7a上方彼此隔离的源极13s和漏极13d中的每一个的端面具有通过湿法蚀刻而被各向同性地蚀刻的形状。特别的是，薄膜晶体管20-3中的源极13s和漏极13d的层叠在有机半导体图案7a上的部分加厚了。通过在与有机半导体图案7a欧姆接触的保护膜图案9a上层叠由电极材料膜13制成的部分来加厚上述部分。
此外，在本实施例中，通过使用抗蚀剂图案15作为掩模对电极材料膜13和保护膜图案9a进行蚀刻来对源极13s和漏极13d进行成形。结果，以与第一实施例类似的方式，在应用容易且适合于增大面积的工艺的同时，在不损坏有机半导体图案7a的情况下以高精度获得了具有抑制了劣化的顶部接触结构的薄膜晶体管20-3。
此外，特别的是，只要留在有机半导体图案7a上的保护膜图案9a与有机半导体图案7a欧姆接触，就可以在不考虑欧姆接触的情况下选择由电极材料膜13形成的源极13s和漏极13d部分。结果，作为源极13s和漏极13d的材料，可以使用廉价材料并且可以降低成本。
此外，尽管通常以小的线宽度形成层叠在有机半导体图案7a上的源极13s和漏极13d部分，但是该部分被保护膜图案9加厚，使得增强了结构。
此外，按与第一实施例类似的方式，由于保护膜9的金属材料组分A轻微扩散到有机半导体图案7a的表面层中，防止了蚀刻剂对有机半导体图案7a导致的腐蚀，并且还预期具有薄膜晶体管20-3会获得优异的特性的效果。此外，由于金属材料组分A轻微地留在有机半导体图案7a的表面层中，因此还预期具有薄膜晶体管的有效沟道长度变短的效果。
此外，通过在形成源极13s和漏极13d时执行的湿法蚀刻，蚀刻剂中的蚀刻剂组分B轻微扩散到半导体图案7a的表面层中。因此，以类似于第一实施例的方式，还预期具有通过蚀刻剂组分B实现了有机半导体图案7a与源极13s和漏极13d之间的欧姆接触的效果。
此外，在本实施例中，在图5(C)的工艺中形成源极13s和漏极13d之后，如在第二实施例中所述，可以对在有机半导体图案7s中暴露的表面层进行过蚀刻。因此，即使在执行湿法蚀刻以形成源极13s和漏极13d时有机半导体图案7a被损坏的情况下，也通过过蚀刻去除该部分中的表面层。结果，抑制了寄生晶体管等的出现，并且提高了器件的可靠性。
<4.第四实施例>
图6和7是表示制造根据第四实施例的薄膜晶体管的方法的特征部的剖面工艺图。第四实施例类似于上述实施例，除了使用载流子注入材料作为保护膜和保护膜图案并且留下该材料以外。
首先，如图6(A)所示，在绝缘基板1上按图案形成栅极3，形成栅绝缘膜5以覆盖栅极3，此外，在栅绝缘膜5上形成有机半导体层7。这些工艺与在第一实施例中参照图1(A)描述的类似，并按照普通过程来执行。
接着，如图6(B)所示，在有机半导体层7上形成由载流子注入材料制成的保护膜9，。作为载流子注入材料，例如，当要形成的薄膜晶体管是p沟道型的时，可以使用空穴注入型有机材料。该材料的示例包括聚(3，4-乙烯基二氧噻吩)／聚(4-苯乙烯磺酸盐)(PEDOT／PSS)、四硫富瓦烯(tetrathiofulvalene)／四氰基对苯二醌二甲烷(tetracyanoquinodimethane)(TTF／TCNQ)、四氟-四氰基对苯二醌二甲烷(F4TCNQ)。
可以通过应用根据要使用的材料从以下方法适当选择的方法来形成这样的保护膜9，：诸如电阻加热蒸发和溅射的真空淀积方法，和上述各种方法。
接着，如图6(C)所示，按与第一实施例类似的方式，在保护膜9’上在其覆盖栅极3的位置中形成抗蚀剂图案11。
如图6(D)所示，使用抗蚀剂图案11作为掩膜，对保护膜9’和有机半导体层7进行蚀刻。在此情况下，通过干法蚀刻对保护膜9，和有机半导体层7进行连续的蚀刻，从而形成由载流子注入材料制成的保护膜图案9a，。通过该工艺，按图案形成有机半导体图案7a，以在栅极3的宽度方向上覆盖栅极3的一部分，并隔离薄膜晶体管。在蚀刻完成之后，去除抗蚀剂图案11。
此外，可以通过湿法蚀刻对保护膜9，进行蚀刻。在此情况下，作为蚀刻剂，使用用于有机半导体层的正交溶剂，如乙醇之类的酒精或水。
接着，如图7(A)所示，在不去除保护膜图案9a’的情况下，用电极材料膜13覆盖有机半导体图案7a和保护膜图案9a’。可以按与参照图2(A)描述的第一实施例类似的方式形成电极材料膜13。然而，电极材料膜13由与保护膜图案9，欧姆接触的材料制成。作为这种材料，从与保护膜图案9’欧姆接触的观点来看，优选地使用金(Au)、铂(Pt)、银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、铬(Cr)、钼(Mo)、及其合金和氧化物等。
然后，如图7(B)所示，按与第一实施例类似的方式在电极材料膜13上形成抗蚀剂图案15。此外，使用抗蚀剂图案15作为掩膜，对电极材料膜13进行蚀刻。通过该操作，形成源极13s和漏极13d，它们具有如下形状：在它们彼此面对同时将栅极3夹在中间的位置中，一个端部层叠在有机半导体图案7a上。
作为对电极材料膜13的蚀刻，按与第一实施例类似的方式采用湿法蚀刻。在湿法蚀刻中，由于保护膜图案9a’，有机半导体图案7a不会被蚀刻剂腐蚀。因此，确保了TFT的可靠性。
在通过湿法蚀刻形成了源极13s和漏极13d之后，按与第一实施例类似的方式去除抗蚀剂图案15。
如上所述，获得了图7(C)和3所示的具有顶部接触底部栅极结构的薄膜晶体管20-4。
在以这种方式获得的薄膜晶体管20-4中，在有机半导体图案7a上方彼此隔离的源极13s和漏极13d中的每一个的端面具有通过湿法蚀刻而被各向同性地蚀刻的形状。特别的是，通过在有机半导体图案7a上层叠由载流子注入有机材料制成的保护膜图案9a’来获得薄膜晶体管20-4。然后，将保护膜图案9a，夹在有机半导体图案7a与源极13s和漏极13d之间。
此外，在本实施例中，通过使用抗蚀剂图案15作为掩模对电极材料膜13进行蚀刻来对源极13s和漏极13d进行成形。结果，以与第一实施例类似的方式，在应用容易且适合于增大面积的工艺的同时，在不损坏有机半导体图案7a的情况下以高精度获得了具有抑制了劣化的顶部接触结构的薄膜晶体管20-4。
此外，特别的是，由于在有机半导体图案7a上经由由载流子注入有机材料制成的保护膜图案9a’来设置源极13s和漏极13d，因此用保护膜图案9a’保护了有机半导体图案7a。利用该结构，优异地保持了有机半导体图案7a的膜质量，并且使用有机半导体图案7a在薄膜晶体管20-4中获得了优异的晶体管特性。
此外，由于电极材料膜13的形成不会对有机半导体图案7a造成影响，因此电极材料膜13的选项扩大了，并且可以使用廉价的材料来降低成本。
<5.第五实施例>
图8和9是表示制造根据第五实施例的薄膜晶体管的方法的特征部的剖面工艺图。第五实施例类似于上述实施例，除了留有层叠结构的保护膜图案以外。
首先，如图8(A)所示，在绝缘基板1上按图案形成栅极3，形成栅绝缘膜5以覆盖栅极3，此外，在栅绝缘膜5上形成有机半导体层7。这些工艺与在第一实施例中参照图1(A)描述的类似，并按照普通过程来执行。
接着，如图8(B)所示，在有机半导体层7上形成由载流子注入材料制成的第一保护膜9，此外，形成由金属材料制成的第二保护膜9。由载流子注入材料制成的第一保护膜9，是按与在第四实施例的图6(A)的工艺中描述的由载流子注入材料制成的保护膜9，类似的方式形成的。此外，由金属材料制成的第二保护膜9是按与在第一实施例的图1(B)中描述的由金属材料制成的保护膜类似的方式形成的。对于由金属材料制成的第二保护膜9，选择性地使用与由载流子注入材料制成的第一保护膜图案9a-1欧姆接触的材料。
接着，如图8(C)所示，按与第一实施例类似的方式，在第二保护膜9上在其覆盖栅极3的位置中形成抗蚀剂图案11，随后，使用抗蚀剂图案11作为掩膜对第二保护膜9进行蚀刻。按与第一实施例类似的方式，通过湿法蚀刻对由金属材料制成的第二保护膜9进行蚀刻。
随后，如图8(D)所示，对第一保护膜9，进行蚀刻。通过该工艺，形成了通过在有机半导体层7上依次层叠由载流子注入材料制成的第一保护膜图案9a-1和由金属材料制成的第二保护膜图案9a-2而获得的保护膜图案9A。按与第四实施例类似的方式，通过干法蚀刻对由载流子注入材料制成的第一保护膜9，进行蚀刻。
此外，在对第一保护膜9，进行蚀刻之后，对有机半导体层7a进行蚀刻，并且在栅极3的一部分在栅极3的宽度方向上被覆盖的状态下形成有机半导体图案7a。通过与第一保护膜9，的干法蚀刻相同的工艺，对有机半导体层7a进行蚀刻，从而隔离要形成的薄膜晶体管。在蚀刻完成之后，去除抗蚀剂图案11。可以通过湿法蚀刻对由载流子注入材料制成的第一保护膜9，进行蚀刻。在此情况下，作为蚀刻剂，使用用于有机半导体层的正交溶剂，如乙醇之类的酒精或水。
随后，如图9A所示，用电极材料膜13覆盖保护膜图案9A。按与参照图2A描述的第一实施例类似的方式形成电极材料膜13。
然后，如图9(B)所示，按与第一实施例类似的方式，在电极材料膜13上形成抗蚀剂图案15。此外，使用抗蚀剂图案15作为掩膜，对电极材料膜13进行蚀刻。通过该操作，形成源极13s和漏极13d，它们具有如下形状：在它们彼此面对同时将栅极3夹在中间的位置中，一个端部层叠在有机半导体图案7a上。
在对电极材料膜13进行蚀刻之后，对由金属材料制成的第二保护膜图案9a-2进行蚀刻。结果，在源极13s和漏极13d层叠在有机半导体图案7a上的部分中留有由金属材料制成的第二保护膜图案9a-2。由于所留下的第二保护膜图案9a-2的所述部分，加厚了源极13s和漏极13d的一部分。
通过湿法蚀刻对由金属材料制成的电极材料膜13和第二保护膜图案9a-2进行蚀刻。作为蚀刻剂，使用与在蚀刻保护膜9和电极材料膜13时使用的类似的蚀刻剂。
在通过湿法蚀刻形成了源极13s和漏极13d之后，去除抗蚀剂图案15。按与对抗蚀剂图案11的上述去除类似的方式去除抗蚀剂图案15。
结果，获得了图9(C)和3所示的具有顶部接触底部栅极结构的薄膜晶体管20-5。
在以这种方式获得的薄膜晶体管20-5中，如第一实施例中那样，在有机半导体图案7a上方彼此隔离的源极13s和漏极13d中的每一个的端面具有通过湿法蚀刻而被各向同性地蚀刻的形状。此外，特别的是，按与第四实施例类似的方式，通过在有机半导体图案7a上层叠由载流子注入有机材料制成的第一保护膜图案9a-1来获得薄膜晶体管20-5。此外，按与第三实施例类似的方式，通过由金属材料制成的第二保护膜图案9a-2加厚了源极13s和漏极13d的层叠在有机半导体图案7a上的部分。
此外，在本实施例中，通过使用抗蚀剂图案15作为掩模对电极材料膜13进行蚀刻来对源极13s和漏极13d进行成形。结果，以与第一实施例类似的方式，在应用容易且适合于增大面积的工艺的同时，在不损坏有机半导体图案7a的情况下以高精度获得了具有抑制了劣化的顶部接触结构的薄膜晶体管20-4。
此外，以与第四实施例类似的方式，由于受到了由载流子注入材料制成的第一保护膜图案9a-1的保护，优异地保持了有机半导体图案7a的膜质量，并且使用有机半导体图案7a在薄膜晶体管20-4中获得了优异的晶体管特性。此外，由于电极材料膜13和由金属材料制成的第二保护膜9的形成不会对有机半导体图案7a造成影响，因此电极材料膜13的选项扩大了，并且可以使用廉价的材料来降低成本。
此外，以与第三实施例类似的方式，只要由金属材料制成的第二保护膜图案9a-2与由载流子注入材料制成的第一保护膜图案9a-1欧姆接触，就可以在不考虑欧姆接触的情况下选择由电极材料膜13形成的源极13s和漏极13d部分。结果，作为源极13s和漏极13d的材料，可以使用廉价材料并且可以降低成本。
此外，尽管通常以小的线宽度形成层叠在有机半导体图案7a上的源极13s和漏极13d部分，但是该部分被第二保护膜图案9a-2加厚，使得增强了结构。
此外，在上述第一到第五实施例中，已经描述了通过形成有机半导体层并对所形成的有机半导体层进行构图来形成有机半导体图案7a的结构。然而，半导体图案7a的形成并不限于该过程，而是可以是以下方法。例如，可以采用：使用金属掩膜通过汽相淀积进行构图、使用印刷阴影掩膜进行构图、通过剥离(liftoff)工艺进行构图、以及应用了诸如喷墨印刷、反向平板印刷(reverseoffsetprinting)或微接触印刷之类的印刷方法的构图等。
此外，同样，对于在参照在第四实施例中的图6描述的由载流子注入材料制成的半导体图案7a和保护膜图案9a，的形成，可以采用以下方法：使用金属掩膜通过汽相淀积进行的构图、使用印刷阴影掩膜进行构图、通过剥离(liftoff)工艺进行构图、以及应用了诸如喷墨印刷、反向平板印刷(reverseoffsetprinting)或微接触印刷之类的印刷方法的构图等。
在上述第一到第五实施例中，稳定地实现了使用有机半导体作为沟道的顶部接触型薄膜晶体管。在需要高迁移率的应用领域中，必须进一步降低有机半导体层与源极-漏极之间的接触电阻。这是因为，即使使用高迁移率的半导体，如果接触电阻高，那么整个器件的迁移率也会受到限制。减小接触电阻的一种方法是通过利用电极变型等(electrodemodification)控制电极材料的功函数来提高载流子注入效率的方法。然而，很难在顶部接触型有机薄膜晶体管中引入这种技术。在以下实施例中，将描述通过减小有机半导体层与源极和漏极之间的接触电阻来增大载流子迁移率的方法。
<6.第六实施例>
图10是表示根据第六实施例的薄膜晶体管制造方法的特征部的剖面工艺图。由于一直到图2(A)的工艺，第六实施例的工艺与第一实施例的工艺相同，因此将描述随后的工艺。
在图10(A)(图2(A))的工艺中剥离保护膜图案9a之后，如图10(B)所示，在有机半导体图案7a的表面上使用表面处理剂执行表面处理。表面处理剂包含与保留在有机半导体图案7a的表面层中的诸如金(Au)的金属材料起化学反应的分子。该分子的具体示例包括硫醇、二硫化物等的有机硫分子、有机硒／碲分子、腈化合物、有机硅烷化合物、羟酸、膦酸、磷酸酯、不饱和烃、醇醛、卤化物、重氮化合物(diazocompound)等。可以在气相或在溶液中执行表面处理。
在本实施例中，例如，使用五氟苯硫酚(pentafluorobenzenethiol)作为表面处理剂。在五氟苯硫酚的蒸汽中，进行保留在有机半导体图案7a的表面层中的金(Au)与硫醇分子C之间的反应。通过该反应，金分子A与硫醇分子C化学组合，并且减小了由同一Au之后形成的源极13s和漏极13d与有机半导体图案7a之间的接触电阻。尽管在此情况下使硫醇分子C分散，但是可以将它们以层状态形成在有机半导体图案7a的表面上。此外，在任意情况下，理想的是，通过类似于第二实施例的过蚀刻，在Au保留在有机半导体图案7a的表面层中的同时，去除在之后要形成的源极13s与漏极13d之间的区域中的硫醇分子C。通过该处理，抑制了寄生晶体管等的出现并且提高了器件的可靠性。
随后，如图10(C)所示，在栅绝缘膜5上形成例如由Au制成的电极材料膜13以覆盖有机半导体图案7a。此外，由于该工艺类似于图2(B)的工艺，因此不重复其详情。
接着，如图10(D)所示，在电极材料膜13上形成抗蚀剂图案(未示出)，并且使用抗蚀剂图案作为掩膜，对电极材料膜13进行蚀刻。通过该蚀刻，形成源极13s和漏极13d。然后，去除抗蚀剂图案。
在本实施例中，如上所述，在形成源极13s和漏极13d之前，使用四氟苯硫酚(tetrafluorobenzenethiol)对有机半导体图案7a的表面进行表面处理，以在留在有机半导体图案7a的表面中的Au与四氟苯硫酚之间进行反应。结果，减小了有机半导体图案7a与源极13s和漏极13d中的每一个之间的接触电阻，并且可以增大载流子迁移率。因此，对于要求高迁移率的领域，应用了顶部接触型有机薄膜晶体管。其他效果类似于第一实施例的。
顺便指出，图11示出了在漏极电压被设定为-12V的情况下经过本实施例的表面处理的薄膜晶体管(示例1)和不经过表面处理而获得的薄膜晶体管(比较示例)中的每一个的栅极电压(V)与漏极电流(A)之间的关系。除了存在和不存在表面处理以外，参数是相同的。在该图中，P1表示示例1，P2表示比较示例。比较示例的接触电阻是6.8kΩ·cm，相对照的是，示例1的接触电阻是2.7kΩ·cm。可以理解，与比较示例的相比，大大减小了接触电阻。
<7.第七实施例>
图12是表示根据第七实施例的薄膜晶体管制造方法的特征部的剖面工艺图。在第七实施例中，在有机半导体图案7a与源极13s和漏极13d中的每一个之间插入有机配合物(organiccomplex)图案作为载流子注入层。由于一直到图2(A)的工艺，第七实施例的工艺与第一实施例的工艺相同，因此将描述随后的工艺。
在例如通过图2(A)的工艺中的湿法蚀刻剥离保护膜图案9a之后，如图12(A)所示，通过光刻法或印刷，在有机半导体图案7a上形成由金属制成的掩膜21。此外，作为掩膜21，保护膜图案9a可以不被剥离，而是可以通过被部分地蚀刻而被构图并使用。接着，在栅绝缘膜5上形成有机电荷传输配合物，以覆盖有机半导体图案7a和掩膜21，从而形成有机电荷传输配合物膜22。
有机电荷传输配合物可以是有机给体和有机受体的电荷传输配合物，如TTF-TCNQ，或者是有机分子与无机离子化合物的电荷传输配合物(并五苯-金属氧化物)。作为形成有机电荷传输配合物的方法，可以提及给体与受体的配合物的真空淀积或其共同淀积。作为另一种方式，可以使用上述各种印刷方法中的任意一种。
在此情况下，有机电荷传输配合物具有(D：给体)x-(A：受体)y的组成。给体分子的示例包括聚吡咯和聚吡咯替代物、聚噻吩和聚噻吩替代物，异硫茚(isothianaphthene)，如聚异硫茚，chenylene亚乙烯(chenylenevinylene)，如聚chenylene亚乙烯，聚对亚苯基亚乙烯基(poly(p-phenylenevinylene))，如聚对亚苯基亚乙烯基，聚苯胺和聚苯胺替代物，聚乙炔，聚二乙炔(polydiacetylene)，聚甘菊环(polyazulene)，聚芘(polypyrene)，聚咔唑(polycarbazole)，聚硒吩(polyselenophene)，聚呋喃(polyfuran)，聚对亚苯(poly(p-phenylene))，聚吲哚(polyindole)，聚哒嗪(polypyridazine)，聚合物和多环冷凝物，如聚乙烯咔唑、聚苯硫醚(polyphenylenesulfide)或聚亚乙烯硫化物(polyvinylenesulfide)，通过替换具有与材料中的聚合物相同的重复单元的低聚物而获得的衍生物(三苯二噁嗪(triphenodioxazine)、三苯酚噻嗪(triphenodithiazine)、并六苯-6(hexacene-6)、15-醌(15-quinone)等)，并苯(如萘并萘、并五苯、并六苯、二苯并五苯、四并五苯(tetrabenzopentacene)、并芘(pyrene)、dizenzopyrene、苯并菲(chrysene)、二萘嵌苯(perylene)、晕苯、涤纶(terrylene)、卵苯(ovalene)、夸特锐烯(quaterrylene)、以及循环蒽(circumanthracene))，并且并苯中的一部分碳带有诸如N、S、O等的原子的功能团、羰基团等，金属酞菁(metalphthalocyanines)，四硫富瓦烯(tetrathiafulvalene)和四硫富瓦烯衍生物，四硫并环戊二烯(tetrathiapentalene)和四硫并环戊二烯衍生物，以及部花青染料和半花菁染料等的颜料碱金属离子、碱稀土金属离子、过渡金属离子等。
受体分子的示例包括苯二醌衍生物(如DDQ)，或氯醌及其类似物，氰基对苯二醌二甲烷衍生物(如DCNQI或TCNQ)及其类似物，金属络合物(如M(mnt)2或M(dmit)2(其中M表示金属离子))，萘1，4，5，8-四羧酸二酰亚胺(naphthalenetetracarboxylicaciddiimide)，N，N’-双(4-三氟甲基苯甲基)萘1，4，5，8-四羧酸二酰亚胺，N，N’-双(1H，1H-全氟辛基)，N，N’-双(1H，1H-全氟辛基)，以及N，N’-dioctylnaphthalene1，4，5，8-四羧酸二酰亚胺衍生物，萘四羧酸二酰亚胺，如萘2，3，6，7-四羧酸二酰亚胺，稠环(condensed-ring)四羧酸二酰亚胺，如蒽四羧酸二酰亚胺，如蒽2，3，6，7四羧酸二酰亚胺，富勒烯，如C60，C70，C76，C78以及C84，碳纳米管(如SWNT)及其衍生物，卤素，金属卤化物、金属氧化物、硫酸、硝酸、无机阴离子(如高氯酸)。
在形成有机电荷传输配合物膜22之后，通过如图12(B)所示剥离掩膜21，形成有机电荷传输配合物膜22的图案。接着，如图12(C)所示，在有机半导体图案7a和有机电荷传输配合物膜22的图案的状态下，在栅绝缘膜5上形成例如由Au制成的电极材料膜13。此外，由于该工艺类似于图2(B)的，因此将不描述其详情。
接着，如图12(D)所示，在电极材料膜13上形成抗蚀剂图案(未示出)，并且通过使用抗蚀剂图案作为掩膜对电极材料膜13进行蚀刻，形成源极13s和漏极13d。然后，去除抗蚀剂图案。
在如上所述的实施例中，在形成源极13s和漏极13d之前，在有机半导体图案7a的表面上形成有机电荷传输配合物膜22的图案。因此，有机电荷传输配合物膜22充当有机半导体图案7a与源极13s和漏极13d中的每一个之间的载流子注入层。有机半导体图案7a与源极13s和漏极13d中的每一个之间的接触电阻减小了，并且可以增大载流子迁移率。因此，同样，在本实施例中，对于要求高迁移率的领域，应用顶部接触型有机薄膜晶体管。其他效果与第一实施例的类似。
此外，在有机半导体图案7a上源极13s和漏极13d与有机电荷传输配合物膜22之间的面积比不受限制。整个有机电荷传输配合物膜22可以被隐藏在所述电极中的每一个的下方，或者有机电荷传输配合物膜22的一部分可以在所述电极中的每一个之外。源极13s下方的有机配合物和漏极13d下方的有机配合物彼此不接触。
<8.第八实施例>
图13是表示根据第八实施例的薄膜晶体管制造方法的特征部的剖面工艺图。在第七实施例中，通过使用由金属制成的掩膜21来形成有机电荷传输配合物膜22的图案。在第八实施例中，如图13(A)和(B)所示，在形成有机电荷传输配合物膜22时，使用例如由SiO2制成的绝缘掩膜23。通过使用绝缘掩膜23，在结构中留下掩膜23(图13(C))，从而简化了制造工艺。由于其余与第七实施例相同，因此不重复描述。
<9.应用示例>
作为使用在以上实施例中描述的本发明的薄膜晶体管的电子装置的示例，将描述使用有机电致发光元件EL的有源矩阵型显示装置。
图14是显示装置(电子装置)30的电路结构图。
在显示装置30的基板1上，设置显示区域1a和周围区域1b。在显示区域1a中，横向设置多条扫描线31并且垂直设置多条信号线33。显示区域1a被构造成像素阵列，其中与扫描线31和信号线33的每个交点相对应地设置一个像素“a”。在周围区域1b中，设置用于驱动扫描线31的扫描线驱动电路35和用于根据亮度信息向信号线33提供视频信号(即，输入信号)的信号线驱动电路37。
设置在扫描线31和信号线33的每个交点处的像素电路例如包括用于对保持电容器Cs进行开关的薄膜晶体管Tr1、用于对保持电容器Cs进行驱动的薄膜晶体管Tr2以及有机电致发光元件EL。作为薄膜晶体管Tr1和Tr2，使用薄膜晶体管20-1到20-5中的任何一个。
在显示装置30中，通过扫描线驱动电路35的驱动，在保持电容器Cs中保持经由用于进行开关的薄膜晶体管Tr1从信号线33写入的视频信号。从用于进行驱动的薄膜晶体管Tr2向有机电致发光元件EL提供与所保持的信号量相应的电流，并且有机电致发光元件EL发出与电流值相应的亮度的光。用于进行驱动的薄膜晶体管Tr2连接到公共电源线(Vcc)39。
上述像素电路的结构仅仅是一个示例。必要的话，可以在像素电路中设置电容元件或者可以通过设置多个晶体管来构造像素电路。根据像素电路的变化，将必要的驱动电路加入周围区域1b。
图15表示具有上述电路结构的显示装置30的剖面结构。该图示出了一个像素的结构，其中层叠有薄膜晶体管Tr2和Tr1、电容元件Cs以及有机电致发光元件EL。
该图示出了设置具有在第一实施例中的图2D所示的顶部接触底部栅极结构的薄膜晶体管20-1作为为每个像素“a”设置的薄膜晶体管Tr2和Tr1的示例。
薄膜晶体管Tr1的源极13s和薄膜晶体管Tr2的栅极3经由为栅绝缘膜5设置的连接孔5a彼此连接。通过使得栅绝缘膜5被夹在薄膜晶体管Tr2中的栅极3的延伸部分与源极13s的延伸部分之间，来构造电容元件Cs。如同样在图14的电路图中示出的，薄膜晶体管Tr1的栅极3延伸到扫描线31，薄膜晶体管Tr1的漏极13d延伸到信号线33，并且薄膜晶体管Tr2的源极13s延伸到电源线39。
例如，用夹层绝缘膜41隔着保护膜覆盖薄膜晶体管Tr1和Tr2以及电容元件Cs。夹层绝缘膜41优选地被构造成平面膜。夹层绝缘膜41设置有到达薄膜晶体管Tr2的漏极13d的连接孔41a。
夹层绝缘膜41上的每个像素设置有经由连接孔41a连接到薄膜晶体管Tr2的有机电致发光元件EL。有机电致发光元件EL被设置在夹层绝缘膜41上的绝缘图案43隔离。
有机电致发光元件EL具有设置在夹层绝缘膜41上的像素电极45。像素电极45被形成为用于每个像素的导电图案，并且经由为夹层绝缘膜41设置的连接孔41a而连接到薄膜晶体管Tr2的漏极13d。使用这种像素电极45例如作为阳极。
像素电极45的周围被绝缘图案43覆盖，以隔离有机电致发光元件EL。绝缘图案43具有用于宽广地暴露像素电极45的开口窗43a。开口窗43a用作有机电致发光元件EL的像素开口。
设置有机层47以覆盖从绝缘图案43暴露的像素电极45。有机层47具有至少具有有机发光层的层叠结构，并且必要的话是从阳极(像素电极45)侧起通过依次层叠空穴注入层、空穴传输层、有机发光层、电子传输层、电子注入层以及其他层而获得的。
设置公共电极49以覆盖有机层47并将有机层47夹在像素电极45与其本身之间。公共电极49是位于提取由有机电致发光元件EL中的有机发光层产生的光的一侧的电极，并且由具有发光性质的材料制成。在此情况下，像素电极45充当阳极，使得通过使用至少在与有机层47接触的一侧充当阴极的材料来构造公共电极49。此外，如还在图11的电路图中所示，公共电极49被设置在GND。
有机层47被夹在像素电极45与公共电极49之间的像素部分是用作有机电致发光元件EL的部分。
尽管未示出，但是在每个有机电致发光元件EL的形成面侧被由透光材料制成的封装树脂覆盖，并且通过封装树脂粘合由透光材料制成的相对基板的情况下，构成了显示装置30。
在显示装置30中，通过使用具有优异特性的精细的薄膜晶体管来构造像素电路。结果，像素电极45被稳定地驱动并且实现了像素的微制造，使得显示特性改善。
在上述实施例中，作为具有薄膜晶体管的电子装置的示例，示出了使用有机电致发光元件EL的有缘矩阵的显示装置。本发明的电子装置可以广泛应用于具有薄膜晶体管的显示装置，如液晶显示装置和电泳显示器。
此外，作为本发明的电子装置的实施例，本发明可以广泛应用于具有显示装置的电子装置。例如，本发明可以应用于电子纸、数字照相机、笔记本大小的个人计算机、诸如蜂窝电话的便携式终端装置、以及诸如摄像机的电子装置。即，本发明可以应用于具有其中输入到电子装置的视频信号或在电子装置中产生的视频信号被显示为图像或视频图像的所有领域中的显示装置的电子装置。
此外，本发明的实施例的电子装置并不限于显示装置。本发明可以广泛应用于具有连接到导电图案(如像素电极)的薄膜晶体管的电子装置。例如，本发明也可以应用于诸如ID标签和传感器之类的电子装置。通过使用这种电子装置中的具有优异特性的精细薄膜晶体管，稳定地驱动小型化的装置。

Claims (10)

1.一种制造薄膜晶体管的方法，包括以下步骤：
在形成在基板上的有机半导体层上形成由金属材料制成的保护膜图案；
通过使用所述保护膜图案作为掩膜进行蚀刻，通过对所述有机半导体层进行构图来在所述基板上形成有机半导体图案；
在所述基板上形成电极材料膜以覆盖所述有机半导体图案；以及
在所述电极材料膜上形成抗蚀剂图案，并使用所述抗蚀剂图案作为掩模，通过湿法蚀刻对所述电极材料膜进行构图来形成源极和漏极，
其中在形成所述源极和所述漏极之后，对从所述源极和所述漏极暴露的所述有机半导体图案的表面层进行过蚀刻。
2.根据权利要求1所述的制造薄膜晶体管的方法，其中在所述形成所述电极材料膜之前，去除所述保护膜图案。
3.根据权利要求1所述的制造薄膜晶体管的方法，其中形成所述电极材料膜，以至覆盖所述有机半导体图案和所述保护膜图案。
4.根据权利要求3所述的制造薄膜晶体管的方法，其中通过使用所述抗蚀剂图案作为掩膜进行湿法蚀刻，对所述电极材料膜和所述保护膜图案进行构图。
5.根据权利要求4所述的制造薄膜晶体管的方法，其中使用将要与所述有机半导体图案欧姆接触的材料作为所述金属材料。
6.根据权利要求2所述的制造薄膜晶体管的方法，其中在去除所述保护膜图案之后，使用包含与留在所述有机半导体图案的表面中的所述金属材料化学反应的分子的表面处理剂对所述有机半导体图案的表面进行表面处理。
7.根据权利要求6所述的制造薄膜晶体管的方法，其中所述表面处理剂包含以下中的至少一个：有机硫分子、有机硒/碲分子、腈化合物、有机硅烷化合物、羟酸、膦酸、磷酸酯、不饱和烃、醇醛、卤化物、重氮化合物。
8.根据权利要求2所述的制造薄膜晶体管的方法，其中在形成所述源极和所述漏极之前，在所述有机半导体图案上形成一对有机电荷传输配合物图案，然后，在所述有机电荷传输配合物图案上形成所述源极和所述漏极。
9.根据权利要求8所述的制造薄膜晶体管的方法，其中，在去除所述保护膜图案之后，在所述有机半导体图案上形成导电掩膜，通过使用该掩膜来形成所述有机配合物图案，然后，去除该掩膜。
10.根据权利要求8所述的制造薄膜晶体管的方法，其中在去除所述保护膜图案之后，在所述有机半导体图案上形成绝缘掩膜，并通过使用该掩膜来形成所述有机配合物图案。
CN200980146210.9A 2008-11-28 2009-11-24 薄膜晶体管制造方法、薄膜晶体管以及电子装置 Expired - Fee Related CN102224580B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008303432 2008-11-28
JP2008-303432 2008-11-28
PCT/JP2009/069804 WO2010061823A1 (ja) 2008-11-28 2009-11-24 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器

Publications (2)

Publication Number Publication Date
CN102224580A CN102224580A (zh) 2011-10-19
CN102224580B true CN102224580B (zh) 2016-03-02

Family

ID=42225696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980146210.9A Expired - Fee Related CN102224580B (zh) 2008-11-28 2009-11-24 薄膜晶体管制造方法、薄膜晶体管以及电子装置

Country Status (5)

Country Link
US (4) US8008115B2 (zh)
EP (1) EP2355139B1 (zh)
JP (1) JP5652207B2 (zh)
CN (1) CN102224580B (zh)
WO (1) WO2010061823A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469224B (zh) * 2008-10-20 2015-01-11 Ind Tech Res Inst 有機薄膜電晶體及其製造方法
EP2355139B1 (en) * 2008-11-28 2018-03-14 Sony Corporation Method of manufacturing a thin film transistor
JP5651961B2 (ja) * 2010-02-03 2015-01-14 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに電子機器
FR2957460B1 (fr) * 2010-03-12 2013-08-09 Thales Sa Solutions colloidales de materiaux moleculaires et composites elabores a partir de ces solutions
JP2012038924A (ja) * 2010-08-06 2012-02-23 Sony Corp 半導体装置、表示装置、および電子機器
JP5655421B2 (ja) * 2010-08-06 2015-01-21 ソニー株式会社 半導体装置、表示装置、および電子機器
JP5830930B2 (ja) 2011-05-19 2015-12-09 ソニー株式会社 半導体素子および電子機器
JP5811640B2 (ja) * 2011-07-04 2015-11-11 ソニー株式会社 電子デバイス及び半導体装置の製造方法
JP2013021165A (ja) * 2011-07-12 2013-01-31 Sony Corp 蒸着用マスク、蒸着用マスクの製造方法、電子素子および電子素子の製造方法
US9223769B2 (en) * 2011-09-21 2015-12-29 Roman Tsibulevskiy Data processing systems, devices, and methods for content analysis
CN103094082A (zh) * 2011-10-31 2013-05-08 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
JP2013115098A (ja) * 2011-11-25 2013-06-10 Sony Corp トランジスタ、トランジスタの製造方法、表示装置および電子機器
TWI491050B (zh) * 2011-11-25 2015-07-01 Sony Corp 電晶體，顯示器及電子裝置
JP2013229453A (ja) * 2012-04-26 2013-11-07 Sony Corp 半導体装置、表示装置及び半導体装置の製造方法
TWI493631B (zh) * 2012-05-31 2015-07-21 Au Optronics Corp 半導體元件及其製造方法
JP2014056850A (ja) * 2012-09-11 2014-03-27 Sony Corp トランジスタおよびその製造方法、並びに半導体装置の製造方法および表示装置の製造方法
JP2014056955A (ja) * 2012-09-13 2014-03-27 Sony Corp 薄膜トランジスタおよびその製造方法、並びに電子機器
WO2014050457A1 (ja) 2012-09-28 2014-04-03 ソニー株式会社 電子デバイス、画像表示装置及びセンサー、並びに、電子デバイスの製造方法
EP2784839B1 (en) * 2013-03-26 2017-10-25 Novaled GmbH Method of manufacturing an organic field effect transistor
CN105336594A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
EP2985798B1 (en) * 2014-08-15 2019-10-23 Novaled GmbH Method for manufacturing an organic electronic device
WO2016071800A1 (ja) * 2014-11-07 2016-05-12 株式会社半導体エネルギー研究所 撮像装置および電子機器
CN104766803B (zh) 2015-04-01 2018-09-11 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置
US9976037B2 (en) 2015-04-01 2018-05-22 Versum Materials Us, Llc Composition for treating surface of substrate, method and device
CN105977205B (zh) * 2016-05-10 2019-10-15 京东方科技集团股份有限公司 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
JP6658300B2 (ja) * 2016-05-20 2020-03-04 株式会社デンソー 有機トランジスタ
US10903319B2 (en) * 2016-06-15 2021-01-26 Nanomedical Diagnostics, Inc. Patterning graphene with a hard mask coating
WO2018074611A1 (ja) * 2016-10-19 2018-04-26 株式会社オルガノサーキット アクティブマトリクスｌｅｄディスプレイ
US10628520B2 (en) 2017-05-10 2020-04-21 International Business Machines Corporation Configurable analytics framework for assistance needs detection
CN112820779B (zh) * 2020-12-31 2022-12-16 上海应用技术大学 一种薄膜晶体管及其制备方法
CN113488592B (zh) * 2021-06-21 2023-03-10 西安理工大学 一种基于pfbt蒸发法的有机场效应晶体管制备方法
CN114334617B (zh) * 2022-01-11 2022-09-09 南京邮电大学 一种用于基材上有机层光刻图案化的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1743930A (zh) * 2004-08-30 2006-03-08 Lg.菲利浦Lcd株式会社 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185585A (en) * 1977-04-25 1980-01-29 Rca Corporation Apparatus for simultaneously processing a plurality of substrates
US5951373A (en) * 1995-10-27 1999-09-14 Applied Materials, Inc. Circumferentially oscillating carousel apparatus for sequentially processing substrates for polishing and cleaning
US5916012A (en) * 1996-04-26 1999-06-29 Lam Research Corporation Control of chemical-mechanical polishing rate across a substrate surface for a linear polisher
US6280289B1 (en) * 1998-11-02 2001-08-28 Applied Materials, Inc. Method and apparatus for detecting an end-point in chemical mechanical polishing of metal layers
US6159073A (en) * 1998-11-02 2000-12-12 Applied Materials, Inc. Method and apparatus for measuring substrate layer thickness during chemical mechanical polishing
JP2001018169A (ja) * 1999-07-07 2001-01-23 Ebara Corp 研磨装置
DE10117612B4 (de) * 2001-04-07 2007-04-12 Infineon Technologies Ag Polieranlage
US6966816B2 (en) * 2001-05-02 2005-11-22 Applied Materials, Inc. Integrated endpoint detection system with optical and eddy current monitoring
GB0111423D0 (en) * 2001-05-10 2001-07-04 Koninkl Philips Electronics Nv An electronic device including a thin film transistor
US6939198B1 (en) * 2001-12-28 2005-09-06 Applied Materials, Inc. Polishing system with in-line and in-situ metrology
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機ｔｆｔ装置およびそれらの製造方法
EP1367659B1 (en) * 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
JP2004055653A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
JP4396109B2 (ja) * 2003-03-04 2010-01-13 コニカミノルタホールディングス株式会社 薄膜トランジスタ素子の製造方法、薄膜トランジスタ素子及び薄膜トランジスタ素子シート
US20050173259A1 (en) * 2004-02-06 2005-08-11 Applied Materials, Inc. Endpoint system for electro-chemical mechanical polishing
JP5093985B2 (ja) * 2004-01-16 2012-12-12 株式会社半導体エネルギー研究所 膜パターンの形成方法
JP5109223B2 (ja) * 2004-08-04 2012-12-26 ソニー株式会社 電界効果型トランジスタ
JP4431081B2 (ja) * 2004-08-30 2010-03-10 エルジー ディスプレイ カンパニー リミテッド 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
JP4938984B2 (ja) 2005-02-02 2012-05-23 独立行政法人理化学研究所 トップコンタクト型電界効果トランジスタの製造方法およびトップコンタクト型電界効果トランジスタ
JP2007027326A (ja) * 2005-07-14 2007-02-01 Niigata Univ 有機電界効果トランジスタ
JP2007110028A (ja) * 2005-10-17 2007-04-26 Canon Inc 有機半導体トランジスタ
US7632703B2 (en) * 2005-12-22 2009-12-15 Xerox Corporation Organic thin-film transistors
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
US7444198B2 (en) * 2006-12-15 2008-10-28 Applied Materials, Inc. Determining physical property of substrate
WO2008081936A1 (ja) * 2006-12-28 2008-07-10 Dai Nippon Printing Co., Ltd. 有機トランジスタ素子、その製造方法、有機発光トランジスタ及び発光表示装置
JP4297169B2 (ja) * 2007-02-21 2009-07-15 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP2355139B1 (en) * 2008-11-28 2018-03-14 Sony Corporation Method of manufacturing a thin film transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1743930A (zh) * 2004-08-30 2006-03-08 Lg.菲利浦Lcd株式会社 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法

Also Published As

Publication number Publication date
US8742409B2 (en) 2014-06-03
JP5652207B2 (ja) 2015-01-14
JPWO2010061823A1 (ja) 2012-04-26
US20130193420A1 (en) 2013-08-01
US20100219402A1 (en) 2010-09-02
EP2355139A4 (en) 2012-10-03
US8008115B2 (en) 2011-08-30
CN102224580A (zh) 2011-10-19
US20120199836A1 (en) 2012-08-09
EP2355139B1 (en) 2018-03-14
EP2355139A1 (en) 2011-08-10
WO2010061823A1 (ja) 2010-06-03
US8395147B2 (en) 2013-03-12
US8253133B2 (en) 2012-08-28
US20120012825A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
CN102224580B (zh) 薄膜晶体管制造方法、薄膜晶体管以及电子装置
CN101867017B (zh) 薄膜晶体管和用于制造薄膜晶体管的方法
CN100593869C (zh) 平板显示器和平板显示器的制造方法
US20070024766A1 (en) Organic thin film transistor display panel
CN102867914B (zh) 电子器件和半导体器件的制造方法
TWI429084B (zh) 製作有機薄膜電晶體陣列面板
CN107079543A (zh) 有机el显示单元及其制造方法以及电子设备
US20050121674A1 (en) Organic thin-film transitor and method of manufacturing method thereof
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
US7241652B2 (en) Method for fabricating organic thin film transistor
US10134812B2 (en) Electronic device, image display device, and sensor to improve charge injection efficiency
JP2004266267A (ja) 保護層を含む有機半導体電界効果トランジスタ及びその製造方法
US20120288685A1 (en) Thin-film element assembly
KR100647704B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
CN102376893A (zh) 半导体装置、显示装置和电子装置
JP5884306B2 (ja) 薄膜トランジスタおよびその製造方法、ならびに電子機器
JP2006073794A (ja) 電界効果トランジスタ及びその製造方法
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
JP2020088225A (ja) 薄膜トランジスタ、画像表示装置、センサー装置および薄膜トランジスタの製造方法
JP4726440B2 (ja) 有機又は無機トランジスタ及びその製造方法並びに画像表示装置
JP2019096727A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
KR101435474B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
JP2020027897A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
JP2005294286A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160302

Termination date: 20181124

CF01 Termination of patent right due to non-payment of annual fee