JP2005294286A - 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ - Google Patents

有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ Download PDF

Info

Publication number
JP2005294286A
JP2005294286A JP2004102372A JP2004102372A JP2005294286A JP 2005294286 A JP2005294286 A JP 2005294286A JP 2004102372 A JP2004102372 A JP 2004102372A JP 2004102372 A JP2004102372 A JP 2004102372A JP 2005294286 A JP2005294286 A JP 2005294286A
Authority
JP
Japan
Prior art keywords
electrode
organic
film transistor
drain electrode
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004102372A
Other languages
English (en)
Inventor
Kazuhiko Takahashi
和彦 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004102372A priority Critical patent/JP2005294286A/ja
Publication of JP2005294286A publication Critical patent/JP2005294286A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 チャネル長の短い有機薄膜トランジスタを容易に製造する。
【解決手段】 対向して設けられるソース電極5及びドレイン電極4と、ソース電極及びドレイン電極間に形成される溝部3b内に配置される有機半導体膜7と、ソース電極及びドレイン電極の間の有機半導体膜7からなるチャネル領域にゲート絶縁層2を介して接するように設けられるゲート電極1とを備える有機薄膜トランジスタを製造する方法であり、ソース電極5とドレイン電極7を幅の狭い狭小部3aを介して一体化した一体化電極3を基板上に形成する工程と、一体化電極3の両端部に電圧を印加して通電し、狭小部3aにクラック3bを形成させて、ソース電極4とドレイン電極5に分離する工程とを備えることを特徴としている。
【選択図】 図1

Description

本発明は、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタに関するものである。
薄膜トランジスタ(TFT)は、液晶表示ディスプレイなどの駆動装置として用いられているが、従来よりTFTは、非晶質ケイ素や結晶質ケイ素などの無機半導体材料を用いて作製されている。しかしながら、無機半導体材料を用いてTFTを形成する場合、半導体膜などの製造プロセスにおける処理温度が350℃を超えるため、有用な多くの基板材料を用いることができない。
このような無機半導体材料に代えて、有機半導体膜を用いた有機薄膜トランジスタ(有機TFT)が提案されている(特許文献1など)。有機TFTは、低温で形成することができるため、基板にプラスチック材料などを使用することができる。また、有機半導体材料として高分子材料を用いる場合には、ディッピング法、キャスト法、バーコート法、スピンコート法、スプレー法、インクジェット法、印刷法などにより、有機半導体膜を形成している(特許文献2、特許文献3など)。
このような有機TFTにおいて、その性能を向上させるためには、チャネル長を短くする必要がある。しかしながら、無機TFTと同様の微細加工を施そうとすると、より高価な材料が要求され、加工工程も複雑なものとなるため、低コストで大面積のTFTが作製できるという有機TFTのメリットが損なわれてしまう。
特公平7−32253号公報 特開2000−29403号公報 特開2000−269504号公報
本発明の目的は、従来のフォトリソグラフィー法では形成することができなかった短いチャネル長の有機TFTを製造することができる方法及び有機TFTを提供することにある。
本発明は、対向して設けられるソース電極及びドレイン電極と、該ソース電極及びドレイン電極間に形成された溝部内に配置される有機半導体膜と、ソース電極及びドレイン電極の間の有機半導体膜からなるチャネル領域にゲート絶縁層を介して接するように設けられるゲート電極とを備える有機薄膜トランジスタを製造する方法であり、ソース電極とドレイン電極を幅の狭い狭小部を介して一体化した一体化電極を基板の上に形成する工程と、一体化電極の両端部に電圧を印加して通電し、狭小部にクラックを形成させて、ソース電極とドレイン電極に分離する工程とを備えることを特徴としている。
本発明の有機薄膜トランジスタは、上記本発明の製造方法により製造することができる有機薄膜トランジスタであり、対向して設けられるソース電極及びドレイン電極と、該ソース電極及びドレイン電極間に形成された溝部内に配置される有機半導体膜と、ソース電極及びドレイン電極の間の有機半導体膜からなるチャネル領域にゲート絶縁層を介して接するように設けられるゲート電極とを備える有機薄膜トランジスタであり、ソース電極とドレイン電極を幅の狭い狭小部を介して一体化した一体化電極の両端部に電圧を印加して通電し、狭小部に形成されたクラックによって一体化電極を分離することにより、ソース電極とドレイン電極が形成されていることを特徴としている。
本発明によれば、ソース電極とドレイン電極を幅の狭い狭小部を介して一体化した一体化電極の両端部に電圧を印加して通電し、狭小部にクラックを形成し、これによって一体化電極を分離してソース電極とドレイン電極を形成している。このため、ソース電極とドレイン電極間の距離、すなわちチャネル長をクラックによって形成することができ、従来のフォトリソグラフィー法では形成できない短いチャネル長の有機TFTを製造することができる。
以下、本発明を実施例により詳細に説明するが、本発明は以下の実施例に限定されるものではない。
図1は、本発明に従う有機TFTの製造工程の一実施例を示す断面図である。
図1(a)を参照して、ゲート電極1の上にゲート絶縁層2を形成し、これを基板として用いる。ゲート電極1は、導電性を有する材料から形成されていればよく、無機材料であっても有機材料であってもよい。無機材料としては、Si、SUSステンレス、ITO(インジウム−錫酸化物)などの透明導電性金属酸化物、Auなどの金属材料が挙げられる。また、有機材料としては、PEDOT:PSS(ポリ(エチレンジオキシチオフェン):ポリ(スチレンスルホン酸))などが挙げられる。
ゲート絶縁層2の材質としては、絶縁材料であればよく、無機材料及び有機材料のいずれであってもよい。無機材料としては、SiO2、Al23、Ta25などの絶縁性金属酸化物、Si34などの絶縁性窒化物などが挙げられる。有機材料としては、PVP(ポリビニルフェノール)などが挙げられる。ゲート絶縁層2の形成方法は、特に限定されるものではなく、蒸着法、スパッタリング法などで形成することができる。また、塗料を塗布することにより塗膜として形成してもよい。ゲート絶縁層2の膜厚は特に限定されるものではないが、数10〜数1000Å程度であることが好ましい。
次に、ゲート絶縁層2の上に、有機半導体膜7を形成する。有機半導体膜7は、インクジェット法または印刷法などにより特定の部分のみに形成する。フォトリソグラフィー法を用いてパターニングして形成してもよい。
有機半導体膜7の材料は、特に限定されるものではなく、半導体の性質を示す有機物質であればよい。このようなものとして、具体的には、ペンタセン、CuPc(銅フタロシアニン)、ポリチオフェン、PTV(ポリチェニレンビニレン)、オリゴチオフェン、MEH−PPV(ポリ〔2−メトキシ−5−(2−エチルヘキシロキシ)−1,4−フェニレンビニレン〕)、NTCDA(ナフタレン四無水酢酸)、PTCDA(ペリレン四無水酢酸)、アントラセン、テトラセンなどが挙げられる。
有機半導体膜7は、塗料を塗布する方法により形成してもよいし、蒸着法、スパッタリング法などで形成してもよい。塗料を塗布する方法としては、ディッピング法、キャスト法、バーコート法、スピンコート法、スプレー法、インクジェット法、及び印刷法などの方法を用いることができる。
次に、図1(b)に示すように、有機半導体膜7を覆うように一体化電極3を形成する。図2(平面図)に示すように、一体化電極3は幅の狭い狭小部3aを介してドレイン電極4とソース電極5を一体化した電極である。一体化電極3は、無機材料から形成されたものであってもよいし、有機材料から形成されたものであってもよい。無機材料としては、Au、Pt、Mg合金、Ca合金、Cr、Ti、Al、Taなどの金属またはその合金、並びにITOなどの導電性金属酸化物が挙げられる。また、有機材料としては、PEDOT:PSSなどが挙げられる。一体化電極3の形成方法は、特に限定されるものではなく、蒸着法、スパッタリング法、塗料塗布などの方法により形成することができる。
一体化電極3の狭小部3aの幅は、特に限定されるものではないが、10〜500μm程度であることが好ましく、数100μm程度であることがさらに好ましい。
次に図1(c)及び図3(平面図)を参照して、一体化電極3の両端にパルス電圧を印加し、通電することによって、狭小部3aにクラック3bを形成する。クラックを形成するためのパルス電圧としては、数100Vまたはそれ以上であることが好ましく、1m秒程度またはそれ以下のパルス電圧で通電することが好ましい。
一体化電極3にクラック3bを形成することにより、一体化電極3をドレイン電極4及びソース電極5に分離することができる。ドレイン電極4とソース電極5の間には有機半導体膜7が形成されているので、クラック3bの間に存在する有機半導体膜7をチャネル領域とすることができる。従って、クラック3bの幅をチャネル長とすることができる。
以上のように、本発明に従うえば、狭小部3aに形成したクラック3bをチャネル領域とすることができ、クラック3bの幅をチャネル長とすることができる。従って、従来よりも短いチャネル長の有機TFTを容易に形成することができる。
図4及び図5は、本発明に従う他の実施例の有機TFTを示す断面図及び平面図である。図4及び図5に示すように、ゲート絶縁層2の上に直接一体化電極を形成し、上述のようにして一体化電極にパルス電圧を通電して狭小部にクラック3bを形成し、このクラック3bの上に有機半導体膜7を形成することによって、有機TFTを作製してもよい。
図8は、飽和電圧と易動度(モビリティ)との関係を示す図である。図8においては、チャネル長Lを50μm、30μm、20μm、10μm、1μm、及び0.1μmと変化させた場合の、飽和電圧と易動度との関係を示している。図8から明らかなように、チャネル長Lを小さくすることにより、僅かな飽和電圧の変化で易動度を大きく変化させることができる。従って、チャネル長Lを短くすることにより、TFT特性を高めることができる。
本発明の有機TFTは、例えば、有機エレクトロルミネッセンス素子(有機EL素子)を用いた表示装置に用いることができる。
図6は、本発明の有機TFT10と、有機EL素子20を同一基板上に形成した一実施例を示す断面図である。図6に示すように、有機TFT10のドレイン電極4は、有機EL素子20の陽極21に接続されている。陽極21の上には、正孔輸送層22及び発光層23が形成されており、発光層23の上に陰極23が形成されている。なお、ドレイン電極4と陽極21は一体的に形成してもよい。
有機TFT10のドレイン電極の電圧が、陽極21に印加されることにより、有機EL素子を駆動させることができる。
有機TFT10における有機半導体膜7は、一般に正孔輸送性材料を用いて形成されるので、有機半導体膜7を形成する際に、同時に同じ材料を用いて正孔輸送層22を形成することができる。従って、有機EL素子を用いた表示装置に有機TFTを用いれば、より簡易な工程で有機EL素子を製造することができる。
図7は、有機EL素子40を用いた表示装置の駆動回路を示す図である。図7に示すように、有機EL素子40の電極に、ドライバ素子41のドレイン電極が接続されている。ドライバ素子41のゲート電極には、スイッチング素子42のドレイン電極が接続されており、このドレイン電極にはキャパシタ43が接続されている。本発明の有機TFTは、このようなドライバ素子41に用いることができ、また、スイッチング素子42にも用いることができる。
本発明に従う有機薄膜トランジスタの製造工程の一実施例を示す断面図。 図1(b)に示す工程の状態を示す平面図。 図1(c)に示す工程の状態を示す平面図。 本発明に従う他の実施例の有機薄膜トランジスタを示す断面図。 図4に示す有機薄膜トランジスタの実施例を示す平面図。 本発明の有機薄膜トランジスタと有機エレクトロルミネッセンス素子を同一基板上に形成状態を示す断面図。 有機エレクトロルミネッセンス素子を用いた表示装置に有機薄膜トランジスタ素子を用いた回路の一例を示す図。 薄膜トランジスタの飽和電圧と易動度との関係を示す図。
符号の説明
1…ゲート電極
2…ゲート絶縁層
3…一体化電極
3a…一体化電極の狭小部
3b…一体化電極の狭小部に形成したクラック
4…ドレイン電極
5…ソース電極
7…有機半導体膜
10…有機薄膜トランジスタ
20…有機エレクトロルミネッセンス素子
21…陽極
22…正孔輸送層
23…発光層
24…陰極
40…有機エレクトロルミネッセンス素子
41…ドライバ素子
42…スイッチング素子

Claims (4)

  1. 対向して設けられるソース電極及びドレイン電極と、該ソース電極及びドレイン電極間に形成された溝部内に配置される有機半導体膜と、前記ソース電極及び前記ドレイン電極の間の前記有機半導体膜からなるチャネル領域にゲート絶縁膜を介して接するように設けられるゲート電極とを備える有機薄膜トランジスタを製造する方法であって、
    前記ソース電極と前記ドレイン電極を幅の狭い狭小部を介して一体化した一体化電極を基板上に形成する工程と、
    前記一体化電極の両端部に電圧を印加して通電し、前記狭小部にクラックを形成させて、前記ソース電極と前記ドレイン電極に分離する工程とを備えることを特徴とする有機薄膜トランジスタの製造方法。
  2. 前記基板が、前記ゲート電極の上に前記ゲート絶縁膜を形成した基板であることを特徴とする請求項1に記載の有機薄膜トランジスタの製造方法。
  3. 対向して設けられるソース電極及びドレイン電極と、該ソース電極及びドレイン電極間に形成された溝部内に配置される有機半導体膜と、前記ソース電極及び前記ドレイン電極の間の前記有機半導体膜からなるチャネル領域にゲート絶縁膜を介して接するように設けられるゲート電極とを備える有機薄膜トランジスタであって、
    前記ソース電極と前記ドレイン電極を幅の狭い狭小部を介して一体化した一体化電極の両端部に電圧を印加して通電し、前記狭小部に形成されたクラックによって、前記一体化電極を分離することにより、前記ソース電極と前記ドレイン電極が形成されていることを特徴とする有機薄膜トランジスタ。
  4. 前記基板が、前記ゲート電極の上に前記ゲート絶縁膜を形成した基板であることを特徴とする請求項3に記載の有機薄膜トランジスタ。

JP2004102372A 2004-03-31 2004-03-31 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ Withdrawn JP2005294286A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004102372A JP2005294286A (ja) 2004-03-31 2004-03-31 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004102372A JP2005294286A (ja) 2004-03-31 2004-03-31 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JP2005294286A true JP2005294286A (ja) 2005-10-20

Family

ID=35326926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004102372A Withdrawn JP2005294286A (ja) 2004-03-31 2004-03-31 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JP2005294286A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251872A (ja) * 2007-03-30 2008-10-16 Nippon Telegr & Teleph Corp <Ntt> 複合型有機発光トランジスタ素子およびその製造方法
DE102016217235A1 (de) 2016-04-07 2017-10-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur strukturierung einer schicht und vorrichtung mit einer strukturierten schicht

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251872A (ja) * 2007-03-30 2008-10-16 Nippon Telegr & Teleph Corp <Ntt> 複合型有機発光トランジスタ素子およびその製造方法
WO2008126449A1 (ja) * 2007-03-30 2008-10-23 Pioneer Corporation 複合型有機発光トランジスタ素子およびその製造方法
US8093586B2 (en) 2007-03-30 2012-01-10 Pioneer Corporation Hybrid organic light-emitting transistor device and manufacturing method thereof
DE102016217235A1 (de) 2016-04-07 2017-10-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur strukturierung einer schicht und vorrichtung mit einer strukturierten schicht
DE102016217235B4 (de) 2016-04-07 2024-01-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur strukturierung einer schicht und vorrichtung mit einer strukturierten schicht

Similar Documents

Publication Publication Date Title
US8008115B2 (en) Thin film transistor and method for producing the same
US7288818B2 (en) Organic thin film transistor with low gate overlap capacitance and flat panel display including the same
US8030642B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display having the same
CN100593869C (zh) 平板显示器和平板显示器的制造方法
JP2006049836A (ja) 薄膜トランジスタ及びその製造方法
US20060091395A1 (en) Organic electroluminescent display device having OTFT and method of fabricating the same
JP2010524217A (ja) 有機薄膜トランジスタ
JP2005354034A (ja) 薄膜トランジスタ、及びこれを備えた表示装置
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
US20070290196A1 (en) Organic light emitting display device and method for manufacturing the organic light emitting display device
JP5054680B2 (ja) 半導体デバイス
US20060051888A1 (en) Method of fabricating organic light emitting display and display fabricated by the method
JP2006041219A (ja) 半導体装置及びその製造方法
JP2003229616A (ja) 有機半導体デバイス及びその製造方法
JP2005294286A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP4353842B2 (ja) 有機薄膜トランジスタの製造方法
KR100719569B1 (ko) 평판 디스플레이 장치
JP2006073794A (ja) 電界効果トランジスタ及びその製造方法
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
JP4726440B2 (ja) 有機又は無機トランジスタ及びその製造方法並びに画像表示装置
JP2007110007A (ja) 有機電界効果トランジスタ
JP2010062241A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ素子及び表示装置
Kawasaki et al. P‐3: Organic Thin‐Film Transistors with Solution‐Processed Pentacene and Polysilazane Using Self‐Aligned Device Structure
WO2013153998A1 (ja) 電子デバイス及びその製造方法並びに画像表示装置
JP2004165428A (ja) 有機薄膜トランジスタ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090427