KR100719569B1 - 평판 디스플레이 장치 - Google Patents

평판 디스플레이 장치 Download PDF

Info

Publication number
KR100719569B1
KR100719569B1 KR1020050102497A KR20050102497A KR100719569B1 KR 100719569 B1 KR100719569 B1 KR 100719569B1 KR 1020050102497 A KR1020050102497 A KR 1020050102497A KR 20050102497 A KR20050102497 A KR 20050102497A KR 100719569 B1 KR100719569 B1 KR 100719569B1
Authority
KR
South Korea
Prior art keywords
organic
source
drain electrode
electrode
thin film
Prior art date
Application number
KR1020050102497A
Other languages
English (en)
Other versions
KR20070045804A (ko
Inventor
안택
서민철
김성진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050102497A priority Critical patent/KR100719569B1/ko
Publication of KR20070045804A publication Critical patent/KR20070045804A/ko
Application granted granted Critical
Publication of KR100719569B1 publication Critical patent/KR100719569B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Abstract

본 발명은 평판 디스플레이 장치에 관한 것으로서, 보다 상세하게는 불소계 고분자 가공막을 도입하여 임의의 부위를 레이저로 패터닝한 후 유기 반도체 또는 금속 배선을 잉크젯 방법을 통해 형성하는 유기 박막 트랜지스터를 구비한 평판 디스플레이 장치에 관한 것이다. 본 발명의 평판 디스플레이 장치는 게이트 전극과, 상기 게이트 전극과 절연된 소스/드레인 전극과, 상기 소스/드레인 전극 상에 형성되고, 상기 소스/드레인 전극을 연결하는 채널 영역 상에 소정 패턴의 개구를 갖는 불소계막과, 상기 개구를 통해 노출된 채널 영역을 덮는 유기 반도체를 포함하는 유기 박막 트랜지스터 및 상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함한다.

Description

평판 디스플레이 장치{Flat display apparatus}
도 1a 내지 도 1d는 본 발명의 바람직한 일 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시한 단면도들이다.
도 2는 본 발명의 바람직한 다른 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시한 단면도이다.
도 3은 도 1의 유기 박막 트랜지스터를 구비한 평판 표시 장치의 단면도 이다.
도 4a 내지 도 4d는 본 발명의 바람직한 다른 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시한 단면도들이다.
도 5는 본 발명의 바람직한 다른 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시한 단면도이다.
도 6은 도 4의 유기 박막 트랜지스터를 구비한 평판 표시 장치의 단면도 이다.
본 발명은 평판 디스플레이 장치에 관한 것으로서, 보다 상세하게는 불소계 고분자 가공막을 도입하여 임의의 부위를 레이저로 패터닝한 후 유기 반도체 또는 금속 배선을 잉크젯 방법을 통해 형성하는 유기 박막 트랜지스터를 구비한 평판 디스플레이 장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 방광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 디스플레이 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이와 같은 통상적인 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역 사이에 형성된 채널 영역을 갖는 유기 반도체층과, 이 유기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
한편, 최근의 평판 디스플레이 장치는 박형화와 아울러 플렉서블(Flexible)한 특성이 요구되고 있다. 이러한 플렉서블 디스플레이의 구현에 있어서, 가장 적합한 스위칭 방식으로 연구되어 지고 있는 것이 저온 공정이 가능한 유기 TFT 이다. 특히, 유기물 패터닝 및 재료 손실을 최소화 하는 측면에서 잉크-젯 기술이 많이 연구되어 지고 있다. 최근에는 금속 배선까지 잉크-젯 방법을 통해 형성하고 있다.
잉크-젯 공정은 용매를 이용하여 유기물 또는 금속을 잉크로 형성시킨 후 적가하는 방법을 통해 이루어진다. 이러한 잉크젯 공정으로 유기물 또는 금속을 형성하는 경우, 표면에 잉크가 적가 될 때 원하는 부위가 아닌 주변으로 잉크가 퍼지 거나, 표면 상태에 따라 잉크가 고르지 하게 형성되는 문제점이 있다.
본 발명이 이루고자 하는 기술적인 과제는 불소계 고분자 가공막을 도입하여 임의의 부위를 레이저로 패터닝한 후 유기 반도체를 잉크젯 방법을 통해 형성하는 유기 박막 트랜지스터를 구비한 평판 디스플레이 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적인 과제는 불소계 고분자 가공막을 도입하여 임의의 부위를 레이저로 패터닝 한 후 금속 배선을 잉크젯 방법을 통해 형성하는 유기 박막 트랜지스터를 구비한 평판 디스플레이 장치를 제공하는데 있다.
본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 평판 디스플레이 장치는 게이트 전극과, 상기 게이트 전극과 절연된 소스/드레인 전극과, 상기 소스/드레인 전극 상에 형성되고, 상기 소스/드레인 전극을 연결하는 채널 영역 상에 소정 패턴의 개구를 갖는 불소계막과, 상기 개구를 통해 노출된 채널 영역을 덮는 유기 반도체를 포함하는 유기 박막 트랜지스터; 및 상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 것이 바람직하다.
본 발명이 이루고자 하는 상기 다른 기술적인 과제를 해결하기 위한 평판 디스플레이 장치는 절연막과, 상기 절연막 상에 형성되고, 소정 패턴의 개구를 갖는 불소계막과, 상기 개구를 통해 노출된 영역을 덮는 소스/드레인 전극과, 상기 소스/드레인 전극 상에 형성된 유기 반도체층과, 상기 소스/드레인 전극 및 유기 반도체층과 절연된 게이트 전극을 포함하는 유기 박막 트랜지스터; 및 상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1d는 불소계 고분자 가공막을 도입하여 임의의 부위를 레이저로 패터닝한 후 유기 반도체층을 잉크젯 방법을 통해 형성하는 유기 박막 트랜지스터를 개략적으로 도시한 단면도들이다.
도 1a에서 볼 수 있듯이, 기판(11) 상에 게이트 전극(12)를 형성한다. 기판(11)은 아크릴, 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 기타 플라스틱 재료가 사용될 수 있는 데, 반드시 이에 한정되는 것은 아니며, SUS, 텅스텡 등과 같은 금속 호일도 사용 가능하고, 글라스재도 사용 가능하다. 상기 기판(11)으로는 플렉시블(flexible)한 기판이 바람직하다.
게이트 전극(12)으로는 MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속이나, 도전성 폴리아닐린(polyaniline), 도전성 폴리 피롤(poly pirrole), 도전성 폴리티오펜(polythiopjene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene:PEDOT)과 폴리스티렌 술폰산(PSS) 등 다양한 도전성 폴리머가 사용될 수도 있는데, 기판(11)과의 밀착성, 게이트 전극(12) 상부에 형성되는 박막들의 평탄성, 패턴화를 위한 가공성, 및 후속 공정시 사용되는 화학 물질에 대한 내성 등을 고려하여 적절한 물질이 선택되어야 한다.
게이트 전극(12)이 형성된 후에, 그 일면 상에 차후 형성될 소스/드레인 전극(14a, 14b)과의 절연을 위한 게이트 절연층(13)을 형성한다. 게이트 절연층(13)은, 예를 들어 화학 기상 증착이나 스퍼터링 과정에 의한 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT 등과 같은 무기 절연층으로 구성될 수도 있고, 일반 범용 고분자로서의 PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 화합물 등과 같은 고분자 재료에 의한 유기 절연층으로 구성될 수도 있으며, 경우에 따라서는 복수의 층으로 형성될 수도 있는 등 다양한 구성이 가능한데, 절연 특성과 함께 유전율이 우수하고 기판과 열팽창률이 같거나 비슷한 재료로 선택되는 것이 바람직하다.
게이트 절연층(13) 상에는 소정의 패턴으로 소스 전극(14a)과 드레인 전극(14b)을 형성한다. 소스 전극(14a) 및 드레인 전극(14b)은 Al, Mo, Au, Ag, Pt/Pd, Cu 등의 금속 으로 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니며, 이들 금속이 분말상으로 포함된 수지 페이스트를 도포할 수도 있으며, 전도성 고분자를 사용할 수도 있다.
소스 전극(14a)과 드레인 전극(14b)을 형성한 후에, 도 1b에 도시된 바와 같이 가공막(15)을 형성한다. 이 가공막(15)은 500A 이하의 얇은 코팅막으로 소수성 (Hydrophobic) 특성이 강한 고분자 불소계 물질로 형성된다. 이러한 가공막(15)을 형성하는 고분자 불소계 물질은 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/ 퍼플루오로공중합체, 트라플루오로에틸렌/헥사플루오로프로필렌공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌 및 퍼플루오로나프타닐렌 등이 있다.
이 가공막(15) 중 소스 전극(14a)과 드레인 전극(14b)을 연결하는 채널 영역 이 소정 패턴의 개구를 갖도록 레이저 식각법(Laser ablation method)을 이용해 패터닝 한다. 즉, 도 1c에서 볼 때 가공막(15)을 형성한 후에, 이 가공막(15)의 상기 채널 영역에 소정 강도의 레이저를 조사해 해당 부위의 가공막 물질을 식각하여 소정 패턴의 개구를 형성하는 것이다. 상기 개구의 형성 방법은 반드시 전술한 레이저 식각법에 한정되는 것은 아니며, 그 외에도 간단한 공정으로 가공막(15)에 개구 형성이 가능한 어떠한 방법도 적용 가능하다.
레이저 식각법에 의해 가공막(15)을 패터닝하면, 패터닝된 개구 및 패터닝 되지 않은 가공막(15)의 일부에 표면 극성 차이가 생기게 된다.
가공막(15)에 소정 패턴의 개구를 형성한 후에, 잉크젯 노즐(N)로 유기 반도체 드롭(D)을 상기 개구에 떨어뜨려, 유기 반도체층(16)을 형성한다. 이렇게 잉크젯 프린팅으로 유기 반도체 드롭(D)을 원하는 패턴으로 형성한 후에 소성하면, 도 1d와 같이, 소스 전극(14a)과 드레인 전극(14b)을 연결하는 채널 영역에 유기 반도체층(16)이 형성된다.
상기 유기 반도체층(24)을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌 테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌(phthalocyanine) 및 이들의 유도체, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 티오펜을 포함하는 공액계 고분자 및 그 유도체, 및 플루오렌을 포함하는 고분자 및 그 유도체 등이 사용될 수 있다.
이와 같이 레이저 식각법에 의해 패터닝된 개구와 패터닝 되지 않은 가공막(15)의 일부에 표면 극성 차이가 나게 되어, 잉크젯 방법으로 유기 반도체층(16) 형성 시에 정확한 선폭 및 형상이 되도록 할 수 있다.
이러한 본 발명은 도 2에서 볼 수 있듯이, 탑 게이트(Top Gate) 구조에서도 동일하게 적용될 수 있다.
상기와 같은 구조의 유기 박막 트랜지스터는 LCD 또는 유기 전계 발광 표시 장치와 같은 평판 표시 장치에 구비될 수 있다.
도 3은 그 중 한 예인 유기 발광 표시 장치(Organic Light Emitting Display)에 상기 유기 TFT를 적용한 것을 나타낸 것이다. 도 3은 유기 발광 표시장치의 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 발광 소자(Organic Light Emitting Diode: OLED)를 구비하고 있고, TFT가 적어도 하나 이상 구비되어 있다. 그리고, 도면으로 나타내지는 않았지만 별도의 캐패시터가 더 구비되어 있다.
이러한 유기 발광 표시장치는 유기 발광 소자(OLED)의 발광 색상에 따라 다양한 화소 패턴을 갖는데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
이러한 적(R), 녹(G), 청(B)색의 각 부화소는 도 3에 볼 수 있는 바와 같은 유기 TFT 구조와 자발광 소자인 유기 발광 소자(OLED)를 갖는다. 이 유기 TFT는 전술한 실시예들에 따른 TFT가 될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 다양한 구조의 박막 트랜지스터를 구비할 수 있다.
도 3에서 볼 수 있듯이, 기판(11) 상에 전술한 도 1d에서 볼 수 있는 유기 TFT가 구비된다.
도 3에 도시된 바와 같이 상기 유기 TFT는 기판(11) 위에 게이트 전극(12)이 형성되고, 이를 덮도록 게이트 절연층(13)이 형성된다. 그리고 게이트 절연층(13) 상에 소스 전극(14a)과 드레인 전극(14b)이 형성되고, 그 위에 500A 이하로 얇고 소수성 (Hydrophobic) 특성이 강한 고분자 불소계 물질로 구성된 가공막(15)이 형성된다. 가공막(15) 중 소스 전극(14a)과 드레인 전극(14b)을 연결하는 채널 영역이 소정 패턴의 개구를 갖도록 레이저 식각법(Laser ablation method)을 이용해 패터닝 되고, 이 개구에 잉크젯 노즐(N)로 유기 반도체 드롭(D)을 상기 개구에 떨어뜨려 소성하면, 유기 반도체층(16)이 형성된다.
다음으로, 유기 반도체층(16)을 덮도록 패시베이션막(17)이 형성되는데, 이 패시베이션막(17)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물 도는 유/무기 복합물로 형성될 수 있다.
상기 패시베이션막(17)의 상부에는 유기 발광 소자(OLED)의 한 전극인 화소 전극(21)이 형성되고, 그 상부로 화소 정의막(18)이 형성되며, 이 화소 정의막(18)에 소정의 개구부(19)를 형성한 후, 유기 발광 소자(OLED)의 유기 발광 막(22)을 형성한다.
상기 유기 발광 소자(OLED)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 유기 TFT의 소스 전극(14a), 드레인 전극(14b) 중 어느 한 전극에 연결된 화소 전극(21)과, 전체 화소를 덮도록 구비된 대향 전극(23) 및 이들 화소 전극(21)과 대향 전극(23)의 사이에 배치되어 발광하는 유기 발광막(22)으로 구성된다.
상기 화소 전극(21)과 대향 전극(23)은 상기 유기 발광막(22)에 의해 서로 절연되어 있으며, 유기 발광막(22)에 서로 다른 극성의 전압을 가해 유기 발광막(22)에서 발광이 이뤄지도록 한다.
상기 유기 발광막(22)은 상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘,N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기 화소 전극(21)은 애노우드 전극의 기능을 하고, 상기 대향 전극(23)은 캐소오드 전극의 기능을 하는 데, 물론, 이들 화소 전극(21)과 대향 전극(23)의 극성은 반대로 되어도 무방하다.
도 4a 내지 도 4d는 불소계 고분자 가공막을 도입하여 임의의 부위를 레이저로 패터닝한 후 금속배선 즉 소스/드레인 전극을 잉크젯 방법을 통해 형성하는 유기 박막 트랜지스터를 개략적으로 도시한 단면도들이다.
도 4a에서 볼 수 있듯이, 기판(41) 상에 게이트 전극(42)를 형성한다. 게이트 전극(42)이 형성된 후에, 그 일면 상에 차후 형성될 소스/드레인 전극(45a, 45b)과의 절연을 위한 게이트 절연층(43)을 형성한다.
게이트 절연층(43)을 형성한 후에, 가공막(44)을 형성한다. 이 가공막(44)은 500A 이하의 얇은 코팅막으로 소수성 (Hydrophobic) 특성이 강한 고분자 불소계 물질로 형성된다. 이 가공막(15) 중 소스 전극(45a)과 드레인 전극(45b)이 형성될 부분에 소정 패턴의 개구를 갖도록 레이저 식각법(Laser ablation method)을 이용해 패터닝 한다.
즉, 도 4b에서 볼 때 가공막(44)을 형성한 후에, 소스 전극(45a)과 드레인 전극(45b)이 형성될 부분에 소정 강도의 레이저를 조사해 해당 부위의 가공막 물질을 식각하여 소정 패턴의 개구를 형성하는 것이다. 상기 개구의 형성 방법은 반드시 전술한 레이저 식각법에 한정되는 것은 아니며, 그 외에도 간단한 공정으로 가공막(44)에 개구 형성이 가능한 어떠한 방법도 적용 가능하다.
레이저 식각법에 의해 가공막(44)을 패터닝하면, 패터닝된 개구 및 패터닝 되지 않은 가공막(44)의 일부에 표면 극성 차이가 생기게 된다.
가공막(44)에 소정 패턴의 개구를 형성한 후에, 잉크젯 노즐(N)로 소스/드레인 전극 형성용 드롭(D)을 상기 개구에 떨어뜨려, 소스 전극(45a)과 드레인 전극(45b)을 형성한다. 이렇게 잉크젯 프린팅으로 소스/드레인 전극 형성용 드롭(D)을 원하는 패턴으로 형성한 후에 소성하면, 도 4c와 같이, 소스 전극(45a)과 드레인 전극(45b) 이 형성된다.
이와 같이 레이저 식각법에 의해 패터닝된 개구와 패터닝 되지 않은 가공막(44)의 일부에 표면 극성 차이가 나게 되어, 잉크젯 방법으로 소스 전극(45a)과 드레인 전극(45b) 형성 시에 정확한 선폭 및 형상이 되도록 할 수 있다.
잉크젯 프린팅으로 소스 전극(45a)과 드레인 전극(45b)을 형성한 후에, 유기 반도체층(46)을 형성한다.
이러한 본 발명은 도 5에서 볼 수 있듯이, 탑 게이트(Top Gate) 구조에서도 동일하게 적용될 수 있다.
상기와 같은 구조의 유기 박막 트랜지스터는 LCD 또는 유기 전계 발광 표시 장치와 같은 평판 표시 장치에 구비될 수 있다.
도 6은 그 중 한 예인 유기 발광 표시 장치(Organic Light Emitting Display)에 상기 유기 TFT를 적용한 것을 나타낸 것이다.
도 6에서 볼 수 있듯이, 기판(41) 상에 전술한 도 4d에서 볼 수 있는 유기 TFT가구비된다.
도 6에 도시된 바와 같이 상기 유기 TFT는 기판(41) 위에 게이트 전극(42)이 형성되고, 이를 덮도록 게이트 절연층(43)이 형성된다. 그리고 게이트 절연층(43) 상에 500A 이하로 얇고 소수성 (Hydrophobic) 특성이 강한 고분자 불소계 물질로 구성된 가공막(44)이 형성된다. 가공막(44) 중 소스 전극(14a)과 드레인 전극(14b)이 형성될 부분이 소정 패턴의 개구를 갖도록 레이저 식각법(Laser ablation method)을 이용해 패터닝 되고, 이 개구에 잉크젯 노즐(N)로 소스/드레인 전극 형성용 드롭(D)을 상기 개구에 떨어뜨린 후 소성하면, 소스 전극(45a)과 드레인 전극(45b)이 형성된다. 이후 그 위에 유기 반도체층(46)이 형성된다.
다음으로, 유기 반도체층(46)을 덮도록 패시베이션막(47)이 형성되는데, 이 패시베이션막(47)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물 도는 유/무기 복합물로 형성될 수 있다.
상기 패시베이션막(47)의 상부에는 유기 발광 소자(OLED)의 한 전극인 화소 전극(51)이 형성되고, 그 상부로 화소 정의막(48)이 형성되며, 이 화소 정의막(48)에 소정의 개구부(49)를 형성한 후, 유기 발광 소자(OLED)의 유기 발광 막(52)을 형성한다.
상기 유기 발광 소자(OLED)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 유기 TFT의 소스 전극(45a), 드레인 전극(45b) 중 어느 한 전극에 연결된 화소 전극(51)과, 전체 화소를 덮도록 구비된 대향 전극(53) 및 이들 화소 전극(51)과 대향 전극(53)의 사이에 배치되어 발광하는 유기 발광막(52)으로 구성된다.
상기 화소 전극(51)과 대향 전극(53)은 상기 유기 발광막(52)에 의해 서로 절연되어 있으며, 유기 발광막(52)에 서로 다른 극성의 전압을 가해 유기 발광막(52)에서 발광이 이뤄지도록 한다.
상기 화소 전극(51)은 애노우드 전극의 기능을 하고, 상기 대향 전극(53)은 캐소오드 전극의 기능을 하는 데, 물론, 이들 화소 전극(51)과 대향 전극(53)의 극성은 반대로 되어도 무방하다.
상기한 실시 예들은 본 발명을 설명하기 위한 일 예들로서, 본 발명이 이에 한정되지는 않고, 본 발명에 따른 박막 트랜지스터는 유기 전계 발광 디스플레이 장치이외에도 액정 디스플레이 장치에도 적용 가능하며, 평판 디스플레이 장치 이외에도 화상이 구현되지 않는 드라이버 회로에도 장착 가능한 등, 다양한 변형 예를 고려할 수도 있다.
상술한 바와 같이 본 발명에 따르면, 불소계 고분자 가공막을 도입하고 레이저 패터닝 기술을 이용하여 원하는 부분과 주변부의 표면 극성 차이가 나게 함으로써 유기 반도체 또는 금속 배선을 잉크젯 방법으로 형성할 때 정확한 선폭 및 형상 이 되도록 할 수 있다.

Claims (4)

  1. 게이트 전극과, 상기 게이트 전극과 절연된 소스/드레인 전극과, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/ 퍼플루오로공중합체, 트라플루오로에틸렌/헥사플루오로프로필렌공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌 및 퍼플루오로나프타닐렌의 소수성을 갖는 불소계 물질 중의 어느 하나로 구성되어 상기 소스/드레인 전극 상에 형성되고, 상기 소스/드레인 전극을 연결하는 채널 영역 상에 소정 패턴의 개구를 갖는 불소계막과, 상기 개구를 통해 노출된 채널 영역을 덮는 유기 반도체를 포함하는 유기 박막 트랜지스터; 및
    상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 평판 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 유기 반도체는 잉크젯 프린팅 방법으로 형성된 것을 특징으로 하는 평판 디스플레이 장치.
  3. 절연막과, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/ 퍼플루오로공중합체, 트라플루오로에틸렌/헥사플루오로프로필렌공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌 및 퍼플루오로나프타닐렌의 소수성을 갖는 불소계 물질 중의 어느 하나로 구성되어 상기 절연막 상에 형성되고, 소정 패턴의 개구를 갖는 불소계막과, 상기 개구를 통해 노출된 영역을 덮는 소스/드레인 전극과, 상기 소스/드레인 전극 상에 형성된 유기 반도체층과, 상기 소스/드레인 전극 및 유기 반도체층과 절연된 게이트 전극을 포함하는 유기 박막 트랜지스터; 및
    상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 평판 디스플레이 장치.
  4. 제 3항에 있어서,
    상기 소스/드레인 전극은 잉크젯 프린팅 방법으로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
KR1020050102497A 2005-10-28 2005-10-28 평판 디스플레이 장치 KR100719569B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050102497A KR100719569B1 (ko) 2005-10-28 2005-10-28 평판 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050102497A KR100719569B1 (ko) 2005-10-28 2005-10-28 평판 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20070045804A KR20070045804A (ko) 2007-05-02
KR100719569B1 true KR100719569B1 (ko) 2007-05-17

Family

ID=38271477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102497A KR100719569B1 (ko) 2005-10-28 2005-10-28 평판 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100719569B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005005B1 (ko) 2010-08-31 2010-12-30 한국기계연구원 솔라셀 웨이퍼 전극 형성방법
US8785263B2 (en) 2012-06-11 2014-07-22 Samsung Display Co., Ltd. Thin-film transistor substrate and method of manufacturing the same
US9231222B2 (en) 2012-01-10 2016-01-05 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078396A (ja) * 2001-07-27 2003-03-14 Hewlett Packard Co <Hp> 二重スイッチング基準電圧

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078396A (ja) * 2001-07-27 2003-03-14 Hewlett Packard Co <Hp> 二重スイッチング基準電圧

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005005B1 (ko) 2010-08-31 2010-12-30 한국기계연구원 솔라셀 웨이퍼 전극 형성방법
US9231222B2 (en) 2012-01-10 2016-01-05 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same
US8785263B2 (en) 2012-06-11 2014-07-22 Samsung Display Co., Ltd. Thin-film transistor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
KR20070045804A (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
KR100730159B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
US8030642B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display having the same
KR100829743B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
JP4504877B2 (ja) 薄膜トランジスタ、それを備えた平板表示装置、前記薄膜トランジスタの製造方法、及び前記平板表示装置の製造方法
KR100659061B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100768199B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
JP2005354034A (ja) 薄膜トランジスタ、及びこれを備えた表示装置
US20070290196A1 (en) Organic light emitting display device and method for manufacturing the organic light emitting display device
JP2006332644A (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、該有機薄膜トランジスタの製造方法及びその製造に使われるシャドーマスク
KR100719569B1 (ko) 평판 디스플레이 장치
KR100659112B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
KR100659119B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100730183B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판표시장치
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100822209B1 (ko) 유기 발광 표시 장치의 제조 방법
KR100647707B1 (ko) 전자 장치, 박막 트랜지스터, 및 평판표시장치
JP2008147607A (ja) 半導体要素、これを備えた有機発光ディスプレイ装置及び該半導体要素の製造方法
KR100659122B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100730161B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR100708736B1 (ko) 유기 발광 디스플레이 장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100730180B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100708723B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee