KR100787430B1 - 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치 - Google Patents

박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치 Download PDF

Info

Publication number
KR100787430B1
KR100787430B1 KR1020050068530A KR20050068530A KR100787430B1 KR 100787430 B1 KR100787430 B1 KR 100787430B1 KR 1020050068530 A KR1020050068530 A KR 1020050068530A KR 20050068530 A KR20050068530 A KR 20050068530A KR 100787430 B1 KR100787430 B1 KR 100787430B1
Authority
KR
South Korea
Prior art keywords
insulating layer
polymer
plasma
thin film
film transistor
Prior art date
Application number
KR1020050068530A
Other languages
English (en)
Other versions
KR20070013872A (ko
Inventor
서민철
박용우
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050068530A priority Critical patent/KR100787430B1/ko
Publication of KR20070013872A publication Critical patent/KR20070013872A/ko
Application granted granted Critical
Publication of KR100787430B1 publication Critical patent/KR100787430B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 절연층과 접촉한 다른 층 사이의 접착력을 향상시키기 위한 것으로서, 게이트 전극과, 상기 게이트 전극과 절연된 소스 및 드레인 전극과, 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 반도체층과, 상기 게이트 전극을 상기 소스 및 드레인 전극 또는 상기 반도체층과 절연시키는 절연층을 구비하고, 상기 절연층 상부에 절연층 표면이 플라즈마 처리된 영역을 구비한 박막 트랜지스터에 관한 것이다.

Description

박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치{A thin film transistor, a method for prepairng the same and a flat panel display device}
도 1은 본 발명을 따르는 박막 트랜지스터의 일 실시예에 따른 탑 게이트 구조를 갖는 유기 박막 트랜지스터를 개략적으로 도시한 단면도이고,
도 2a 및 도 2b는 상기 도 1에 도시된 유기 박막 트랜지스터 중 절연층이 구비된 부분의 플라즈마 처리 전후 상태를 개략적으로 도시한 단면도이고,
도 3은 본 발명을 따르는 박막 트랜지스터의 일 실시예에 따른 바텀 게이트 구조를 갖는 유기 박막 트랜지스터를 개략적으로 도시한 단면도이고,
도 4a 및 도 4b는 상기 도 3에 도시된 유기 박막 트랜지스터 중 절연층이 구비된 부분의 플라즈마 처리 전후 상태를 개략적으로 도시한 단면도이고,
도 5는 본 발명을 따르는 박막 트랜지스터의 일 실시예에 따른 다른 바텀 게이트 구조를 갖는 유기 박막 트랜지스터를 개략적으로 도시한 단면도이고,
도 6은 도 1에 도시된 바와 같은 유기 박막 트랜지스터를 구비한 유기 발광 표시장치를 개략적으로 도시한 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
11, 21 : 기판 12, 22 : 게이트 전극
13, 23 : 절연층 14a, 14b, 24a, 24b : 소스 및 드레인 전극
15, 25 : 반도체층 16, 26 : 절연층 표면이 플라즈마 처리된 영역
본 발명은 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것으로서, 보다 상세하게는, 절연층과 상기 절연층과 접촉하는 다른 층 사이의 접착력을 향상시키기 위하여, 절연층 상부에 절연층 표면이 플라즈마 처리된 영역을 구비한 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다. 상기 반도체층은 실리콘 등과 같은 무기물로 이루지거나, 펜타센 등과 같은 유기물로 이루어질 수 있다. 상기 유기 박막 트랜지스터는 예를 들면, 대한민국 특허 공개번호 제2004-0012212 호에 개시되어 있다.
상기 박막 트랜지스터 중, 소스 및 드레인 전극과 반도체층은 각각 게이트 전극과 절연되어야 한다. 이를 위하여, 반도체층과 게이트 전극 사이, 소스 및 드레인 전극과 게이트 전극 사이에 절연층이 구비될 수 있다. 상기 절연층을 이루는 물질로는 통상적으로 실리콘 산화물, 실리콘 질화물 등과 같은 무기물이 사용되어 왔다.
최근에는 플렉서블 특성 및 공정 비용 등을 고려하여 상기 절연층을 유기물을 이용하여 형성하는 연구가 활발히 진행되고 있다. 그러나, 유기물로 이루어진 절연층의 경우, 상기 절연층과 상기 절연층 상부에 형성되는 층들 사이의 접착력이 열악하다는 문제점이 있어, 이의 개선이 시급하다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 고안된 것으로, 절연층과 상기 절연층과 접촉하는 다른 층 사이의 접착력이 향상된 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치를 제공하는 것을 목적으로 한다. 또한, 유기 절연층과 상기 유기 절연층과 접촉하는 다른 층 사이의 접착력을 향상시킬 수 있는 유기 절연층 처리 방법도 제공한다.
상기 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은,
게이트 전극과, 상기 게이트 전극과 절연된 소스 및 드레인 전극과, 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 반도체층과, 상기 게이트 전극을 상기 소스 및 드레인 전극 또는 상기 반도체층과 절연시키는 절연층을 구비하고, 상기 절연층 상부에 절연층 표면이 플라즈마 처리된 영역을 구비한 박막 트랜지스터를 제공한다.
상기 본 발명의 다른 과제를 이루기 위하여, 본 발명의 제2태양은,
기판 상에 형성된 소스 및 드레인 전극 상부에 반도체층을 형성하는 단계와, 상기 반도체층을 덮도록 절연층을 형성하는 단계와, 상기 절연층 표면을 플라즈마 처리하는 단계와, 상기 절연층 표면이 플라즈마 처리된 영역과 접촉하도록, 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제3태양은,
기판 상에 형성된 게이트 전극 상부에 절연층을 형성하는 단계와, 상기 절연층 표면을 플라즈마 처리하는 단계와, 상기 절연층 표면이 플라즈마 처리된 영역과 접촉하도록, 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극 상부에 반도체층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제4태양은,
기판 상에 형성된 게이트 전극 상부에 절연층을 형성하는 단계와, 상기 절연층 표면을 플라즈마 처리하는 단계와, 상기 절연층 표면이 플라즈마 처리된 영역과 접촉하도록 반도체층을 형성하는 단계와, 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제5태양은,
전술한 바와 같은 박막 트랜지스터를 구비한 평판 표시장치를 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제6태양은,
기판을 준비하는 단계와, 상기 기판 상에 유기 절연층을 형성하는 단계와, 상기 유기 절연층 표면을 플라즈마 처리하는 단계를 포함하는 유기 절연층 처리 방법을 제공한다.
본 발명을 따르는 박막 트랜지스터는 절연층과 상기 절연층과 접촉하는 다른 층들 사이의 접착력이 향상될 수 있으므로, 이를 이용하면 신뢰성이 향상된 평판 표시장치를 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도 1에는 본 발명의 박막 트랜지스터의 일 구현예가 도시되어 있다.
도 1 중, 기판(11)으로서는 글라스재의 기판, 플라스틱재의 기판 또는 금속 기판이 사용될 수 있다. 상기 플라스틱재의 기판은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 등으로 이루어질 수 있다. 한편, 상기 금속 기판은 금속제 호일로 구비될 수 있는데, 철, 크롬, 니켈, 탄소 및 망간으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으며, 보다 구체적으로, 스테인레스 스틸, Ti, Mo, Invar합금, Inconel 합금, 및 Kovar 합금 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
상기 기판(11) 상부에는 소스 및 드레인 전극(14a, 14b)가 구비되어 있다. 상기 소스 및 드레인 전극(14a, 14b)은 통상적으로 반도체층을 이루는 물질과의 일함수를 고려하여 5.0eV 이상의 귀금속(noble metal) 등을 사용할 수 있다. 이를 고려한 물질의 비제한적인 예로서, Au, Pd, Pt, Ni, Rh, Ru, Ir, Os과 이의 합금이 현재 사용 가능한 물질이며, 이 중 Au, Pd, Pt, Ni 등이 바람직하다.
상기 소스 및 드레인 전극(14a, 14b)의 상부로는 반도체층(15)이 구비되어 있다.
상기 반도체층(15)은 유기물로 이루어질 수 있는데, 예를 들면, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체 및 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다. 뿐만 아니라, 상기 반도체층(15)을 이루는 물질로서 비정질 실리콘 또는 결정질 실리콘 등이 이용될 수도 있다.
상기 반도체층(15) 상부에는 절연층(13)이 형성되는데, 상기 절연층(13) 상부에는 절연층 표면이 플라즈마 처리된 영역(16)이 구비되어 있다. 도 1 중, "절연층"은 참조번호 13으로 표시되어 있고, "절연층 표면이 플라즈마 처리된 영역"은 참조번호 16으로 표시되어 있으나, "절연층 표면이 플라즈마 처리된 영역"(16)은, 절연층(13) 표면 중 플라즈마 처리되어 화학적 및/또는 물리적으로 개질된 영역을 표시하기 위하여 편의상 본 명세서에 도입된 것으로서, 실질적으로 "절연층 표면이 플라즈마 처리된 영역"(16)은 "절연층"(13)에 포함된다고 해석될 수 있다. 이는 도 1 내지 6에 대하여 모두 동일하게 적용된다.
상기 절연층(13)은 절연성 유기물로 이루어질 수 있다. 보다 구체적으로, 상기 절연층(13)은 스티렌계 고분자, 페놀계 고분자, 아크릴계 고분자, 아미드계 고분자, 이미드계 고분자, 알킬 에테르계 고분자, 아릴 에테르계 고분자, 비닐알콜계 고분자, 비닐계 고분자, 파릴렌계 고분자, 셀룰로오스계 고분자, 폴리케톤류, 폴리에스테르류, 폴리노보르넨류 및 불소계 고분자로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 이 중, 불소계 고분자는 예를 들면, 대한민국 특허 등록번호 제100097415호, 대한민국 특허 공개번호 제2004-0027518호, 제2003-0076660호, 제1999-0063162호, 제2004-0063175호 및 제2003-0055318호에 기재되어 있으며, 상기 특허는 인용되어 본 명세서에 통합되어 있다.
보다 구체적으로, 상기 절연층(13)은 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트, 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르, 폴리카보네이트, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌 및 퍼플루오로나프타닐렌으로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
이 중, 상기 절연층(13)은 내열성, 내화학 약품성, 저에너지 표면 특성, 절연성 등이 우수한 불소계 고분자로 이루어지는 것이 바람직하다.
상기 절연층(13)이 절연성 유기물로 이루어질 경우, 상기 절연층과 상기 절연층(13) 상부의 다른 층과의 접착력이 약화될 수 있다. 특히, 상기 절연층(13)이 불소계 고분자로 이루어질 경우, 불소계 고분자의 저에너지 표면 특성 및 내화학 약품성 등으로 인하여, 불소계 고분자와 다른 물질과의 복합화가 곤란할 수 있다. 예를 들어, 도 1에서 상기 불소계 고분자로 이루어진 절연층(13) 상부에 게이트 전극(12)을 형성할 경우, 상기 불소계 고분자의 저에너지 표면 특성으로 인하여, 절연층(13)과 게이트 전극(12) 사이의 접착력이 약화될 수 있다.
이를 해결하기 위하여, 본 발명을 따르는 박막 트랜지스터(10)의 절연층(13)은 절연층(13) 상부에 절연층 표면이 플라즈마 처리된 영역(16)을 구비한다. 상기 절연층(13) 상부에 절연층 표면이 플라즈마 처리된 영역(16)을 구비함으로써, 상기 절연층(13)과 게이트 전극(12)과의 접착력이 향상될 수 있어, 신뢰성이 향상된 박막 트래지스터를 얻을 수 있다.
상기 절연층 표면이 플라즈마 처리된 영역(16)은 절연층(13) 표면을 플라즈마 처리함으로써 얻을 수 있다. 이 때, 사용되는 플라즈마는 Ar 또는 O2 플라즈마일 수 있으나, 이에 한정되는 것은 아니다.
특히, 상기 절연층(13)이 불소계 고분자로 이루어진 경우, 절연층(13)의 플라즈마 처리 전후의 개략적인 부분 단면도는 도 2a 및 2b를 참조한다. 도 2a는 반도체층(15) 상부에 형성된 불소계 고분자로 이루어진 절연층(13)을 도시한 것으로서, 절연층(13) 표면에 다수의 플루오로기가 노출되어 있는 것을 알 수 있다. 상기 절연층(13) 표면의 다수의 플루오로기에 의하여 절연층(13) 상부에 성막되는 막과 절연층(13)과의 접착력이 저하될 수 있다. 도 2a에 도시된 절연층(13)에 대하여 플라즈마 처리(19)를 수행한 결과, 도 2b에 도시된 바와 같이 절연층(13) 표면의 플루오로기가 제거되거나, 수소로 치환될 수 있어, 절연층(13)과 절연층(13) 상부에 형성되는 막, 특히 도 1의 경우 게이트 전극(12)과의 접착력이 향상될 수 있 다.
상기 절연층 표면이 플라즈마 처리된 영역(16)의 두께는 절연층(13)을 이루는 유기물의 종류, 절연층(13) 상부에 형성되는 막의 재료 등에 따라 상이할 것이나, 예를 들면, 10Å 내지 1000Å, 바람직하게는 10Å 내지 500Å일 수 있다. 상기 절연층 표면이 플라즈마 처리된 영역(16)의 두께가 10Å 미만인 경우, 절연층(13) 상부에 형성되는 층들과의 접착력이 만족스러운 정도로 이루어질 수 없다는 문제점이 있고, 상기 절연층 표면이 플라즈마 처리된 영역(16)의 두께가 1000Å을 초과하는 경우, 절연층(13)의 막 특성, 예를 들면 절연성, 내화학성 등등이 전체적으로 변화되어, 박막 트랜지스터(10)에 부적합한 절연층이 될 수 있기 때문이다.
상기 기판 상에는 소정 패턴의 게이트 전극(12)이 구비되어 있다. 상기 게이트 전극(12)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 3에는 본 발명을 따르는 박막 트랜지스터의 또 다른 구현예가 도시되어 있다. 기판(11)으로는 글라스재의 기판, 플라스틱재의 기판 또는 금속 기판이 사용될 수 있다. 상기 플라스틱재의 기판 또는 금속 기판에 대한 상세한 설명은 도 1 중 기판 설명 부분을 참조한다.
상기 기판 상에는 소정 패턴의 게이트 전극(12)이 구비되어 있다. 상기 게이트 전극(12)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나, 이에 한정되는 것 은 아니다.
상기 게이트 전극(12)을 덮도록 절연층(13)이 형성되는데, 상기 절연층(13) 상부에는 절연층 표면이 플라즈마 처리된 영역(16)이 구비되어 있다.
상기 절연층(13)은 절연성 유기물로 이루어질 수 있다. 보다 구체적으로, 상기 절연층(13)은 스티렌계 고분자, 페놀계 고분자, 아크릴계 고분자, 아미드계 고분자, 이미드계 고분자, 알킬 에테르계 고분자, 아릴 에테르계 고분자, 비닐알콜계 고분자, 비닐계 고분자, 파릴렌계 고분자, 셀룰로오스계 고분자, 폴리케톤류, 폴리에스테르류, 폴리노보르넨류 및 불소계 고분자로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 이 중, 불소계 고분자의 구체적인 예는 상기 도 1 중 불소계 고분자에 관하여 인용한 특허 문헌들을 참조한다.
보다 구체적으로, 상기 절연층(13)은 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트, 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르, 폴리카보네이트, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트 라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌 및 퍼플루오로나프타닐렌으로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
이 중, 상기 절연층(13)은 내열성, 내화학 약품성, 저에너지 표면 특성, 절연성 등이 우수한 불소계 고분자로 이루어지는 것이 바람직하다.
상기 절연층(13)이 절연성 유기물로 이루어질 경우, 상기 절연층과 상기 절연층(13) 상부의 절연층을 이루는 물질과는 상이한 물질로 이루어진 다른 막과의 접착력이 약화될 수 있다. 특히, 상기 절연층(13)이 불소계 고분자로 이루어질 경우, 불소계 고분자의 저에너지 표면 특성 및 내화학 약품성 등으로 인하여, 불소계 고분자와 다른 물질과의 복합화가 곤란할 수 있다. 예를 들어, 도 3에서 상기 불소계 고분자로 이루어진 절연층(13) 상부에 소스 및 드레인 전극(14a, 14b) 및 반도체층(15)(보다 구체적으로, 절연층(13)과 접촉하는 반도체층(15)의 영역은 채널 영역에 해당함)를 형성할 경우, 상기 불소계 고분자의 저에너지 표면 특성으로 인하여, 절연층(13)과 소스 및 드레인 전극(14a, 14b) 및 반도체층(15) 사이의 접착력이 약화될 수 있다.
이를 해결하기 위하여, 본 발명을 따르는 박막 트랜지스터(10)의 절연층(13)은 절연층(13) 상부에 절연층 표면이 플라즈마 처리된 영역(16)을 구비한다. 상기 절연층(13) 상부에 절연층 표면이 플라즈마 처리된 영역(16)을 구비함으로써, 상기 절연층(13)과 게이트 전극(12)과의 접착력이 향상될 수 있어, 신뢰성이 향상된 박막 트래지스터를 얻을 수 있다.
상기 절연층 표면이 플라즈마 처리된 영역(16)은 절연층(13) 표면을 플라즈마 처리함으로써 얻을 수 있다. 이 때, 사용되는 플라즈마는 Ar 또는 O2 플라즈마일 수 있으나, 이에 한정되는 것은 아니다.
특히, 상기 절연층(13)이 불소계 고분자로 이루어진 경우, 절연층(13)의 플라즈마 처리 전후의 개략적인 부분 단면도는 도 4a 및 4b를 참조한다. 도 4a는 게이트 전극(12) 상부에 형성된 불소계 고분자로 이루어진 절연층(13)을 도시한 것으로서, 절연층(13) 표면에 다수의 플루오로기가 노출되어 있는 것을 알 수 있다. 상기 절연층(13) 표면의 다수의 플루오로기에 의하여 절연층(13) 상부에 성막되는 막과 절연층(13)과의 접착력이 저하될 수 있다. 도 4a에 도시된 절연층(13)에 대하여 플라즈마 처리(19)를 수행한 결과, 도 4b에 도시된 바와 같이 절연층(13) 표면의 플루오로기가 제거되거나, 수소로 치환될 수 있어, 절연층(13)과 절연층(13) 상부에 형성되는 막, 특히 도 3의 경우 소스 및 드레인 전극(14a, 14b) 및 반도체층(15)과의 접착력이 향상될 수 있다.
상기 절연층 표면이 플라즈마 처리된 영역(16)의 두께는 절연층(13)을 이루는 유기물의 종류, 절연층(13) 상부에 형성되는 막의 재료 등에 따라 상이할 것이나, 예를 들면, 10Å 내지 1000Å, 바람직하게는 10Å 내지 500Å일 수 있다. 상기 절연층 표면이 플라즈마 처리된 영역(16)의 두께가 10Å 미만인 경우, 절연층(13) 상부에 형성되는 층들과의 접착력이 만족스러운 정도로 이루어질 수 없다는 문제점이 있고, 상기 절연층 표면이 플라즈마 처리된 영역(16)의 두께가 1000Å을 초과하는 경우, 절연층(13)의 막 특성, 예를 들면 절연성, 내화학성 등등이 전체적 으로 변화되어, 박막 트랜지스터(10)에 부적합한 절연층이 될 수 있기 때문이다.
상기 절연층(13) 상부로는 소스 및 드레인 전극(14a, 14b) 및 반도체층(15)가 형성된다. 상기 소스 및 드레인 전극(14a, 14b) 및 반도체층(15)에 관한 상세한 설명은 도 1 중, 소스 및 드레인 전극과 반도체층에 관한 설명을 참조한다.
도 5에는 본 발명을 따르는 박막 트랜지스터의 또 다른 구현예가 도시되어 있다. 도 5에 도시된 박막 트랜지스터는 절연층(13) 상부에 반도체층(15)가 구비되어 있고, 게이트 전극(12) 양단의 소정의 위치에 대응되도록 반도체층(15) 상부에 소스 및 드레인 전극(14a, 14b)이 형성되어 있다는 점을 제외하고는 도 3에 도시된 박막 트랜지스터와 동일한 구조를 갖는다. 도 5 중, 절연층 표면이 플라즈마 표면처리된 영역(16)에 의하여 절연층(13)과 반도체층(15) 사이의 접착력이 향상될 수 있다.
본 발명의 박막 트랜지스터의 구조는 도 1, 3 및 5에 도시된 박막 트랜지스터를 예로 하여 설명하였으나, 이 밖에도 다양한 변형예가 가능함은 물론이다.
본 발명의 박막 트랜지스터 제조 방법의 일 구현예는,
기판 상에 형성된 소스 및 드레인 전극 상부에 반도체층을 형성하는 단계와, 상기 반도체층을 덮도록 절연층을 형성하는 단계와, 상기 절연층 표면을 플라즈마 처리하는 단계와, 상기 절연층 표면이 플라즈마 처리된 영역과 접촉하도록, 게이트 전극을 형성하는 단계로 이루어 질 수 있다. 이에 따르면, 예를 들어 도 1에 도시된 바와 같은 박막 트랜지스터를 제조할 수 있다.
본 발명의 박막 트랜지스터 제조 방법의 다른 구현예는,
기판 상에 형성된 게이트 전극 상부에 절연층을 형성하는 단계와, 상기 절연층 표면을 플라즈마 처리하는 단계와, 상기 절연층 표면이 플라즈마 처리된 영역과 접촉하도록, 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극 상부에 반도체층을 형성하는 단계로 이루어 질 수 있다. 이에 따르면, 예를 들어, 도 3에 도시된 바와 같은 박막 트랜지스터를 제조할 수 있다.
본 발명의 박막 트랜지스터 제조 방법의 다른 구현예는,
기판 상에 형성된 게이트 전극 상부에 절연층을 형성하는 단계와, 상기 절연층 표면을 플라즈마 처리하는 단계와, 상기 절연층 표면이 플라즈마 처리된 영역과 접촉하도록 반도체층을 형성하는 단계와, 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계로 이루어질 수 있다. 이에 따르면, 예를 들어, 도 5에 도시된 바와 같은 박막 트랜지스터를 제조할 수 있다.
상기 본 발명의 박막 트랜지스터 제조 방법 중, 절연층 형성 방법, 반도체층 형성 방법, 소스 및 드레인 형성 방법, 게이트 전극 형성 방법은 공지된 박막 형성 방법, 예를 들면 열증착법 등과 같은 증착법, 도포법 등을 다양하게 이용할 수 있으며, 이는 절연층, 반도체층, 소스 및 드레인 전극, 게이트 전극을 이루는 재료에 따라 상이할 수 있다.
상기 절연층 표면을 플라즈마 처리하는 단계는 절연층을 이루는 재료, 절연층의 두께, 절연층 상부에 형성될 층에 따라 다양한 방법을 이용할 수 있다. 예를 들어, Ar 또는 O2 플라즈마를 이용할 수 있다. 한편, 상기 절연층 표면을 플라즈마 처리하는 단계는 0.1torr의 압력 하에서 10초 내지 30초 동안 수행될 수 있다. 상기 절연층 표면을 플라즈마 처리하는 단계가 10초 미만 동안 수행될 경우, 만족스러운 정도의 접착력 개선을 이룰 수 없고, 상기 절연층 표면을 플라즈마 처리하는 단계가 30초 이상 동안 수행될 경우, 절연층의 절연성, 내화학성 등이 전체적으로 변화하여 박막 트랜지스터에 부적합한 절연층이 될 수 있기 때문이다.
이로써 얻을 수 있는 절연층 상부의 절연층 표면이 플라즈마 처리된 영역(16)의 두께는 절연층(13)을 이루는 유기물의 종류, 절연층(13) 상부에 형성되는 막의 재료 등에 따라 상이할 것이나, 예를 들면, 10Å 내지 1000Å, 바람직하게는 10Å 내지 500Å일 수 있다. 상기 절연층 표면이 플라즈마 처리된 영역(16)의 두께가 10Å 미만인 경우, 절연층(13) 상부에 형성되는 층들과의 접착력이 만족스러운 정도로 이루어질 수 없다는 문제점이 있고, 상기 절연층 표면이 플라즈마 처리된 영역(16)의 두께가 1000Å을 초과하는 경우, 절연층(13)의 막 특성, 예를 들면 절연성, 내화학성 등등이 전체적으로 변화되어, 박막 트랜지스터(10)에 부적합한 절연층이 될 수 있기 때문이다.
상기와 같은 구조의 박막 트랜지스터 및 전술한 바와 같은 방법으로 제조되는 박막 트랜지스터는 LCD 또는 유기 전계 발광 표시장치와 같은 평판 표시 장치에 구비될 수 있다.
도 6은 평판 표시 장치의 한 구현예인 유기 전계 발광 표시 장치에 상기 TFT 를 적용한 것을 나타낸 것으로서, 유기 전계 발광 표시 장치 중 하나의 부화소를 도시한 것이다. 이러한 각 부화소에는 자발광 소자로서 유기 전계 발광 소자(이하, "EL소자"라 함)를 구비하고 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다. 그리고, 도면으로 나타내지는 않았지만 별도의 커패시터가 더 구비되어 있다.
이러한 유기 전계 발광 표시장치는 EL소자(OLED)의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
도 6에서 볼 수 있듯이, 기판(21)상에 전술한 바와 같은 박막 트랜지스터(20)가 구비된다.
도 6에 도시된 바와 같이, 기판(21) 상에 소정 패턴의 게이트 전극(22)이 형성되어 있고, 이 게이트 전극(22)의 상부에는 절연층(23)이 형성된다. 상기 절연층(23) 표면은 플라즈마 처리되어, 절연층(23) 중 플라즈마 처리된 영역(26)을 구비한다. 상기 절연층(23) 중 플라즈마 처리된 영역(26)을 사이에 두고, 절연층(23)의 상부에는 소스 및 드레인 전극(24a, 24b)이 각각 형성되어 있으며, 상기 소스 및 드레인 전극(24a, 24b)의 상부로는 반도체층(25)이 구비되어 있다. 상기 절연층(23) 중 플라즈마 처리된 영역(26)에 의하여 절연층(23)과 소스 및 드레인 전극(24a, 24b) 및 반도체층(25) 간의 접착력이 개선된다.
반도체층(25)이 형성된 후에는 상기 박막 트랜지스터(20)를 덮도록 패시베이션층(27)이 형성되는 데, 이 패시베이션층(27)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.
상기 패시베이션층(27)의 상부에는 화소정의막(28)에 따라, EL 소자(30)의 유기 발광막(32)을 형성한다.
상기 EL 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스 및 드레인 전극(24a, 24b) 중 어느 한 전극에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 전계 발광 표시 장치의 구조가 그대로 적용될 수 있음은 물론이다.
상기 유기 EL 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스 및 드레인 전극(24a, 24b) 중 어느 하나에 연결된 화소 전극(31)과, 전체 화소들을 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 상기 화소 전극(31)과 대향 전극(33)은 상기 유기 발광막(32)에 의해 서로 절연되어 있으며, 유기 발광막(32)에 서로 다른 극성의 전압을 가해 유기 발광막(32)에서 발광이 이뤄지도록 한다.
상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단 일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기 화소 전극(31)은 애노드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(33)의 극성은 반대로 되어도 무방하다.
액정표시장치의 경우, 이와는 달리, 상기 화소전극(31)을 덮는 하부배향막(미도시)을 형성함으로써, 액정표시장치의 하부기판의 제조를 완성한다.
이렇게 본 발명에 따른 박막 트랜지스터는 도 6에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다.
본 발명을 따르는 박막 트랜지스터를 구비한 평판 표시장치로서, 전술한 바와 같이 유기 발광 표시장치를 예로 들어 설명하였으나, 이에 한정되지 않음은 물 론이다.
본 발명은 기판을 준비하는 단계와, 상기 기판 상에 유기 절연층을 형성하는 단계와 상기 유기 절연층 표면을 플라즈마 처리하는 단계를 포함하는 유기 절연층 처리 방법 또한 제공한다.
상기 절연층은 절연성 유기물로 이루어질 수 있다. 보다 구체적으로, 상기 절연층은 스티렌계 고분자, 페놀계 고분자, 아크릴계 고분자, 아미드계 고분자, 이미드계 고분자, 알킬 에테르계 고분자, 아릴 에테르계 고분자, 비닐알콜계 고분자, 비닐계 고분자, 파릴렌계 고분자, 셀룰로오스계 고분자, 폴리케톤류, 폴리에스테르류, 폴리노보르넨류 및 불소계 고분자로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 이 중, 불소계 고분자의 구체적인 예는 상기 도 1 중 불소계 고분자에 관하여 인용한 특허 문헌들을 참조한다.
보다 구체적으로, 상기 절연층은 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트, 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르, 폴리카보네이트, 폴리테트라플루오로에 틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌 및 퍼플루오로나프타닐렌으로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
이 중, 상기 절연층(13)은 내열성, 내화학 약품성, 저에너지 표면 특성, 절연성 등이 우수한 불소계 고분자로 이루어지는 것이 바람직하다.
상기 절연층이 절연성 유기물로 이루어질 경우, 상기 절연층과 상기 절연층(13) 상부의 절연층을 이루는 물질과는 상이한 물질로 이루어진 다른 막과의 접착력이 약화될 수 있다. 특히, 상기 절연층이 불소계 고분자로 이루어질 경우, 불소계 고분자의 저에너지 표면 특성 및 내화학 약품성 등으로 인하여, 불소계 고분자와 다른 물질과의 복합화가 곤란할 수 있다. 예를 들어, 도 6을 참조하면, 도 6 중, 패시베이션층(27)을 전술한 바와 같은 절연성 유기물로 형성한 다음, 그 상부에 화소정의막(28)을 형성할 경우, 패시베이션층(27)과 화소정의막(28) 사이의 접착력이 약화될 수 있다. 이와 같은 접착력 약화는 도 6에 도시된 바와 같은 유기 발광 표시장치 뿐만 아니라, 절연성 유기물로 이루어진 절연층을 구비할 수 있는 각종 전자 기기, 예를 들면, LCD 등에서도 일어날 수 있는 문제점이다. 따라서, 전술한 바와 같은 유기 절연층 처리 방법은 절연성 유기물로 이루어진 절연층을 구비한 각종 전자 기기에 폭넓게 사용될 수 있다.
상기 절연층 표면을 플라즈마 처리하는 단계는 절연층을 이루는 재료, 절연층의 두께, 절연층 상부에 형성될 층에 따라 다양한 방법을 이용할 수 있다. 예를 들어, Ar 또는 O2 플라즈마를 이용할 수 있다. 한편, 상기 절연층 표면을 플라즈마 처리하는 단계는 0.1torr의 압력 하에서 10초 내지 30초 동안 수행될 수 있다. 상기 절연층 표면을 플라즈마 처리하는 단계가 10초 미만 동안 수행될 경우, 만족스러운 정도의 접착력 개선을 이룰 수 없고, 상기 절연층 표면을 플라즈마 처리하는 단계가 30초 이상 동안 수행될 경우, 절연층의 절연성, 내화학성 등이 전체적으로 변화하여 각종 전자 기기에는 부적합한 절연층이 될 수 있기 때문이다.
이하, 실시예를 통하여, 본 발명을 보다 상세히 설명한다.
실시예
Al 게이트 전극이 형성된 기판을 준비한 다음, 상기 Al 게이트 전극 상부에 폴리(비닐 알콜)로 이루어진 절연층을 스핀 코팅법을 이용하여 형성하였다. 상기 폴리(비닐 알콜) 절연층 표면에 대하여 0.1torr의 압력 하에서 Ar 플라즈마 처리를 10초간 수행하였다. 이 후, 상기 플라즈마 처리된 영역을 사이에 두고 상기 절연층 상부에 Au으로 이루어진 소스 및 드레인 전극을 게이트 전극의 영역을 고려하여 형성하였다. 그리고 나서, 상기 소스 및 드레인 전극을 덮도록 펜타센으로 이루어진 유기 반도체층을 형성하여 도 3에 도시된 바와 같은 구조의 유기 박막 트랜지스터를 형성하였다.
상기한 바와 같은 본 발명에 따르면, 절연층과 상기 절연층과 접촉하는 다른 층들 사이의 접착력이 향상될 수 있으므로, 이를 이용하면 신뢰성이 향상된 평판 표시장치를 얻을 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 게이트 전극;
    상기 게이트 전극과 절연된 소스 및 드레인 전극;
    상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 반도체층; 및
    상기 게이트 전극을 상기 소스 및 드레인 전극 또는 상기 반도체층과 절연시키는 절연층을 구비하고,
    상기 절연층은 유기물로 이루어지며, 상기 절연층 상부에 절연층 표면이 플라즈마 처리된 영역을 구비한 것을 특징으로 하는 박막 트랜지스터.
  2. 삭제
  3. 제1항에 있어서,
    상기 절연층이 스티렌계 고분자, 페놀계 고분자, 아크릴계 고분자, 아미드계 고분자, 이미드계 고분자, 알킬 에테르계 고분자, 아릴 에테르계 고분자, 비닐알콜계 고분자, 비닐계 고분자, 파릴렌계 고분자, 셀룰로오스계 고분자, 폴리케톤류, 폴리에스테르류, 폴리노보르넨류 및 불소계 고분자로 이루어진 군으로부터 선택된 하나 이상으로 이루어진 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 절연층이 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트, 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르, 폴리카보네이트, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌 및 퍼플루오로나프타닐렌으로 이루어진 군으로부터 선택된 하나 이상으로 이루어진 것을 특징으로 하는 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 절연층 표면이 플라즈마 처리된 영역의 두께가 10Å 내지 1000Å인 것을 특징으로 하는 것을 특징으로 하는 박막 트랜지스터.
  6. 제1항에 있어서,
    상기 절연층 표면이 플라즈마 처리된 영역은 상기 절연층 표면을 Ar 또는 O2 플라즈마 처리하여 형성된 것을 특징으로 하는 박막 트랜지스터.
  7. 제1항에 있어서,
    상기 소스 및 드레인 전극, 반도체층, 절연층 및 게이트 전극이 순서대로 적층되어 있고, 상기 절연층과 상기 게이트 전극이 접촉된 계면에 상기 절연층 표면이 플라즈마 처리된 영역을 구비한 것을 특징으로 하는 박막 트랜지스터.
  8. 제1항에 있어서,
    상기 게이트 전극, 절연층, 소스 및 드레인 전극 및 반도체층이 순서대로 적층되어 있고, 상기 절연층과 소스 및 드레인 전극 및 반도체층이 접촉된 계면에 상기 절연층 표면이 플라즈마 처리된 영역을 구비한 것을 특징으로 하는 박막 트랜지스터.
  9. 제1항에 있어서,
    상기 게이트 전극, 절연층, 반도체층 및 소스 및 드레인 전극이 순서대로 적층되어 있고, 상기 절연층과 상기 반도체층이 접촉된 계면에 상기 절연층 표면이 플라즈마 처리된 영역을 구비한 것을 특징으로 하는 박막 트랜지스터.
  10. 기판 상에 형성된 소스 및 드레인 전극 상부에 반도체층을 형성하는 단계;
    상기 반도체층을 덮도록 유기물로 이루어진 절연층을 형성하는 단계;
    상기 절연층 표면을 플라즈마 처리하는 단계; 및
    상기 절연층 표면이 플라즈마 처리된 영역과 접촉하도록, 게이트 전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  11. 기판 상에 형성된 게이트 전극 상부에 유기물로 이루어진 절연층을 형성하는 단계;
    상기 절연층 표면을 플라즈마 처리하는 단계;
    상기 절연층 표면이 플라즈마 처리된 영역과 접촉하도록, 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계; 및
    상기 소스 및 드레인 전극 상부에 반도체층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  12. 기판 상에 형성된 게이트 전극 상부에 유기물로 이루어진 절연층을 형성하는 단계;
    상기 절연층 표면을 플라즈마 처리하는 단계;
    상기 절연층 표면이 플라즈마 처리된 영역과 접촉하도록 반도체층을 형성하는 단계; 및
    상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 절연층이 스티렌계 고분자, 페놀계 고분자, 아크릴계 고분자, 아미드계 고분자, 이미드계 고분자, 알킬 에테르계 고분자, 아릴 에테르계 고분자, 비닐알콜계 고분자, 비닐계 고분자, 파릴렌계 고분자, 셀룰로오스계 고분자, 폴리케톤류, 폴리에스테르류, 폴리노보르넨류 및 불소계 고분자로 이루어진 군으로부터 선택된 하나 이상으로 이루어진 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  14. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 절연층이 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트, 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르, 폴리카보네이트, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌 및 퍼플루오로나프타닐 렌으로 이루어진 군으로부터 선택된 하나 이상으로 이루어진 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  15. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 절연층 표면을 플라즈마 처리하는 단계를 Ar 또는 O2 플라즈마를 이용하여 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  16. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 절연층 표면을 플라즈마 처리하는 단계를 10초 내지 30초 동안 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  17. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 절연층 표면을 플라즈마 처리하는 단계로부터 형성된 상기 절연층 중 플라즈마 처리된 영역의 두께가 10Å 내지 1000Å인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  18. 제1항 및 제3항 내지 제9항 중 어느 한 항의 박막 트랜지스터를 구비한 것을 특징으로 하는 평판 표시장치.
  19. 기판을 준비하는 단계;
    상기 기판 상에 유기 절연층을 형성하는 단계; 및
    상기 유기 절연층 표면을 플라즈마 처리하는 단계;
    를 포함하는 유기 절연층 처리 방법.
  20. 제19항에 있어서,
    상기 유기 절연층이 스티렌계 고분자, 페놀계 고분자, 아크릴계 고분자, 아미드계 고분자, 이미드계 고분자, 알킬 에테르계 고분자, 아릴 에테르계 고분자, 비닐알콜계 고분자, 비닐계 고분자, 파릴렌계 고분자, 셀룰로오스계 고분자, 폴리케톤류, 폴리에스테르류, 폴리노보르넨류 및 불소계 고분자로 이루어진 군으로부터 선택된 하나 이상으로 이루어진 것을 특징으로 하는 유기 절연층 처리 방법.
  21. 제19항에 있어서,
    상기 플라즈마 처리 단계를 Ar 또는 O2 플라즈마를 이용하여 수행하는 것을 특징으로 하는 유기 절연층 처리 방법.
KR1020050068530A 2005-07-27 2005-07-27 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치 KR100787430B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050068530A KR100787430B1 (ko) 2005-07-27 2005-07-27 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050068530A KR100787430B1 (ko) 2005-07-27 2005-07-27 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20070013872A KR20070013872A (ko) 2007-01-31
KR100787430B1 true KR100787430B1 (ko) 2007-12-26

Family

ID=38013514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068530A KR100787430B1 (ko) 2005-07-27 2005-07-27 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치

Country Status (1)

Country Link
KR (1) KR100787430B1 (ko)

Also Published As

Publication number Publication date
KR20070013872A (ko) 2007-01-31

Similar Documents

Publication Publication Date Title
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
KR100683766B1 (ko) 평판표시장치 및 그의 제조방법
US8222631B2 (en) Organic thin film transistor and flat display device having the same
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
KR100768199B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
KR100659061B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
US7601567B2 (en) Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR100683778B1 (ko) 박막 트랜지스터 및 그의 제조방법
US20080012014A1 (en) Thin film transistor, method of preparing the same, and flat panel display device including the thin film transistor
KR100858812B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치
KR100670407B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100659119B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100719569B1 (ko) 평판 디스플레이 장치
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100730185B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 유기 발광 디스플레이 장치
KR100659122B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100777739B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR100741099B1 (ko) 평판표시장치 및 그의 제조방법
KR100670376B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 디스플레이 장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 13