KR100858812B1 - 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치 - Google Patents

유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치 Download PDF

Info

Publication number
KR100858812B1
KR100858812B1 KR1020060124109A KR20060124109A KR100858812B1 KR 100858812 B1 KR100858812 B1 KR 100858812B1 KR 1020060124109 A KR1020060124109 A KR 1020060124109A KR 20060124109 A KR20060124109 A KR 20060124109A KR 100858812 B1 KR100858812 B1 KR 100858812B1
Authority
KR
South Korea
Prior art keywords
insulating film
thin film
film transistor
organic thin
organic
Prior art date
Application number
KR1020060124109A
Other languages
English (en)
Other versions
KR20080052080A (ko
Inventor
서민철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060124109A priority Critical patent/KR100858812B1/ko
Priority to US11/637,997 priority patent/US7601567B2/en
Publication of KR20080052080A publication Critical patent/KR20080052080A/ko
Application granted granted Critical
Publication of KR100858812B1 publication Critical patent/KR100858812B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 기판 상부에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극을 덮도록 제1절연막을 형성하는 단계와, 상기 제1절연막 표면이 소수성이 되도록, 상기 제1절연막 표면을 제1표면처리하는 단계와, 상기 제1표면처리된 제1절연막 중 소스 전극 및 드레인 전극의 상호 대향된 부분을 노출시키는 개구부를 형성하는 단계와, 상기 개구부 내에 유기 반도체층 및 제2절연막을 형성하는 단계와, 상기 제1절연막 및 제2절연막 표면이 친수성이 되도록 제2표면처리하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터 및 유기 발광 디스플레이 장치에 관한 것이다. 상기 유기 박막 트랜지스터의 제조 방법에 따르면, 유기 반도체층 및 제2절연막을 용이하면서도 정밀한 패턴으로 형성할 수 있다.
유기 박막 트랜지스터

Description

유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터 및 유기 발광 디스플레이 장치{A method for preparing an organic thin film transistor, organic thin film transistor and organic light emitting display device}
도 1a 내지 1h는 본 발명의 유기 박막 트랜지스터의 제조 방법의 일 구현예를 설명한 도면이고,
도 2는 본 발명의 유기 박막 트랜지스터의 일 구현예를 개략적으로 설명한 도면이고,
도 3은 본 발명의 유기 박막 트랜지스터의 일 구현예가 커패시터와 어레이 형태로 구비된 구조를 개략적으로 도시한 단면도이고,
도 4는 본 발명의 유기 발광 디스플레이 장치의 일 구현예를 개략적으로 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
600: 기판 710: 소스 전극 및 드레인 전극
730: 유기 반도체층 750: 게이트 전극
770: 게이트 절연막 790: 제1절연막
790a: 개구부 792': 소수성 영역
792: 친수성 영역 732: 제2절연막
본 발명은 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터 및 유기 발광 디스플레이 장치에 관한 것으로서, 보다 상세하게는 절연막 중 개구부 형성 전 절연막 표면이 소수성이 되도록 플라즈마 처리함으로써, 보다 정밀한 패턴을 갖는 유기반도체층을 형성할 수 있는 유기 박막 트랜지스터의 제조 방법, 이로부터 얻은 유기 박막 트랜지스터 및 유기 발광 디스플레이 장치에 관한 것이다.
반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 유기물의 특징, 즉 합성 방법이 다양하고 섬유나 필름 형태로 용이하게 성형할 수 있다는 특징과, 유연성, 전도성 및 저렴한 생산비 등의 장점 때문에, 유기물을 이용한 트랜지스터에 대한 연구가 기능성 전자소자 및 광소자 등의 광범위한 분야에서 활발히 이루어지고 있다.
종래의 실리콘 박막 트랜지스터는 고농도의 불순물로 도핑된 소스 영역 및 드레인 영역과 상기 두 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 구비하며, 상기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스 영역 및 드레인 영역에 각각 접하는 소스 전극 및 드레인 전극을 갖는다.
그러나 상기와 같은 구조의 기존의 실리콘 박막 트랜지스터에는 제조 비용이 많이 들고, 외부의 충격에 의해 쉽게 깨지며, 300℃ 이상의 고온 공정에 의해 생산 되기 때문에 플라스틱 기판 등을 사용할 수 없다는 등의 문제점이 있었다.
특히 액정 디스플레이 장치나 유기 발광 디스플레이 장치 등의 평판 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 박막 트랜지스터가 사용되는 바, 이러한 평판 디스플레이 장치에 있어서 최근 요구되고 있는 대형화 및 박형화와 더불어 플렉서블(flexible) 특성을 만족시키기 위해, 기존의 글라스재가 아닌 플라스틱재 등으로 구비되는 기판을 사용하려는 시도가 계속되고 있다. 그러나 플라스틱 기판을 사용할 경우에는 전술한 바와 같이 고온 공정이 아닌 저온 공정을 사용해야 한다. 따라서, 종래의 실리콘 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
반면, 박막 트랜지스터의 반도체층으로 유기막을 사용할 경우에는 이러한 문제점들을 해결할 수 있기 때문에, 최근 유기막을 반도체층으로 사용하는 유기 박막 트랜지스터(organic thin film transistor)에 대한 연구가 활발히 이루어지고 있다(예를 들면, 대한민국 특허 공개번호 제2004-0049110호 참조).
종래의 유기 박막 트랜지스터는, 예를 들면, 게이트 전극, 게이트 절연막, 소스 및 드레인 전극 및 유기 반도체층이 차례로 적층된 구조를 가질 수 있다. 상기 유기 반도체층 상에는 절연층이 추가로 구비되어서 상기 유기 박막 트랜지스터 상부에 추가로 형성될 수 있는 다른 전자 장치와 유기 반도체층을 절연시킬 수 있다. 이러한 유기 박막 트랜지스터는 커패시터와 어레이 형태로 구비될 수 있다.
한편, 최근에는, 재료 손실을 최소화하고 제조 비용 및 시간을 절감하기 위하여, 유기 박막 트랜지스터의 각 층을 각종 인쇄법, 예를 들면 잉크젯 프린팅법을 이용하여 형성하려는 시도가 이루어지고 있다.
잉크젯 프린팅 공정은 형성하고자 하는 층을 이루는 유기물 또는 도전성 입자를 용매와 혼합하여 잉크 조성물을 제조한 후, 상기 잉크 조성물을 소정의 위치에 적가하는 방식으로 이루어 진다. 이러한 잉크젯 프린팅 공정으로 유기물 또는 도전성 입자를 포함하는 층을 형성할 경우, 상기 잉크 조성물 적가 시 원하는 부위가 아닌 그 주변부로 잉크 조성물이 퍼지는 경우가 있으며, 잉크 조성물의 피닝 포인트(pinning point) 조절이 어려워 정밀한 패턴의 층을 형성하기가 용이하지 않았는 바, 이의 개선이 필요하다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 정밀한 패턴을 갖는 유기 반도체층 등을 용이하면서도 정밀하게 패턴으로 형성할 수 있는 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터 및 상기 유기 박막 트랜지스터를 구비한 유기 발광 디스플레이 장치를 제공하는 것을 목적으로 한다.
전술한 바와 같은 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은,
기판 상부에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극을 덮도록 제1절연막을 형성하는 단계와, 상기 제1절연막 표면이 소수성이 되도록, 상기 제1절연막 표면을 제1표면처리하는 단계와, 상기 제1표면처리된 제1절연막 중 소스 전극 및 드레인 전극의 상호 대향된 부분을 노출시키는 개구부를 형성하는 단계와, 상기 개구부 내에 유기 반도체층 및 제2절연막을 형성하는 단계와, 상기 제1절연막 및 제2절연막 표면이 친수성이 되도록 제2표면처리하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법을 제공한다.
전술한 바와 같은 본 발명의 다른 과제를 이루기 위하여, 본 발명의 제2태양은, 기판과, 기판 상에 배치된 게이트 전극과, 상기 게이트 전극을 덮는 게이트 절연막과, 상기 게이트 절연막 상부에 배치된 소스 전극 및 드레인 전극과, 상기 소스 전극과 상기 드레인 전극의 상후 대향된 부분을 노출시키는 개구부를 갖고, 그 표면이 소수성이 되도록 제1표면처리된 다음, 친수성이 되도록 제2표면처리된 제1절연막과, 상기 제1절연막의 개구부 내에 배치되어 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층 및 제2절연막을 구비한 유기 박막 트랜지스터를 제공한다.
전술한 바와 같은 본 발명의 다른 과제를 이루기 위하여, 본 발명의 제3태양은, 상기 유기 박막 트랜지스터 또는 상기 유기 박막 트랜지스터의 제조 방법을 이용하여 얻은 유기 박막 트랜지스터를 구비한 유기 발광 디스플레이 장치를 제공한다.
상기 본 발명의 유기 박막 트랜지스터 제조 방법에 따르면, 정밀한 패턴을 갖는 유기 반도체층을 용이하게 형성할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명 하면 다음과 같다.
본 발명을 따르는 유기 박막 트랜지스터의 제조 방법을 도 1a 내지 1h를 참조하여 설명하면 다음과 같다.
먼저, 도 1a에서와 같이, 기판(600) 상부에 게이트 전극(750)을 형성한다.
기판(600)으로서 유리 기판, 플라스틱 기판 또는 메탈 기판이 사용될 수 있다. 상기 유리 기판은 실리콘 산화물, 실리콘 질화물 등으로 이루어질 수 있다. 상기 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 예를 들면, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, ZInconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 금속 포일일 수 있다. 이 중, 플렉시블 특성을 얻기 위하여, 플라스틱 기판 또는 금속 기판을 사용할 수 있다.
기판(600)의 일면 또는 양면에는 버퍼층이나, 베리어층, 또는 불순 원소의 확산방지층 등이 형성될 수 있다. 특히, 상기 기판(600)이 금속 기판을 포함하는 경우, 상기 기판 상부에 절연층(편의상 미도시함)이 더 구비될 수 있다.
상기 기판(600) 상부에는 게이트 전극(750)을 형성한다. 상기 게이트 전극(750)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 게이트 전극(750)은 증착법을 이용하여 형성될 수도 있으나, 전술한 바와 같은 금속 등의 도전성 입자를 포함한 잉크 조성물을 적가하는 방식의 잉크젯 프린팅법으로 형성될 수도 있다.
그리고 나서, 도 1b에서와 같이 게이트 전극(750)을 덮도록 게이트 절연막(770)을 형성한다.
상기 게이트 절연막(770)은 무기물 또는 유기물과 같은 다양한 재료를 이용하여 형성될 수 있다. 특히, 절연성 유기물로 이루어질 수 있는데, 예를 들면, 폴리비닐피롤리돈(PVP), 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트(PMMA), 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐아세테이트(PVA), 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히 드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르, 폴리카보네이트, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프타닐렌, 에틸렌-테트라플루오로에틸렌 및 폴리(비닐리덴 플루오라이드)로 이루어진 군으로부터 선택된 하나 이상의 경화물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 게이트 절연막(770)은 유기물로 형성될 수 있는 바, 통상의 인쇄법, 예를 들면 잉크젯 프린팅법을 이용하여 형성될 수 있다.
그 다음으로, 도 1c에서와 같이 게이트 전극(750)에 대응되도록, 소스 전극 및 드레인 전극(710)을 형성한다.
상기 소스 전극 및 드레인 전극(710)은 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os 외에도, Al, Mo, Al:Nd 합금, MoW 합금 등과 같은 2 종 이상의 금속으로 이루어진 합금을 사용할 수 있으며, 금속의 산화물로서는 ITO, IZO, NiO, Ag2O, In2O3-Ag2O, CuAlO2, SrCu2O2 및 Zr으로 도핑된 ZnO 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전술한 바와 같은 금속 또는 금속 산화물 중 2 이상을 조합하여 사용할 수 있음은 물론이다. 이와 같은 소스 전극 및 드레인 전극(710)은 마스크를 이용한 증착, 스퍼터링 등의 다양한 방법으로 형성할 수 있다.
이 후, 도 1d에서와 같이, 소스 전극 및 드레인 전극(710)을 덮도록 제1절연막(790)을 형성한다.
상기 제1절연막(790)은 절연성 유기물로 이루어지는 것이 바람직하다. 예를 들면, 폴리비닐피롤리돈(PVP), 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트(PMMA), 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐아세테이트(PVA), 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르 및 폴리카보네이트로 이루어진 군으로부터 선택된 하나 이상의 경화물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 제1절연막(790)은 통상의 인쇄법 및/또는 경화 공정을 거쳐 형성될 수 있다. 예를 들면, 상기 제1절연막(790)은 통상의 포토레지스트 형성용 조성물을 이용하여 형성될 수 있다. 보다 구체적으로서, 상기 포토레지스트 형성용 조성물을 상기 소스 및 드레인 전극(710)을 덮도록 도포한 다음, 광 또는 열을 이용한 선택적 경화 공정을 수행함으로써, 형성될 수 있다. 상기 경화 공정을 통하여, 포토레지스트 형성용 조성물 전체를 경화시키거나, 개구부 등의 패턴에 따라 일부만을 경화시킬 수 있다.
그리고 나서, 도 1e에서와 같이 상기 제1절연막(790) 표면이 소수성이 되도록, 상기 제1절연막(790) 표면을 제1플라즈마 처리(1000)하여, 제1절연막(790) 상 부에 소수성 영역(792')을 형성한다. 상기 제1플라즈마 처리(1000)는 상기 제1절연막(790) 표면이 소수성이 되도록 하는 공지된 모든 플라즈마 처리를 포함한다. 예를 들면, 상기 제1절연막(790) 표면을 불소화시키는 플라즈마 처리를 포함할 수 있다. 따라서, 상기 제1플라즈마 처리(1000)는 CF4 플라즈마 처리 또는 C3F8 플라즈마 처리를 포함할 수 있으나, 이에 한정되는 것은 아니다. 이 때, 상기 제1플라즈마 처리(1000) 조건은, 제1절연막(790)을 이루는 물질 및 두께에 따라 상이하나, 예를 들면, RF 파워 또는 마이크로웨이브(microwave)를 이용하여 0.1torr 내지 0.001torr의 압력 하에서 5 내지 600초 동안 수행될 수 있다.
이어서, 도 1f에서와 같이 제1절연막(790) 중 소스 전극 및 드레인 전극의 상호 대향된 부분을 노출시키는 개구부(790a)를 형성한다. 상기 개구부(790a)를 형성하는 방법은 공지된 다양한 방법을 이용할 수 있다. 예를 들면, 개구부(790a)가 형성될 영역에 대응되도록 레이저 빔을 조사하여, 제1절연막(790) 중 일부를 식각함으로써, 제1절연막(790) 중 개구부(790a)를 형성할 수 있다. 이와는 별개로, 상기 제1절연막(790) 형성 단계 중 개구부 패턴에 따라 절연막 중 일부만이 경화된 경우, 미경화 절연막 형성용 재료를 현상함으로써 개구부(790a)를 형성할 수 있는 등, 공지된 다양한 방법을 이용할 수 있다.
이 후, 도 1g에 도시된 바와 같이 상기 개구부(790a) 내부에 유기 반도체층(730) 및 제2절연막(732)를 차례로 형성한다.
상기 유기 반도체층(730)을 이루는 유기 반도체 물질의 비제한적인 예로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-5-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다. 이들 중 2 이상을 사용하는 것도 물론 가능하다.
상기 제2절연막(732)을 이루는 물질로는 예를 들면, 상기 제1절연막(790)을 이루는 물질과 동일한 물질을 이용할 수 있으나, 이에 한정되는 것은 아니다.
상기 유기 반도체층(730) 및/또는 상기 제2절연막(732)은 통상의 인쇄법, 예를 들면 잉크젯 프린팅법을 이용하여 형성될 수 있다. 유기 반도체층(730) 및/또는 상기 제2절연막(732)을 잉크젯 프린팅법을 이용하여 형성할 경우, 유기 반도체 재료 또는 제2절연막 재료를 용매에 용해시켜 잉크 조성물을 제조한 후, 이를 유기 반도체층(730) 및/또는 제2절연막(732)이 형성되어야 할 위치에 적가하게 된다. 이 때, 상기 유기 반도체 재료 또는 제2절연막 재료와 혼합되는 용매는 통상적으로 친수성을 갖는 바, 상기 잉크 조성물도 친수성이다.
한편, 개구부(790a) 내부를 살펴보면, 내부의 측면 중 상단부만 소수성 영역(792')을 갖는다. 이는 개구부(790a)를 형성하기 전, 제1절연막(790) 표면을 소수성이 되도록 제1플라즈마 처리를 하였기 때문이다. 따라서, 상기 친수성인 잉크 조성물(즉, 유기 반도체층 형성용 잉크 조성물 및/또는 제2절연막 형성용 잉크 조성물)을 적가할 때, 상기 잉크 조성물은 개구부(790a) 내부의 하면부터 채워질 수 있게 된다. 즉, 유기 반도체층 형성용 잉크 조성물의 피닝 포인트(pinning point)가 개구부(790a)와 소스 및 드레인 전극(710)이 만나는 A 지점이 아닌 개구부(790a) 내부의 측면(예를 들면, 도 1g의 B 지점)에 위치하게 된다. 또한, 제2절연막 형성용 잉크 조성물은 제1절연막의 개구부 내부의 측면 상단까지 채워질 수도 있다. 따라서, 상기 잉크 조성물은 개구부(790a)내부에 빈 공간없이 골고루 채워질 수 있게 된다. 뿐만 아니라, 상기 잉크 조성물은 소수성 영역(792')에 의하여 제1절연막(790)의 외측으로 퍼지거나 넘치지 않게 된다. 따라서, 본 발명의 유기 박막 트랜지스터의 제조 방법에 따르면, 정밀한 패턴을 갖는 유기 반도체층 및 제2절연막을 용이하게 형성할 수 있다.
그리고 나서, 도 1h에 도시된 바와 같이, 제1절연막(790) 표면이 친수성이 되도록, 상기 제1절연막(790) 표면을 제2플라즈마 처리(1002)하여, 친수성 영역(792)을 제1절연막(790) 상부에 형성한다. 상기 제2플라즈마 처리(1002)를 통하여, 제1절연막(790) 표면이 친수성이 될 수 있으므로, 상기 제1절연막(790) 상부에 각종 도전층, 예를 들면 커패시턴스의 제2전극 등을 효과적으로 형성할 수 있다.
상기 제2플라즈마 처리(1002)는 제1절연막(790) 표면을 친수성이 되도록 하 는 공지된 모든 플라즈마 처리를 포함한다. 예를 들면, 상기 제1절연막(790) 표면에 친수성기, 예를 들면 히드록실기 등을 형성할 수 있는 플라즈마 처리를 포함할 수 있다. 따라서, 상기 제1플라즈마 처리는 아르곤 플라즈마 처리 또는 수소 플라즈마 처리를 포함할 수 있으나, 이에 한정되는 것은 아니다. 이 때, 상기 제2플라즈마 처리(1002)는, 제1절연막(790)을 이루는 물질 및 두께에 따라 상이하나, 예를 들면, RF 파워 또는 마이크로웨이브(microwave)를 이용하여 0.1torr 내지 0.001torr의 압력 하에서 5 내지 600초 동안 수행될 수 있다.
본 발명을 따르는 유기 박막 트랜지스터의 일 구현예는 도 2를 참조한다. 도 2를 참조하면, 기판(600) 상에 게이트 전극(750)이 구비되어 있고, 이 게이트 전극(750)을 덮도록 게이트 절연막(770)이 구비되어 있다. 상기 게이트 절연막(770) 상부에는 소스 및 드레인 전극(710)이 게이트 전극(750)에 대응되도록 구비되어 있고, 유기 반도체층(730)이 소스 전극 및 드레인 전극(710)과 전기적으로 연결되도록 구비되어 있다. 상기 소스 및 드레인 전극(710)과 유기 반도체층(730) 사이에는 제1절연막(790)이 구비되어 있는데, 상기 제1절연막(790)은 소스 전극 및 드레인 전극(710)의 상호 대향된 부분을 노출시키는 개구부(790a)를 갖는다. 상기 제1절연막(790)은 소수성이 되도록 제1표면처리된 다음, 친수성이 되도록 제2표면처리된 친수성 영역(792)을 갖는다. 상기 제1절연막(790)의 개구부(790a) 내에는 유기 반도체층(730) 및 제2절연막(732)가 구비되어 있는데, 상기 유기 반도체층(730) 및 제2절연막(732)는 앞서 살펴본 이유에 의하여 정밀한 패턴을 가질 수 있다. 이와 같이 본 발명을 따르는 박막 트랜지스터는 전술한 바와 같은 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터일 수 있다.
도 2 중 각 층을 이루는 물질 등은 전술한 바를 참조한다.
도 3은 도 2의 유기 박막 트랜지스터와 커패시터가 어레이 형태로 구비된 구조를 개략적으로 도시한 단면도이다.
도 3을 참조하면, 유기 박막 트랜지스터(700)와 커패시터(800)가 어레이 형태로 배치되어 있다. 도 3에서는 유기 박막 트랜지스터(700)와 커패시터(800)가 절연되어 있는 것으로 도시되어 있으나, 커패시터(800)의 제 1 전극(810) 또는 제 2 전극(820)은 유기 박막 트랜지스터(700)의 소스 전극 및 드레인 전극(710) 중 어느 하나, 또는 게이트 전극(750)에 전기적으로 연결될 수 있는 등 다양한 변형이 가능함은 물론이다.
이때, 커패시터(800)의 제 1 전극(810)은 유기 박막 트랜지스터(700)의 소스 및 드레인 전극(710)과 동일 평면 상에 배치되어 있고, 커패시터(800)의 제 2 전극(820)은 유기 박막 트랜지스터(700)의 제1절연막(790) 중 친수성 영역(792) 상에 배치되어 있다. 이때, 커패시터(800)의 커패시턴스를 높이기 위하여 커패시터(800)의 양 전극들(810, 820) 사이에 개재되는 절연막(790)의 유전율값은 큰 것이 바람직하다.
도 4는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
상기와 같은 유기 박막 트랜지스터들은 플렉서블 특성이 좋은 바, 따라서 박 막 트랜지스터를 구비하는 다양한 플렉서블 평판 디스플레이 장치에 이용될 수 있다. 이러한 평판 디스플레이 장치로서 액정 디스플레이 장치 및 유기 발광 디스플레이 장치 등 다양한 디스플레이 장치들이 있는 바, 이하에서는 유기 발광 디스플레이 장치에 상술한 바와 같은 유기 박막 트랜지스터가 구비된 경우에 대해 도 4를 참조하여 간략히 설명한다.
상술한 실시예들에 따른 유기 박막 트랜지스터들을 구비하는 유기 발광 디스플레이 장치의 경우, 유기 박막 트랜지스터 및 발광 소자는 기판(600) 상에 구비된다.
유기 발광 디스플레이 장치는 다양한 형태의 것이 적용될 수 있는 데, 본 실시예에 따른 유기 발광 디스플레이 장치는 유기 박막 트랜지스터를 구비한 능동 구동형(AM: active matrix) 발광 디스플레이 장치이다.
각 부화소들은 도 4에서 볼 수 있는 바와 같은 적어도 하나의 유기 박막 트랜지스터(700)를 구비한다. 도 4를 참조하면, 기판(600) 상에 필요에 따라 SiO2 등으로 버퍼층(미도시)이 형성될 수 있고, 그 상부로 전술한 바와 같은 유기 박막 트랜지스터가 구비된다. 물론 도 4에는 전술한 실시예 및 그 변형예 중 어느 하나의 경우의 유기 박막 트랜지스터가 도시된 것이며, 이에 본 발명이 한정되는 것은 아니다.
본 실시예에 따른 유기 발광 디스플레이 장치의 경우에는 유기 박막 트랜지스터의 소스 전극 및 드레인 전극(710) 중 일 전극이 유기 발광 소자(900)의 화소 전극(910)과 일체로 동일 평면 상에 구비되어 있는 것으로 도시되어 있다. 그러나 이는 일 예에 불과한 것이며, 유기 박막 트랜지스터(700)의 상부로 SiO2 등으로 이루어진 패시베이션막이 형성되고, 패시베이션막의 상부에 아크릴, 폴리이미드 등에 의한 화소정의막이 형성되도록 한 후, 그 화소정의막에 구비된 개구부 내에 유기 발광 소자가 구비될 수도 있는 등 다양한 변형이 가능함은 물론이다. 이하에서는 편의상 도 4에 도시된 구조를 기본으로 하여 설명하도록 한다.
유기 발광 소자(900)는 상호 대향된 화소 전극(910) 및 대향 전극(920)과, 이 전극들 사이에 개재된 적어도 발광층을 포함하는 중간층(930)을 구비한다. 대향 전극(920)은 복수개의 화소들에 있어서 공통으로 형성될 수도 있는 등 다양한 변형이 가능하다.
한편, 도 4에는 중간층(930)이 부화소에만 대응되도록 패터닝된 것으로 도시되어 있으나 이는 부화소의 구성을 설명하기 위해 편의상 그와 같이 도시한 것이며, 중간층(930)은 인접한 부화소의 중간층과 일체로 형성될 수도 있음은 물론이다. 또한 중간층(930) 중 일부의 층은 각 부화소별로 형성되고, 다른 층은 인접한 부화소의 중간층과 일체로 형성될 수도 있는 등 그 다양한 변형이 가능하다.
화소 전극(910)은 애노드 전극의 기능을 하고, 대향 전극(920)은 캐소드 전극의 기능을 한다. 물론, 이 화소 전극(910)과 대향 전극(920)의 극성은 반대로 되어도 무방하다.
화소 전극(910)은 전술한 바와 같이 유기 박막 트랜지스터(700)의 소스 전극 및 드레인 전극(710) 중 어느 한 전극과 일체로 형성될 수 있다. 이 경우, 투명 전극 또는 반사형 전극으로 구비될 수 있다. 투명전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3막이 형성된 구조를 취할 수 있다.
대향 전극(920)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명 전극으로 사용될 때는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물이 중간층(930)을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극이나 버스 전극 라인을 형성할 수 있다. 그리고 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물을 전면 증착하여 형성한다.
화소 전극(910)과 대향 전극(920) 사이에 구비되는 중간층(930)은 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물을 사용할 경우 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 유기 발광층(EML: emissive layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀 린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다.
고분자 유기물의 경우에는 대개 정공 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 정공 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용한다.
기판(600) 상에 형성된 유기 발광 소자는, 대향 부재(미도시)에 의해 밀봉된다. 대향부재는 기판(600)과 동일하게 글라스 또는 플라스틱재로 구비될 수 있는 데, 이 외에도, 메탈 캡(metal cap) 등으로 형성될 수도 있다.
이와 같은 유기 발광 디스플레이 장치에 있어서 전술한 실시예 및 그 변형예에 따른 유기 박막 트랜지스터들이 구비되도록 함으로써, 입력된 영상신호에 따라 정확하게 이미지를 구현하는 발광 디스플레이 장치를 제조할 수 있게 된다.
또한, 상기 실시예에 있어서 유기 발광 디스플레이 장치의 구조를 기준으로 본 발명을 설명하였으나, 유기 박막 트랜지스터들이 구비되는 디스플레이 장치들이라면 어떠한 디스플레이 장치들에도 본 발명이 적용될 수 있음은 물론이다.
전술한 바와 같은 유기 박막 트랜지스터의 제조 방법에 따르면, 유기 반도체층 및/또는 제2절연막을 잉크젯 프린팅법과 같은 인쇄법을 이용하여 효과적이면서도 정밀한 패턴을 갖도록 형성할 수 있는 바, 저렴한 비용으로 대량 생산이 가능하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (13)

  1. 기판 상부에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 드레인 전극을 덮도록 제1절연막을 형성하는 단계;
    상기 제1절연막 표면이 소수성이 되도록, 상기 제1절연막 표면을 제1표면처리하는 단계;
    상기 제1표면처리된 제1절연막 중 소스 전극 및 드레인 전극의 상호 대향된 부분을 노출시키는 개구부를 형성하는 단계;
    상기 개구부 내에 유기 반도체층 및 제2절연막을 형성하는 단계; 및
    상기 제1절연막 및 제2절연막 표면이 친수성이 되도록 제2표면처리하는 단계;
    를 포함하는 유기 박막 트랜지스터의 제조 방법.
  2. 제1항에 있어서,
    상기 제1절연막을 포토레지스트 형성용 조성물을 이용하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  3. 제1항에 있어서,
    상기 제1절연막의 제1표면처리를 CF4 플라즈마 또는 C3F8 플라즈마를 이용하여 수행하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  4. 제1항에 있어서,
    상기 제1절연막 중 개구부를, 레이저 빔을 조사하거나 미경화 절연막 재료를 현상함으로써 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  5. 제1항에 있어서,
    상기 유기 반도체층 및 제2절연막 중 적어도 하나를 잉크젯 프린팅법을 이용하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  6. 제5항에 있어서,
    상기 제2절연막을 잉크젯 프린팅법으로 형성할 경우, 상기 제2절연막 재료 및 용매를 포함하는 잉크 조성물이, 상기 제1절연막 중 개구부의 내부의 측면 상단까지 채워지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  7. 제5항에 있어서,
    상기 유기 반도체층을 잉크젯 프린팅법으로 형성할 경우, 상기 유기 반도체 재료 및 용매를 포함하는 잉크 조성물의 피닝 포인트(pinning point)가 상기 제1절 연막 중 개구부의 내부의 측면에 위치하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  8. 기판;
    기판 상에 배치된 게이트 전극;
    상기 게이트 전극을 덮는 게이트 절연막;
    상기 게이트 절연막 상부에 배치된 소스 전극 및 드레인 전극;
    상기 소스 전극과 상기 드레인 전극의 상호 대향된 부분을 노출시키는 개구부를 갖고, 그 표면이 소수성이 되도록 제1표면처리된 다음, 친수성이 되도록 제2표면처리되어 친수성 영역을 갖는 제1절연막;
    상기 제1절연막의 개구부 내에 배치되며 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층; 및
    상기 유기 반도체층 상부에 배치된 제2절연막;
    을 구비한 유기 박막 트랜지스터.
  9. 제8항에 있어서, 상기 제1절연막이 포토레지스트 형성용 조성물을 이용하여 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  10. 제8항에 있어서,
    상기 제1절연막은 폴리비닐피롤리돈(PVP), 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이 트(PMMA), 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐아세테이트(PVA), 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르 및 폴리카보네이트로 이루어진 군으로부터 선택된 하나 이상의 경화물을 포함한 것을 특징으로 하는 유기 박막 트랜지스터.
  11. 제8항에 있어서,
    상기 유기 반도체층 및 제2절연막 중 하나 이상이 잉크젯 프린팅법을 이용하여 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  12. 제1항 내지 제7항 중 어느 한 항의 유기 박막 트랜지스터 제조 방법에 따라 제조된 유기 박막 트랜지스터; 및
    상기 유기 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자;를 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  13. 제12항에 있어서,
    상기 유기 박막 트랜지스터에 전기적으로 연결된 커패시터를 더 구비한 것을 특징으로 하는 유기 발광 디스플레이 장치.
KR1020060124109A 2005-12-13 2006-12-07 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치 KR100858812B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060124109A KR100858812B1 (ko) 2006-12-07 2006-12-07 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치
US11/637,997 US7601567B2 (en) 2005-12-13 2006-12-12 Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060124109A KR100858812B1 (ko) 2006-12-07 2006-12-07 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20080052080A KR20080052080A (ko) 2008-06-11
KR100858812B1 true KR100858812B1 (ko) 2008-09-17

Family

ID=39806953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060124109A KR100858812B1 (ko) 2005-12-13 2006-12-07 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100858812B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455373B2 (en) 2008-07-03 2013-06-04 Postech Academy-Industry Foundation Ink-jet print ink and organic thin film transistor using thereof
KR101174881B1 (ko) 2010-06-11 2012-08-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101327758B1 (ko) * 2011-09-22 2013-11-11 경희대학교 산학협력단 박막 트랜지스터 제조 방법
CN110970308B (zh) * 2018-09-30 2023-07-21 中国科学院苏州纳米技术与纳米仿生研究所 薄膜晶体管及其异质结有源层的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000062886A (ko) * 1999-03-16 2000-10-25 가나이 쓰토무 반도체 장치, 그 제조 방법 및 액정 표시 장치
KR20030092314A (ko) * 2002-05-29 2003-12-06 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법
US20060127563A1 (en) 2004-12-15 2006-06-15 Seiko Epson Corporation Patterned substrate, electro-optical device, and method for manufacturing an electro-optical device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000062886A (ko) * 1999-03-16 2000-10-25 가나이 쓰토무 반도체 장치, 그 제조 방법 및 액정 표시 장치
KR20030092314A (ko) * 2002-05-29 2003-12-06 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법
US20060127563A1 (en) 2004-12-15 2006-06-15 Seiko Epson Corporation Patterned substrate, electro-optical device, and method for manufacturing an electro-optical device

Also Published As

Publication number Publication date
KR20080052080A (ko) 2008-06-11

Similar Documents

Publication Publication Date Title
US7601567B2 (en) Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
EP1657751B1 (en) Organic thin film transistor and method of manufacturing the same
US8222631B2 (en) Organic thin film transistor and flat display device having the same
KR100659061B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
KR101065317B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20050279999A1 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
KR100659103B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100626036B1 (ko) 유기 발광 소자 및 상기 유기 발광 소자의 제조방법
KR100626082B1 (ko) 평판표시장치
KR100858812B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR100647704B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
US7632705B2 (en) Method of high precision printing for manufacturing organic thin film transistor
KR100787439B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100730185B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 유기 발광 디스플레이 장치
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100670349B1 (ko) 평판표시장치 및 그의 제조방법
KR100670376B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 디스플레이 장치
KR100659119B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100670355B1 (ko) 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
KR100822209B1 (ko) 유기 발광 표시 장치의 제조 방법
KR20070045804A (ko) 평판 디스플레이 장치
KR100730193B1 (ko) 유기 발광 디스플레이 장치의 제조방법
KR100659124B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee