KR100670407B1 - 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치 - Google Patents

유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치 Download PDF

Info

Publication number
KR100670407B1
KR100670407B1 KR1020050128632A KR20050128632A KR100670407B1 KR 100670407 B1 KR100670407 B1 KR 100670407B1 KR 1020050128632 A KR1020050128632 A KR 1020050128632A KR 20050128632 A KR20050128632 A KR 20050128632A KR 100670407 B1 KR100670407 B1 KR 100670407B1
Authority
KR
South Korea
Prior art keywords
source
thin film
film transistor
layer
organic
Prior art date
Application number
KR1020050128632A
Other languages
English (en)
Inventor
정종한
정재경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050128632A priority Critical patent/KR100670407B1/ko
Application granted granted Critical
Publication of KR100670407B1 publication Critical patent/KR100670407B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 더 상세하게는 소스/드레인 전극 상에 홀/정공 인젝터로 탄소 나노 튜브를 형성함으로써 접촉저항을 줄이는 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판 디스플레이 장치에 관한 것이다. 유기 박막 트랜지스터는 소스/드레인 전극, 소스/드레인 전극 상에 형성되고, 나노 입자를 포함하는 나노 입자층, 소스/드레인 전극에 각각 접하는 유기 반도체층 및 소스/드레인 전극 및 유기 반도체층으로부터 절연된 게이트 전극을 포함한다.

Description

유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판 디스플레이 장치{Organic thin film transistor, method of manufacturing the same, and flat panel display apparatus comprising the same}
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 2는 도 1에 도시된 유기 박막 트랜지스터의 변형예를 개략적으로 도시하는 단면도이다.
도 3은 도 1의 유기 박막 트랜지스터가 구비된 평판 디스플레이 장치를 개략적으로 도시하는 단면도이다.
본 발명은 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 더 상세하게는 소스/드레인 전극 상에 홀/정공 인젝터로 탄소 나노 튜브를 형성함으로써 접촉저항을 줄이는 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.
액정 디스플레이 소자나 유기 발광 디스플레이 장치 등 평판 디스플레이 장 치에 사용되는 박막 트랜지스터(thin film transistor)는 각 픽셀의 동작을 제어하는 스위칭 소자 또는 픽셀을 구동시키는 구동 소자 등으로 사용된다.
이러한 박막 트랜지스터는 서로 이격된 소스 전극 및 드레인 전극과, 소스 전극 및 드레인 전극 사이에 형성된 채널 영역을 갖는 유기 반도체층을 구비하며, 이 소스 전극, 드레인 전극 및 유기 반도체층과 절연되는 게이트 전극을 구비한다.
박막 트랜지스터 제작에 있어 소스/드레인 전극과 유기 반도체층 사이에 접촉 저항이 높아 저항성 접촉(Ohmic contact)을 형성하기가 쉽지 않다. 이를 극복하기 위해 박막 트랜지스터 전극 재료로 일함수가 높은 백금 및 팔라듐 등과 같은 귀금속을 사용한다. 이들 재료는 가격 상승과 패턴 형성의 어려움 등이 있어 향후 제품화에 걸림돌이 될 수 있다. 따라서, 일반 금속을 사용하여 접촉 저항을 줄일 수 있는 방법이 요구된다.
본 발명이 이루고자 하는 기술적인 과제는 소스/드레인 전극 상에 홀/정공 인젝터로 탄소 나노 튜브를 형성함으로써 접촉저항을 줄이는 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판 디스플레이 장치를 제공하는데 있다.
본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 유기 박막 트랜지스터는 소스/드레인 전극; 상기 소스/드레인 전극 상에 형성되고, 나노 입자를 포함하는 나노 입자층; 상기 소스/드레인 전극에 각각 접하는 유기 반도체층; 및 상기 소스/드레인 전극 및 상기 유기 반도체층으로부터 절연된 게이트 전극을 포함 하는 것이 바람직하다.
본 발명에 있어서, 상기 나노 입자층은 도전성 나노 입자층으로 탄소 나노 튜브이며, 일 방향으로 얼라인된 것을 특징으로 한다.
본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 평판 디스플레이 장치는 소스/드레인 전극과, 상기 소스/드레인 전극 상에 형성되고, 나노 입자를 포함하는 나노 입자층과, 상기 소스/드레인 전극에 각각 접하는 유기 반도체층 및 상기 소스/드레인 전극 및 상기 유기 반도체층으로부터 절연된 게이트 전극을 포함하는 유기 박막 트랜지스터; 및 상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 것이 바람직하다.
본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 유기 박막 트랜지스터 제조 방법은 소스/드레인 전극, 상기 소스/드레인 전극에 각각 접하는 유기 반도체층, 그리고 상기 소스/드레인 전극 및 상기 유기 반도체층으로부터 절연된 게이트 전극을 구비하는 유기 박막 트랜지스터의 제조방법으로서, 상기 소스/드레인 전극 상부에 나노 입자층으로 탄소 나노 튜브를 형성하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
상기 도면들을 참조하면, 기판(110) 상에 소스/드레인 전극(120a,b)이 구비 되어 있고, 이 소스/드레인 전극(120a,b)에 각각 접하도록 유기 반도체층(140)이 구비되어 있다. 그리고 유기 반도체층(140)을 덮도록 게이트 절연막(150)이 구비되어 있으며, 그 상부에 게이트 전극(160)이 구비되어 있다.
기판(110)은 다양한 재료로 이루어진 기판일 수 있는데, 예컨대 글라스재 기판일 수 있다. 물론 전술한 바와 같이 플렉서블 특성을 위해 플라스틱재일 수도 있으며, 더 나아가 금속재로 형성된 기판일 수도 있음은 물론이다.
소스/드레인 전극(120a,b) 및 게이트 전극(160)은 통상적인 도전성 물질로 형성될 수 있으며, 필요에 따라 투명한 물질 또는 불투명한 물질 등으로 형성될 수도 있다. 투명한 물질로 형성될 경우에는 ITO, IZO, ZnO 또는 In2O3 등과 같은 물질로 형성될 수 있으며, 불투명한 물질로 형성될 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, W 또는 이들의 화합물 등으로 형성될 수 있다. 물론 단층일 수도 있고 복수개의 층상 구조일 수도 있는 등 다양한 변형이 가능함은 물론이다.
본 발명에서 소스/드레인 전극(120a,b)과 유기 반도체층(140) 사이의 접촉 저항을 줄이기 위해 홀/전자 인젝터로서, 상기와 같은 유기 반도체 물질에 소스/드레인 전극(120a,b)에 나노 입자층(130a,b)을 형성한다.
액상의 소스/드레인 전극 물질에 나노 입자를 섞어 잉크젯 프린팅, 디핑(dipping) 또는 스핀 코팅 등과 같은 방법으로 소스/드레인 전극(120a,b) 및 나노 입자층(130a,b)을 형성한다.
이와 같이 소스/드레인 전극(120a,b) 상부에 형성되는 나노 입자층(130a,b) 은 유기 반도체층(140)과 접촉 저항을 줄이기 위해 탄소 나노 튜브와 같은 도전성 나노 입자인 것이 바람직하다.
또한, 유기 박막 트랜지스터의 특성이 일정하도록 하기 위해, 이 나노 입자층(130a,b)은 일 방향으로 얼라인되도록 하는 것이 바람직하다. 특히, 유기 반도체층(140)에 채널이 형성되었을 경우 전자 또는 정공의 흐름의 방향은 소스/드레인 전극(120a,b)을 연장한 선상의 방향이므로, 나노 입자층(130a,b)이 소스 전극(120a)으로부터 드레인 전극(120b) 방향으로 얼라인되도록 하는 것이 바람직하다.
이와 같이 소스/드레인 전극(120a,b) 내의 나노 입자층(130a,b) 일 방향으로 얼라인시키기 위해, 소스/드레인 전극(120a,b)에 자기장을 인가함으로써 소스/드레인 전극(120a,b) 내의 나노 입자층(130a,b)을 자기장의 방향으로 얼라인시킬 수 있다.
게이트 전극(160)을 소스/드레인 전극(130a,b) 및 후술할 유기 반도체층(140)으로부터 절연시키기 위한 게이트 절연막(150)은 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 무기물로 구비될 수도 있고, 그 외에 파릴렌, 에폭시 등가 같은 유기물로 구비될 수도 있다.
유기 반도체층(140)은 반도체 성질을 가진 유기 반도체 물질로 형성되는데, 이러한 유기 반도체층(140)을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 등이 사용될 수 있다.
도 1에서는 소스/드레인 전극(120a,b)이 게이트 전극(160)의 하부에 배치된 스태거드(staggered)형 유기 박막 트랜지스터이나, 물론 이외의 다양한 유기 박막 트랜지스터에도 본 발명이 적용될 수 있음은 물론이다. 예컨대 도 2에 도시된 것과 같이 게이트 전극(160)이 하부에 배치되고 이를 덮도록 게이트 절연막(150)이 구비되며, 그 상부에 유기 반도체층(140)이 구비되고 그 상부에 소스/드레인 전극(120a,b)이 배치된 인버티드 스태거드(inverted staggered)형 유기 박막 트랜지스터에도 본 발명이 적용될 수 있음은 물론이다.
도 3은 본 발명의 바람직한 실시 예에 따른 도 1의 박막 트랜지스터가 구비된 평판 디스플레이 장치에 구비되는 화소부의 일예로서, 유기 전계 발광 소자를 개략적으로 도시하는 단면도로서, 유기 박막 트랜지스터부(100) 및 화소부(200)를 포함한다.
전술한 바와 같은 유기 박막 트랜지스터들은 플렉서블 특성이 좋은 바, 따라서 박막 트랜지스터를 구비하는 다양한 플렉서블 평판 디스플레이 장치에 이용될 수 있다. 이러한 평판 디스플레이 장치로서 액정 디스플레이 장치 및 유기 발광 디스플레이 장치 등 다양한 디스플레이 장치들이 있는 바, 이하에서는 유기 발광 디스플레이 장치에 상술한 바와 같은 유기 박막 트랜지스터가 구비된 경우에 대해 도 3을 참조하여 간략히 설명한다.
유기 박막 트랜지스터부(100)는 기판(110), 소스/드레인 전극(120a,b), 소스/드레인 전극(120a,b) 상에 형성되는 나노 입자층(130a,b), 소스/드레인 전극(120a,b)에 각각 접하는 유기 반도체층(140), 게이트 절연층(150), 게이트 전극(160) 및 보호층(170)을 포함한다.
화소부(200)는 제1 전극층(210), 화소 정의층(220), 유기 전계 발광부(230) 및 제2 전극층(240)을 포함한다.
기판(110)∼게이트 전극(160)은 도 1의 설명과 동일하므로 이에 대한 설명은 생략한다.
게이트 전극(160)이 형성된 후에, 그 상부에 유기 박막 트랜지스터부(100)를 절연 및/또는 평탄화시키기 위한 페시베이션 층 및/또는 평탄화 층과 같은 보호층(170)이 형성된다.
보호층(170)의 상부에는 제1 전극층(210)이 형성되는데, 제1 전극층(210)은 보호층(160)에 형성되는 비어홀(211)을 통하여 유기 박막 트랜지스터부(100)와 전기적으로 소통을 이룬다
제1 전극층(210)은 다양한 구성이 가능한데, 예를 들어, 제1 전극층(210)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있고, 전면 발광형인 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있으며, 제1 전극층(210)은 단일층, 이중층에 한정되지 않고, 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.
제1 전극층(210)이 형성된 후, 상부에는 화소 개구부를 정의하기 위한 화소 정의층(220)이 형성된다. 화소 정의층(220)이 형성된 후, 적어도 화소 개구부를 포함한 영역에 유기 전계 발광부(230)가 구비된다. 유기 전계 발광부(230)로는 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 상기와 같은 유기 전계 발광부를 구성하는 유기막들은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
제2 전극층(240)도, 제1 전극층(210)의 경우에 마찬가지로 전극층의 극성 및 발광 유형에 따라 다양한 구성이 가능하다. 즉, 제2 전극층(240)이 캐소드 전극으로 작동하고 발광 유형이 배면 발광형인 경우, 제2 전극층(240)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물과 같이 일함수가 작은 재료로 하나 이상의 층으로 구성될 수도 있고, 전면 발광형인 경우, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물로 유기 전계 발광부(230)의 일면 상에 일함수를 맞추기 위한 전극을 형성한 후, 그 위에 ITO, IZO, ZnO, In2O3 등의 투명 전극을 형성할 수도 있으며, 제2 전극층(240)은 전면 형성될 수도 있으나, 이에 국한되지 않고 다양한 구성을 취할 수도 있다. 한편, 상기 실시예에서는 제1 전극층(210)이 애노드 전극으로, 그리고 제2 전극층(240)이 캐소드 전극으로 작동하는 경우에 대하여 기술되었으나, 서로 반대의 극성을 구비할 수도 있는 등 다양한 구성이 가능하다.
이와 같은 유기 발광 디스플레이 장치에 있어서 전술한 실시예에 따른 유기 박막 트랜지스터들이 구비되도록 함으로써, 입력된 영상신호에 따라 정확하게 이미지를 구현하는 발광 디스플레이 장치를 제조할 수 있게 된다.
또한, 상기 실시예에 있어서 유기 발광 디스플레이 장치의 구조를 기준으로 본 발명을 설명하였으나, 유기 박막 트랜지스터들이 구비되는 디스플레이 장치들이 라면 어떠한 디스플레이 장치들에도 본 발명이 적용될 수 있음은 물론이다.
상기한 바와 같이 이루어진 본 발명의 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판 디스플레이 장치에 따르면, 소스/드레인 전극 상에 홀/정공 인젝터로 탄소 나노 튜브를 형성함으로써 접촉저항을 줄일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (8)

  1. 소스/드레인 전극;
    상기 소스/드레인 전극 상에 형성되고, 나노 입자를 포함하는 나노 입자층;
    상기 소스/드레인 전극에 각각 접하는 유기 반도체층; 및
    상기 소스/드레인 전극 및 상기 유기 반도체층으로부터 절연된 게이트 전극을 포함하는 유기 박막 트랜지스터.
  2. 제 1항에 있어서,
    상기 나노 입자층은 도전성 나노 입자층인 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제 1항에 있어서,
    상기 나노 입자층은 탄소 나노 튜브인 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 제 1항에 있어서,
    상기 나노 입자층은 일 방향으로 얼라인된 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 제 1항에 있어서,
    상기 소스/드레인 전극 및 상기 유기 반도체층으로부터 상기 게이트 전극을 절연시키기 위한 게이트 절연막을 더 구비하는 것을 특징으로 하는 유기 박막 트랜지스터.
  6. 소스/드레인 전극과, 상기 소스/드레인 전극 상에 형성되고, 나노 입자를 포함하는 나노 입자층과, 상기 소스/드레인 전극에 각각 접하는 유기 반도체층 및 상기 소스/드레인 전극 및 상기 유기 반도체층으로부터 절연된 게이트 전극을 포함하는 유기 박막 트랜지스터; 및
    상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 평판 디스플레이 장치.
  7. 소스/드레인 전극, 상기 소스/드레인 전극에 각각 접하는 유기 반도체층, 그리고 상기 소스/드레인 전극 및 상기 유기 반도체층으로부터 절연된 게이트 전극을 구비하는 유기 박막 트랜지스터의 제조방법으로서,
    상기 소스/드레인 전극 상부에 나노 입자층으로 탄소 나노 튜브를 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  8. 제 7항에 있어서,
    상기 소스/드레인 전극에 자기장을 인가하여 상기 소스/드레인 전극에 함유 된 상기 나노 입자층을 일 방향으로 얼라인시키는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
KR1020050128632A 2005-12-23 2005-12-23 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치 KR100670407B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050128632A KR100670407B1 (ko) 2005-12-23 2005-12-23 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050128632A KR100670407B1 (ko) 2005-12-23 2005-12-23 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100670407B1 true KR100670407B1 (ko) 2007-01-16

Family

ID=38014017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050128632A KR100670407B1 (ko) 2005-12-23 2005-12-23 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100670407B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986148B1 (ko) 2008-04-04 2010-10-07 고려대학교 산학협력단 탄소나노튜브층과 유기반도체층이 적층된 구조의 활성층을구비하는 박막 트랜지스터 및 그 제조방법
CN102153367A (zh) * 2009-12-01 2011-08-17 乐金显示有限公司 碳纳米管分散液及使用其制造薄层和显示面板的方法
WO2015199488A1 (ko) * 2014-06-27 2015-12-30 동국대학교 산학협력단 탄소나노튜브 유기반도체, 이의 제조방법 및 이를 이용한 화학센서용 트랜지스터
US11374129B2 (en) 2018-08-22 2022-06-28 University-Industry Cooperation Group Of Kyung Hee University Oxide semiconductor thin film transistor and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986148B1 (ko) 2008-04-04 2010-10-07 고려대학교 산학협력단 탄소나노튜브층과 유기반도체층이 적층된 구조의 활성층을구비하는 박막 트랜지스터 및 그 제조방법
CN102153367A (zh) * 2009-12-01 2011-08-17 乐金显示有限公司 碳纳米管分散液及使用其制造薄层和显示面板的方法
WO2015199488A1 (ko) * 2014-06-27 2015-12-30 동국대학교 산학협력단 탄소나노튜브 유기반도체, 이의 제조방법 및 이를 이용한 화학센서용 트랜지스터
US11374129B2 (en) 2018-08-22 2022-06-28 University-Industry Cooperation Group Of Kyung Hee University Oxide semiconductor thin film transistor and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
KR100647683B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100768199B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
KR100603349B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
US7692185B2 (en) Organic thin film transistor, flat panel display apparatus comprising the same, and method of manufacturing the organic thin film transistor
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
KR100669802B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
US20070290196A1 (en) Organic light emitting display device and method for manufacturing the organic light emitting display device
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR100670407B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100730148B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100647603B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100773845B1 (ko) 유기 발광 표시장치, 및 그 제조방법
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100696536B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100626065B1 (ko) 박막 트랜지스터 및 평판표시장치
KR100659122B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100592277B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR101137382B1 (ko) 평판 디스플레이 장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100670378B1 (ko) 유기 발광 디스플레이 장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100670370B1 (ko) 유기 발광 디스플레이 장치
KR100670353B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee