KR100669802B1 - 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치 - Google Patents

박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치 Download PDF

Info

Publication number
KR100669802B1
KR100669802B1 KR1020040101523A KR20040101523A KR100669802B1 KR 100669802 B1 KR100669802 B1 KR 100669802B1 KR 1020040101523 A KR1020040101523 A KR 1020040101523A KR 20040101523 A KR20040101523 A KR 20040101523A KR 100669802 B1 KR100669802 B1 KR 100669802B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
gate electrode
source
derivatives
Prior art date
Application number
KR1020040101523A
Other languages
English (en)
Other versions
KR20060062619A (ko
Inventor
서민철
구재본
모연곤
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040101523A priority Critical patent/KR100669802B1/ko
Priority to US11/291,928 priority patent/US20060118789A1/en
Priority to EP05111624.2A priority patent/EP1677374B1/en
Priority to CNA2005101217399A priority patent/CN1979910A/zh
Priority to JP2005351028A priority patent/JP2006165559A/ja
Publication of KR20060062619A publication Critical patent/KR20060062619A/ko
Application granted granted Critical
Publication of KR100669802B1 publication Critical patent/KR100669802B1/ko
Priority to US12/078,171 priority patent/US20080182356A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 게이트 전극; 상기 게이트 전극과 절연된 소스 및 드레인 전극; 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층; 상기 소스 및 드레인 전극 및 상기 유기 반도체층과 상기 게이트 전극을 절연시키는 절연층; 상기 게이트 전극에 연결된 제1배선; 및 상기 소스 및 드레인 전극 중 어느 하나에 연결된 제2배선을 구비하고, 상기 게이트 전극, 상기 제1배선, 상기 소스 및 드레인 전극 및 상기 제2배선 중 적어도 하나가 도전성 나노 입자 및 경화성 수지의 경화물을 포함한 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다. 본 발명의 박막 트랜지스터 중 도전성막은 정밀한 패턴을 가질 수 있으며, 저렴한 저온 공정으로 제조될 수 있다.

Description

박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치{A thin film transistor, a method for preparing the thin film transistor and a flat panel display device employing the same}
도 1은 본 발명을 따르는 박막 트랜지스터들의 일 구현예를 도시한 평면도이고,
도 2는 상기 도 1 중 I-I를 따라 절개한 단면도이고,
도 3은 본 발명을 따르는 평판 표시 장치의 일구현예의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
12, 22 : 게이트 전극 12a : 제1배선
13, 23 : 절연층 14, 24 : 소스 및 드레인 전극
14a : 제2배선 15, 25 : 유기 반도체층
31 : 제1전극 33 : 제2전극
본 발명은 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것으로서, 보다 구체적으로는, 정밀한 패턴을 갖는 도 전성막을 갖는 박막 트랜지스터, 저렴한 저온 연속 공정을 이용한 박막 트랜지스터의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다.
통상적으로, 평판 표시 장치(flat display device) 중, 전계 발광 소자는(electroluminescent device)는 시야각이 넓고, 콘트라스트가 우수할 뿐만 아니라 응답 속도가 빠르다는 장점을 가지고 있어서 차세대 표시 소자로서 주목을 받고 있다. 이러한 전계 발광 소자는 발광층을 형성하는 물질에 따라서 무기 전계 발광 소자와 유기 전계 발광 소자로 구분된다.
이 중에서, 유기 전계 발광 소자는 형광성 유기 화합물을 전기적으로 여기시켜서 발광시키는 자발광형 디스플레이로 낮은 전압에서 구동이 가능하고, 박형화가 용이하며, 광시야각, 빠른 응답 속도 등 액정 디스플레이에 있어서 문제점으로 지적되는 것을 해결할 수 있는 차세대 디스플레이로 주목받고 있다. 유기 전계 발광 소자는 애노드 전극과 캐소드 전극 사이에 유기물로 이루어진 발광층을 구비하고 있다. 유기 전계 발광 소자는 이들 전극들에 양극 및 음극 전압이 각각 인가됨에 따라 애노드 전극으로부터 주입된 정공(hole)이 정공 수송층을 경유하여 발광층으로 이동되고, 전자는 캐소드 전극으로부터 전자 수송층을 경유하여 발광층으로 이동되어서, 발광층에서 전자와 정공이 재결합하여 여기자(exiton)를 생성하게 된다.
이 여기자가 여기 상태에서 기저 상태로 변화됨에 따라, 발광층의 형광성 분자가 발광함으로써 화상을 형성하게 된다. 풀 컬러(full color)형 유기 전계 발광 소자의 경우에는 적(R),녹(G),청(B)의 삼색을 발광하는 화소(pixel)를 구비토록 함으로써 풀 컬러를 구현한다.
한편, 상기 유기 전계 발광 소자 또는 무기 전계 발광 소자 등의 평판 표시 장치에서는 각 픽셀의 동작을 제어하는 스위치 소자 및 픽셀을 구동시키는 구동 소자로서 박막 트랜지스터(Thin Film Transistor : 이하, TFT라고 함)가 사용된다. 상기 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과 상기 소스/드레인 영역 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 상기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 구비된 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
최근의 평판 디스플레이 장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다. 이러한 플렉서블한 특성을 달성하기 위하여 디스플레 장치의 기판을 종래의 글라스재 기판과 달리 플라스틱 기판을 사용하려는 시도가 많이 이루어지고 있는데, 상기 플라스틱 기판의 사용은 저온 공정 하에서 이루어져야 한다. 따라서, 종래의 폴리 실리콘계 박막 트랜지스터 대신 유기 반도체층을 구비한 유기 박막 트랜지스터가 대두되고 있다. 유기 반도체층은 저온 공정에서 형성할 수 있어, 저가격형 박막 트랜지스터를 실현할 수 있는 장점이 있다. 이와 같은 유기 반도체층은, 예를 들면 미국 특허 제6,433,359호에 개시되어 있다.
이러한 유기 박막 트랜지스터 중 도전성막, 예를 들면 게이트 전극, 상기 게이트 전극에 연결된 게이트 배선, 소스 및 드레인 전극 및 상기 소스 및 드레인 전극 중 어느 하나에 연결된 소스 및 드레인 전극 배선 등은 예를 들면, 증착법 등의 방법을 이용하여 형성되었다. 그러나, 상기 방법에 의하면, 유기 박막 트랜지스터 제조에 고비용이 소요될 수 있다. 또한, 증착법 등에 수반되는 열 등은 기판 또는 유기 반도체층을 손상시킬 수 있는 바, 이를 개선할 필요성이 요구된다.
본 발명은 전술한 바와 같은 종래 기술의 문제점을 해결하고자 고안된 것으로서, 도전성 나노 입자 및 경화성(curable) 수지의 경화물로 이루어진 도전성막을 포함한 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치를 제공하는 것을 목적으로 한다.
상기 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은,
게이트 전극;
상기 게이트 전극과 절연된 소스 및 드레인 전극;
상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층;
상기 소스 및 드레인 전극 및 상기 유기 반도체층과 상기 게이트 전극을 절연시키는 절연층;
상기 게이트 전극에 연결된 제1배선; 및
상기 소스 및 드레인 전극 중 어느 하나에 연결된 제2배선을 구비하고,
상기 게이트 전극, 상기 제1배선, 상기 소스 및 드레인 전극 및 상기 제2배선 중 적어도 하나가 도전성 나노 입자 및 경화성 수지의 경화물을 포함한 박막 트랜지스터를 제공한다.
상기 본 발명의 다른 과제를 이루기 위하여, 본 발명의 제2태양은,
도전성 나노 입자, 경화성 수지 및 비이클을 포함하는 경화성 페이스트 조성물을 제공하는 단계;
상기 경화성 페이스트 조성물을 기판에 도포하는 단계;
상기 경화성 페이스트 조성물을 게이트 전극, 상기 게이트 전극에 연결된 제1배선, 소스 및 드레인 전극 및 상기 소스 및 드레인 전극 중 어느 하나에 연결된 제2배선 중 적어도 하나의 패턴을 따라 경화시키는 단계; 및
미경화된 경화성 페이스트 조성물을 제거하여, 게이트 전극, 상기 제1배선, 소스 및 드레인 전극 및 상기 제2배선 중 적어도 하나를 형성하는 단계;
를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
또한, 상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제3태양은, 전술한 바와 같은 박막 트랜지스터 또는 전술한 바와 같은 박막 트랜지스터의 제조 방법에 따라 제조된 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 평판 표시 장치를 제공한다.
본 발명의 박막 트랜지스터 중 도전성막은 정밀한 패턴을 가질 수 있다. 이러한 박막 트랜지스터는 본 발명의 제조 방법에 따라 저렴한 저온 연속 공정으로 제조될 수 있다. 뿐만 아니라, 상기 박막 트랜지스터의 유기 반도체층 및 기판은 박막 트랜지스터 제조 중 실질적으로 손상되지 않는다. 이러한 박막 트랜지스터를 이용하면 신뢰성이 향상된 평판 표시 장치를 얻을 수 있다.
이하, 도면을 참조하여, 본 발명을 보다 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터를 도시한 평 면도이고, 도 2는 도 1의 Ⅰ-Ⅰ에 따라 절개한 단면도이다.
도 1 및 도 2에서 볼 수 있듯이, 본 발명에 따른 박막 트랜지스터(이하, "TFT"라고도 함)는 기판(11) 상에 구비된다. 상기 기판(11)은 글래스재 기판 또는 아크릴류, 에폭시류, 폴리아미드류, 폴리카보네이트류, 폴리이미드류, 폴리케톤류, 폴리노르보넨류, 폴리페닐렌옥사이드류, 폴리(에틸렌 나프탈렌디카르복실레이트), 폴리(에틸렌 테레프탈레이트)(PET), 폴리(페닐렌 설파이드)(PPS) 등과 같은 플라스틱재의 기판이 사용될 수 있다.
상기 기판(11) 상에는 소정 패턴의 게이트 전극(12)이 형성되고, 이 게이트 전극(12)을 덮도록 절연층(13)이 형성된다. 그리고, 절연층(13)의 상부에는 소스 및 드레인 전극(14)이 각각 형성된다. 이 소스 및 드레인 전극(14)은 도 1에서 볼 수 있듯이, 일정부분 게이트 전극(12)과 중첩되도록 할 수 있으나, 반드시 이에 한정되는 것은 아니다. 도면부호(12a)는 게이트 전극(12)에 게이트 신호를 부여하는 게이트 배선으로서, 게이트 전극(12)에 연결된 제1배선이고, 도면부호(14a)는 소스 및 드레인 전극(14) 중 어느 하나에 연결된 제2배선이다.
상기 게이트 전극(12), 제1배선(12a), 소스 및 드레인 전극(14) 및 제2배선(14a) 중 적어도 하나 이상은 도전성 나노 입자 및 경화성 수지의 경화물을 포함한다.
도전성 나노 입자의 비제한적인 예에는 Au, Ag, Cu, Ni, Pt, Pd 또는 Al 나노 입자가 포함될 수 있다. 이들 중 2 이상의 조합을 사용하는 것도 가능하다.
상기 도전성 나노 입자는 2.0m2/g 내지 10.0m2/g, 바람직하게는 3.0m2/g 내지 9.0m2/g의 비표면적을 가질 수 있다. 한편, 상기 도전성 나노 입자는 10nm 내지 100nm, 바람직하게는 20nm 내지 90nm의 평균 입경을 가질 수 있다. 상기 도전성 나노 입자의 비표면적이 2.0m2/g 미만 또는 평균 입경이 10nm를 초과하는 경우, 상기 게이트 전극, 상기 제1배선, 소스 및 드레인 전극 또는 상기 제2배선의 직선성이 불량해지고, 저항이 증가할 수 있다. 이와는 반대로, 상기 도전성 나노 입자의 비표면적이 10.0m2/g을 초과하거나, 평균 입경이 10nm 미만인 경우, 이를 포함하는 도전성막에 충분한 도전성을 부여할 수 없을 수 있다.
상기 도전성 나노 입자의 외형은 판상, 무정형 또는 구형 등일 수 있으나, 도전성 나노 입자의 비표면적 및 충진율 등을 고려하여 구형일 수 있다.
상기 경화성 수지의 경화물은 열 또는 광선에 의하여 경화된 수지로서, 상기 경화성 수지의 경화물은 게이트 전극, 제1배선, 소스 및 드레인 전극, 제2배선 등과 같은 도전성막에 도전성을 부여할 수 있거나, 또는 상기 도전성 나노 입자의 도전성을 저하시키지 않아야 한다.
상기 경화성 수지의 경화물은 열 또는 광선에 의하여 경화된 것이다. 열에 의하여 경화된 경우, 상기 경화성 수지의 경화물은, 예를 들면 200℃ 내지 1500℃의 온도, 바람직하게는 200℃ 내지 1000℃의 온도에서 경화된 수 있는 것이 바람직하다. 상기 경화성 수지의 경화물의 경화 온도가 500℃ 이하인 경우에는 열공급원 에 의한 선택적 경화에 대하 감도가 떨어질 수 있다는 문제점이 있고, 상기 경화성 수지의 경화물의 경화 온도가 2000℃를 초과하는 경우에는 유기 반도체층 또는 기판을 손상시킬 수 있어 바람직하지 않기 때문이다. 이 밖에도 상기 경화성 수지의 경화물은 레이저를 이용하여 경화된 것일 수 있다. 특히, 레이저를 이용한 경우, 상기 경화성 수지의 경화물은 극미세한 패턴을 가질 수 있다.
상기 경화성 수지의 경화물의 비제한적인 예에는 프탈레이트계 수지, 에폭시계 수지, 우레아계 수지, 멜라민계 수지, 아세틸렌계 수지, 피롤(pyrrole)계 수지, 티오펜계 수지 및 올레핀계 수지로 이루어진 군으로부터 선택된 하나 이상의 수지일 수 있다. 보다 구체적으로, 상기 경화성 수지의 경화물의 예에는 폴리에틸렌프탈레이트, 폴리부틸렌프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 우레아-포름알데히드 수지, 멜라민(2,4,6-트리아미노-1,3,5-트리아진)-포름알데히드 수지, 멜라민-우레아 수지, 멜라민-페놀 수지, 폴리아세틸렌, 폴리피롤, 폴리(3-알킬티오펜), 폴리페닐렌 비닐리덴 및 폴리티에틸 비닐리덴으로 이루어진 군으로부터 선택될 수 있다.
상기 게이트 전극(12), 제1배선(12a), 소스 및 드레인 전극(14) 및 제2배선(14a) 중 적어도 하나 이상은 5Å 내지 500Å, 바람직하게는 10Å 내지 300Å의 표면 조도를 가질 수 있다. 상기 게이트 전극(12), 제1배선(12a), 소스 및 드레인 전극(14) 및 제2배선(14a)와 같은 도전성 영역의 표면 조도가 상기 범위를 벗어나는 경우, 그 상부에 형성되는 층, 예를 들면 유기 반도체층과의 접촉 불량이 일어날 수 있는 등의 문제점이 발생할 수 있기 때문이다.
상기 소스 및 드레인 전극(14) 상부로는 유기 반도체층(15)이 형성된다. 상기 유기 반도체층(15)을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다. 이들 중 2 이상의 조합을 이용할 수 있다.
본 발명의 박막 트랜지스터는 이상 설명한 바와 같은 적층 구조를 갖는 형태 뿐 아니라, 다양한 적층 구조를 갖도록 형성될 수도 있다. 예를 들면, 기판, 게이트 전극, 절연층, 유기 반도체층 및 소스 및 드레인 전극이 순차적으로 적층된 구조 또는 기판, 소스 및 드레인 전극, 유기 반도체층, 절연층 및 게이트 전극이 순차적으로 적층된 구조 등 다양하게 변형된 구조를 가질 수 있음을 물론이다.
본 발명의 박막 트랜지스터 제조 방법은 도전성 나노 입자 및 경화성 수지를 포함하는 경화성 페이스트 조성물의 제공 단계; 상기 경화성 페이스트 조성물의 도포 단계; 상기 경화성 페이스트 조성물의 경화 단계 ; 및 미경화된 경화성 페이스트 조성물을 제거하여, 게이트 전극, 상기 게이트 전극에 연결된 제1배선, 소스 및 드레인 전극 및 상기 소스 및 드레인 전극 중 어느 하나에 연결된 제2배선 중 적어도 하나를 형성하는 단계로 이루어 질 수 있다.
상기 경화성 페이스트 조성물은 도전성 나노 입자 및 경화성 수지를 포함한다. 상기 도전성 나노 입자는 전술한 바와 같으며, 상기 경화성 수지는 전술한 바와 같은 경화성 수지의 경화물을 얻을 수 있는 경화성 수지로서, 열 및 광선에 의하여 경화가능한 수지를 포함한다.
상기 경화성 페이스트 조성물은 선택적으로 비이클을 더 포함할 수 있다. 상기 비이클은 상기 경화성 페이스트 조성물의 점도 및 인쇄성 등을 조절하는 역할을 하는 것이다. 상기 경화성 페이스트 조성물에 비이클이 포함될 경우, 경화성 페이스트 조성물의 경화 단계 시 적어도 일부 이상의 비이클이 휘발되는 것이 바람직하다. 비이클의 구체적인 예에는 TEOS, 터피네올(terpineol), 부틸 카르비톨(butyl carbitol:BC), 부틸 카르비톨 아세테이트(butyl carbitol acetate:BCA), 톨루엔(toluene) 및 텍사놀(texanol) 등이 포함될 수 있으나, 이에 한정되는 것은 아니다. 이들 중 2 이상의 조합을 사용할 수 있다.
본 발명의 경화성 페이스트 조성물은 10cps 내지 100cps, 바람직하게는 20cps 내지 90cps의 점도를 가질 수 있다. 상기 점도 범위를 벗어나는 경우, 흐름성 및 인쇄성이 저하되어 정밀한 패턴 형성이 곤란할 수 있기 때문이다.
전술한 바와 같이 제조된 경화성 페이스트 조성물을 기판 상에 도포한다. 이 때, 상기 "기판"이란, 게이트 전극, 상기 게이트 전극과 연결된 제1배선, 소스 및 드레인 전극 또는 상기 소스 및 드레인 전극 중 어느 하나에 과 연결된 제2배선 중 적어도 하나가 형성될 영역을 갖는 지지체를 가리키는 것으로서, 이는 제조하고자 하는 박막 트랜지스터의 구조에 따라 당업자에게 용이하게 인식될 수 있는 것이다. 예를 들어, 게이트 전극, 유기 반도체층 및 소스 및 드레인 전극을 순차적으로 구비하는 박막 트랜지스터를 형성하고자 하는 경우, 게이트 전극의 형성 시에는 글라스재 또는 플라스틱제 기판 상에 상기 경화성 페이스트 조성물을 도포하고, 이 후, 소스 및 드레인 전극의 형성 시에는 게이트 전극 및 유기 반도체층을 구비한 기판 상에 경화성 페이스트 조성물을 도포한다.
경화성 페이스트 조성물의 도포 후, 형성하고자 하는 대상, 예를 들면, 게이트 전극, 상기 게이트 전극에 연결된 제1배선, 소스 및 드레인 전극 및 상기 소스 및 드레인 전극 중 적어도 하나에 연결된 제2배선 중 적어도 하나의 패턴에 따라 경화성 페이스트 조성물을 경화시킨다.
본 발명의 경화성 페이스트 조성물의 경화 단계는 다양한 방법을 이용하여 수행될 수 있다. 예를 들면, 레이저를 이용하여 국부적인 경화 단계를 수행할 수 있다. 레이저는 높은 에너지 밀도를 제공할 수 있는 광선으로서 초미세 패턴을 따라 국부적으로 열 또는 광을 공급할 수 있다.
본 발명에 사용가능한 레이저는 UV 레이저, IR 레이저 등을 모두 사용할 수 있으며, 예를 들면 635nm 파장의 세미컨덕터 레이저 또는 514nm 파장의 아르곤 레 이저 등이 포함되나, 이에 한정되는 것은 아니다.
전술한 바와 같이 경화 단계를 거친 다음, 미경화된 경화성 페이스트 조성물을 제거한다. 상기 미경화된 경화성 페이스트 조성물은 전술한 바와 같은 경화성 수지를 용해시킬 수 있는 각종 용제, 예를 들면 아세톤 등을 이용할 수 있다. 한편, 상기 경화성 수지가 카르복실산기 등과 같이 친수성기를 갖는 수지인 경우에는 수용성 알칼리 화합물, 예를 들면 테트라메틸 암모늄히드록시드, 콜린, 즉 트리메틸 2-히드록시에틸 암모늄히드록시드 등의 유기 알칼리 화합물 등도 사용할 수 있으나, 이에 한정되는 것은 아니다.
이와 같이 본 발명의 경화성 페이스트 조성물의 패터닝은 국부적인 경화에 의하여 수행된다. 따라서, 박막 트랜지스터의 기판 및/또는 유기 반도체층는 박막 트랜지스터 제조시 고온에 노출되지 않는다. 이로써, 본 발명의 박막 트랜지스터의 기판 및 유기 반도체층은 열에 의한 손상이 실질적으로 방지된다. 뿐만 아니라, 국부적인 경화 단계를 이용하므로, 예를 들면 복잡한 포토레지스트 공정이 배제될 수 있으며, 연속 공정(roll-to-roll)에의 적용도 가능하므로 생산성도 향상시킬 수 있다.
전술한 바와 같은 본 발명의 박막 트랜지스터 및 전술한 바와 같은 본 발명의 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터는 액정 표시 장치(LCD) 또는 유기 전계 발광 표시장치와 같은 평판 표시장치에 구비될 수 있다.
도 3은 그 중 한 예인 유기 전계 발광 표시장치에 상기 TFT를 적용한 것을 나타낸 것이다.
도 3은 유기 전계 발광 표시 장치 중 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 전계 발광 소자(이하, "EL소자"라 함)를 구비하고 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다. 그리고, 도면으로 나타내지는 않았지만 별도의 커패시터가 더 구비되어 있다.
이러한 유기 전계 발광 표시장치는 EL소자(OLED)의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
이러한 적(R), 녹(G), 청(B)색의 각 부화소는 도 3에서 볼 수 있는 바와 같은 TFT 구조와 자발광 소자인 EL소자(OLED)를 갖는다. 그리고, 박막 트랜지스터를 구비하는 데, 이 박막 트랜지스터는 전술한 실시예들에 따른 박막 트랜지스터가 될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 다양한 구조의 박막 트랜지스터를 구비할 수 있다.
도 3에서 볼 수 있듯이, 절연기판(21)상에 전술한 박막 트랜지스터(20)가 구비된다. 상기 박막 트랜지스터(20) 중 게이트 전극(22), 소스 및 드레인 전극(24)은 전술한 바와 같이 도전성 나노 입자 및 경화성 수지의 경화물을 포함하며, 도 3에는 미도시되어 있으나, 상기 게이트 전극(22)에 연결된 제1배선 및/또는 상기 소스 및 드레인 전극(24) 중 어느 하나에 연결된 제2배선 또한 도전성 나노 입자 및 경화성 수지의 경화물을 포함할 수 있다. 본 발명에 따른 박막 트랜지스터(20) 중 게이트 전극(22), 절연층(23), 유기 반도체층(25) 등에 대한 상세한 설명은 전술한 바와 동일하므로 생략한다.
박막 트랜지스터(20) 중 유기 반도체층(25)을 형성한 후에는 상기 박막 트랜 지스터(20)를 덮도록 패시베이션막(27)이 형성되는 데, 이 패시베이션 막(27)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.
상기 패시베이션막(27)의 상부에는 EL 소자(30)의 한 전극인 제1전극(31)이 형성되고, 그 상부로 화소정의막(28)이 형성되며, 이 화소정의막(28)에 소정의 개구부(28a)를 형성한 후, EL 소자(30)의 유기 발광막(32)을 형성한다.
상기 EL 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스/드레인 전극(24) 중 어느 한 전극에 연결된 제1전극(31)과, 전체 화소를 덮도록 구비된 제2전극(33), 및 이들 제1전극(31)과 제2전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 전계 발광 표시장치의 구조가 그대로 적용될 수 있음은 물론이다.
상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기 제1전극(31)은 애노드 전극의 기능을 하고, 상기 제2전극(33)은 캐소드 전극의 기능을 하는 데, 물론, 이들 제1전극(31)과 제2전극(33)의 극성은 반대로 되어도 무방하다.
이렇게 본 발명에 따른 박막 트랜지스터는 도 3에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다.
본 발명의 박막 트랜지스터 중 도전성막은 예를 들면, 레이저를 이용한 국부적인 경화 방법을 이용하여 형성될 수 있다. 이로써, 정밀한 패턴을 갖는 도전성막을 포함하는 박막 트랜지스터를 저렴한 저온 연속 공정으로 생산할 수 있어, 생산성이 향상될 수 있다. 이와 같은 본 발명의 박막 트랜지스터를 이용하면 신뢰성이 확보된 평판 표시장치를 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영 역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 게이트 전극;
    상기 게이트 전극과 절연된 소스 및 드레인 전극;
    상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층;
    상기 소스 및 드레인 전극 및 상기 유기 반도체층과 상기 게이트 전극을 절연시키는 절연층;
    상기 게이트 전극에 연결된 제1배선; 및
    상기 소스 및 드레인 전극 중 어느 하나에 연결된 제2배선을 구비하고,
    상기 게이트 전극, 상기 제1배선, 상기 소스 및 드레인 전극 및 상기 제2배선 중 적어도 하나가 도전성 나노 입자 및 경화성(curable) 수지의 경화물을 포함한 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 도전성 나노 입자는 Au, Ag, Cu, Ni, Pt, Pd 및 Al 나노 입자로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서, 상기 도전성 나노 입자는 2.0m2/g 내지 10.0m2/g의 비표면적을 갖는 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항에 있어서, 상기 도전성 나노 입자는 10nm 내지 100nm의 평균 입경을 갖는 것을 특징으로 하는 박막 트랜지스터.
  5. 제1항에 있어서, 상기 경화성 수지의 경화물은 프탈레이트계 수지, 에폭시계 수지, 우레아계 수지, 멜라민계 수지, 아세틸렌계 수지, 피롤(pyrrole)계 수지, 티오펜계 수지 및 올레핀계 수지로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 박막 트랜지스터.
  6. 제1항에 있어서, 상기 경화성 수지의 경화물은 폴리에틸렌프탈레이트, 폴리부틸렌프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 우레아-포름알데히드 수지, 멜라민(2,4,6-트리아미노-1,3,5-트리아진)-포름알데히드 수지, 멜라민-우레아 수지, 멜라민-페놀 수지, 폴리아세틸렌, 폴리피롤, 폴리(3-알킬티오펜), 폴리페닐렌 비닐리덴 및 폴리티에틸 비닐리덴으로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 박막 트랜지스터.
  7. 제1항에 있어서, 상기 게이트 전극, 상기 제1배선, 상기 소스 및 드레인 전 극 및 상기 제2배선 중 적어도 하나의 표면 조도가 5Å 내지 500Å인 것을 특징으로 하는 박막 트랜지스터.
  8. 제1항에 있어서, 상기 유기 반도체층은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체로 이루어진 군으로부터 선택된 하나 이상의 물질인 것을 특징으로 하는 박막 트랜지스터.
  9. 도전성 나노 입자 및 경화성 수지를 포함하는 경화성 페이스트 조성물을 제공하는 단계;
    상기 경화성 페이스트 조성물을 기판에 도포하는 단계;
    상기 경화성 페이스트 조성물을 게이트 전극, 상기 게이트 전극에 연결된 제1배선, 소스 및 드레인 전극 및 상기 소스 및 드레인 전극 중 어느 하나에 연결된 제2배선 중 적어도 하나의 패턴을 따라 경화시키는 단계; 및
    미경화된 경화성 페이스트 조성물을 제거하여, 게이트 전극, 상기 제1배선, 소스 및 드레인 전극 및 상기 제2배선 중 적어도 하나를 형성하는 단계;
    를 포함하는 박막 트랜지스터의 제조 방법.
  10. 제9항에 있어서, 상기 경화성 페이스트 조성물이 TEOS, 터피네올(terpineol), 부틸 카르비톨(butyl carbitol:BC), 부틸 카르비톨 아세테이트(butyl carbitol acetate:BCA), 톨루엔(toluene) 및 텍사놀(texanol)로 이루어진 군으로부터 선택된 하나 이상의 비이클을 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  11. 제9항에 있어서, 상기 경화성 페이스트 조성물의 점도가 10cps 내지 100cps인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  12. 제9항에 있어서, 상기 경화 단계를 UV 레이저 또는 IR 레이저를 이용하여 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  13. 제1항 내지 제8항 중 어느 한 항의 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 것을 특징으로 하는 평판 표시 장치.
KR1020040101523A 2004-12-04 2004-12-04 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치 KR100669802B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040101523A KR100669802B1 (ko) 2004-12-04 2004-12-04 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
US11/291,928 US20060118789A1 (en) 2004-12-04 2005-12-02 Thin film transistor, method of manufacturing the same, and flat panel display using the thin film transistor
EP05111624.2A EP1677374B1 (en) 2004-12-04 2005-12-02 Method of manufacturing an organic thin film transistor
CNA2005101217399A CN1979910A (zh) 2004-12-04 2005-12-02 薄膜晶体管、其制造方法以及使用薄膜晶体管的平板显示器
JP2005351028A JP2006165559A (ja) 2004-12-04 2005-12-05 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備えた平板表示装置
US12/078,171 US20080182356A1 (en) 2004-12-04 2008-03-27 Thin film transistor, method of manufacturing the same, and flat panel display using the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040101523A KR100669802B1 (ko) 2004-12-04 2004-12-04 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20060062619A KR20060062619A (ko) 2006-06-12
KR100669802B1 true KR100669802B1 (ko) 2007-01-16

Family

ID=36120903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101523A KR100669802B1 (ko) 2004-12-04 2004-12-04 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치

Country Status (5)

Country Link
US (2) US20060118789A1 (ko)
EP (1) EP1677374B1 (ko)
JP (1) JP2006165559A (ko)
KR (1) KR100669802B1 (ko)
CN (1) CN1979910A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
JP2007073856A (ja) * 2005-09-09 2007-03-22 Sony Corp 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
KR100730192B1 (ko) * 2005-12-24 2007-06-19 삼성에스디아이 주식회사 박막 트랜지스터 및 도전막 제조 방법
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
KR100878872B1 (ko) * 2007-09-03 2009-01-15 성균관대학교산학협력단 나노결정 전도성 탄소층을 게이트 전극으로 포함하여 이루어진 유기 박막 트랜지스터, 이의 제조방법 및 이를 포함하여 이루어진 유기 반도체 소자
KR100934260B1 (ko) 2007-09-14 2009-12-28 삼성모바일디스플레이주식회사 박막트랜지스터와 그의 제조방법, 유기전계발광표시장치와그의 제조방법 및 레이저 열 전사법용 도너기판
KR100917709B1 (ko) * 2007-10-23 2009-09-21 에스케이씨 주식회사 전도성 고분자 용액 조성물을 이용한 고분자 막
JP5008146B2 (ja) * 2008-02-29 2012-08-22 三菱マテリアル株式会社 密着性に優れた銅合金複合膜
KR20130049075A (ko) * 2011-11-03 2013-05-13 삼성디스플레이 주식회사 신규한 헤테로고리 화합물 및 이를 포함한 유기발광 소자
KR101973166B1 (ko) * 2012-03-27 2019-04-29 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR20150106016A (ko) * 2014-03-10 2015-09-21 삼성디스플레이 주식회사 표시장치
WO2016067590A1 (ja) * 2014-10-29 2016-05-06 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107316885B (zh) * 2017-06-30 2020-09-25 联想(北京)有限公司 一种有机发光二极管oled显示屏及一种电子设备
CN111863605A (zh) * 2020-07-31 2020-10-30 合肥维信诺科技有限公司 薄膜晶体管及其制备方法和显示器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046422B2 (ja) * 1978-12-07 1985-10-16 東京応化工業株式会社 新規なフオトレジスト組成物
JPH03262187A (ja) * 1990-03-13 1991-11-21 Fujitsu Ltd パターン形成方法
US5561030A (en) * 1991-05-30 1996-10-01 Simon Fraser University Fabrication of electronically conducting polymeric patterns
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
JPH0951098A (ja) * 1995-08-04 1997-02-18 Sharp Corp 薄膜トランジスタおよびその製造方法
EP0876683B1 (en) * 1996-01-25 2002-09-25 Danionics A/S Electrode/current collector, laminates for an electrochemical device
EP1007308B1 (en) * 1997-02-24 2003-11-12 Superior Micropowders LLC Aerosol method and apparatus, particulate products, and electronic devices made therefrom
WO1999011105A1 (de) * 1997-08-22 1999-03-04 Siemens Aktiengesellschaft Verfahren zur herstellung elektrisch leitfähiger strukturen
US6280527B1 (en) * 1998-06-12 2001-08-28 International Business Machines Corporation Aqueous quaternary ammonium hydroxide as a screening mask cleaner
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
US6348295B1 (en) * 1999-03-26 2002-02-19 Massachusetts Institute Of Technology Methods for manufacturing electronic and electromechanical elements and devices by thin-film deposition and imaging
JP4250345B2 (ja) * 2000-02-08 2009-04-08 キヤノン株式会社 導電性膜形成用組成物、導電性膜の形成方法および画像形成装置の製造方法
EP1223615A1 (en) * 2001-01-10 2002-07-17 Eidgenössische Technische Hochschule Zürich A method for producing a structure using nanoparticles
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
US7078702B2 (en) * 2002-07-25 2006-07-18 General Electric Company Imager
US7317047B2 (en) * 2002-09-24 2008-01-08 E.I. Du Pont De Nemours And Company Electrically conducting organic polymer/nanoparticle composites and methods for use thereof
US6872588B2 (en) * 2002-11-22 2005-03-29 Palo Alto Research Center Inc. Method of fabrication of electronic devices using microfluidic channels
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
JP4526951B2 (ja) * 2003-02-06 2010-08-18 株式会社半導体エネルギー研究所 表示装置の作製方法
US7037767B2 (en) * 2003-03-24 2006-05-02 Konica Minolta Holdings, Inc. Thin-film transistor, thin-film transistor sheet and their manufacturing method
WO2005089090A2 (en) * 2003-10-14 2005-09-29 North Dakota State University Direct write and freeform fabrication apparatus and method
US7569331B2 (en) * 2005-06-01 2009-08-04 Hewlett-Packard Development Company, L.P. Conductive patterning

Also Published As

Publication number Publication date
CN1979910A (zh) 2007-06-13
JP2006165559A (ja) 2006-06-22
US20060118789A1 (en) 2006-06-08
EP1677374B1 (en) 2013-09-11
EP1677374A3 (en) 2006-08-09
EP1677374A2 (en) 2006-07-05
KR20060062619A (ko) 2006-06-12
US20080182356A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
EP1677374B1 (en) Method of manufacturing an organic thin film transistor
US7381984B2 (en) Thin film transistor and flat panel display including the same
US8043887B2 (en) Thin film transistor, flat panel display including the thin film transistor, and method for manufacturing the thin film transistor and the flat panel display
JP4486000B2 (ja) 薄膜トランジスタ、その製造方法及びそれを備えた平板表示装置
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
US20110198598A1 (en) Organic light emitting display apparatus and method of manufacturing the same
US7910401B2 (en) Organic thin film transistor, flat panel display apparatus comprising the same, and method of manufacturing the organic thin film transistor
JP2006148097A (ja) 有機発光素子及び前記有機発光素子の製造方法
JP4637787B2 (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、該有機薄膜トランジスタの製造方法
US20060131568A1 (en) Device having an organic transistor integrated with an organic light-emitting diode&#39;s heterojunctions
KR101182441B1 (ko) 유기 박막 패턴 형성 방법 및 유기 발광 디스플레이 장치의 제조 방법
US20070290196A1 (en) Organic light emitting display device and method for manufacturing the organic light emitting display device
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
US20080048184A1 (en) Method of forming contact for organic active layer, method of manufacturing flat panel display, organic thin film transistor display, and organic light emitting diode display
KR101101479B1 (ko) 전하 주입성을 향상시킨 유기박막트랜지스터 및 이의 제조방법
KR100670407B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100730192B1 (ko) 박막 트랜지스터 및 도전막 제조 방법
US7626332B2 (en) Luminance uniformity enhancement methods for an OLED light source
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100670274B1 (ko) 유기 전계 발광 소자의 제조 방법 및 유기 전계 발광 소자
KR20060121099A (ko) 유기 전계 효과 트랜지스터와 그 제조방법, 상기 유기 전계효과 트랜지스터를 포함하는 평판 표시장치
KR100730193B1 (ko) 유기 발광 디스플레이 장치의 제조방법
KR101137382B1 (ko) 평판 디스플레이 장치
KR100708723B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 14