JP2006165559A - 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備えた平板表示装置 - Google Patents

薄膜トランジスタ、その製造方法及び薄膜トランジスタを備えた平板表示装置 Download PDF

Info

Publication number
JP2006165559A
JP2006165559A JP2005351028A JP2005351028A JP2006165559A JP 2006165559 A JP2006165559 A JP 2006165559A JP 2005351028 A JP2005351028 A JP 2005351028A JP 2005351028 A JP2005351028 A JP 2005351028A JP 2006165559 A JP2006165559 A JP 2006165559A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
source
gate electrode
derivatives
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005351028A
Other languages
English (en)
Inventor
Min-Chul Suh
▲ミン▼徹 徐
Jae-Bon Koo
在本 具
Yeon-Gon Mo
然坤 牟
Taek Ahn
澤 安
Jong-Han Jeong
棕翰 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2006165559A publication Critical patent/JP2006165559A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】薄膜トランジスタ、その製造方法及び薄膜トランジスタを備えた平板表示装置を提供する。
【解決手段】ゲート電極と、ゲート電極と絶縁されたソース及びドレイン電極と、ゲート電極と絶縁され、ソース及びドレイン電極にそれぞれ接する有機半導体層と、ソース及びドレイン電極及び有機半導体層とゲート電極とを絶縁させる絶縁層と、ゲート電極と連結された第1配線と、ソース及びドレイン電極の何れか一つと連結された第2配線と、を備え、ゲート電極、第1配線、ソース及びドレイン電極、及び、第2配線のうち、少なくとも何れか一つが、導電性ナノ粒子及び硬化性樹脂の硬化物を含む薄膜トランジスタである。また、その製造方法及び薄膜トランジスタを備えた平板表示装置である。これにより、薄膜トランジスタのうち導電性膜は、精密なパターンを有し、低コストの低温工程で製造されうる。
【選択図】図2

Description

本発明は、薄膜トランジスタ(Thin Film Transistor:以下、TFT)、その製造方法及びTFTを備えた平板表示装置に係り、より具体的には、精密パターンを有する導電性膜を有するTFT、低コストの低温連続工程を利用したTFTの製造方法及びTFTを備えた平板表示装置に関する。
一般的に、平板表示装置のうち発光素子は、視野角が広く、コントラストに優れているだけでなく、応答速度が速いという長所があり、次世代の表示素子として注目を浴びている。このような発光素子は、発光層を形成する物質によって無機発光素子と有機発光素子(Organic Light Emitting Device:OLED)とに区分される。
この中で、OLEDは、蛍光性有機化合物を電気的に励起させて発光させる自発光型ディスプレイであり、低電圧で駆動が可能であり、薄型化が容易であり、広視野角、速い応答速度など、液晶ディスプレイにおいて問題点として指摘されることを解決できる次世代のディスプレイとして注目されている。OLEDは、アノード電極とカソード電極との間に有機物からなる発光層を備えている。OLEDは、それらの電極に正極及び負極電圧がそれぞれ印加されることにより、アノード電極から注入された正孔が正孔輸送層を経て発光層に移動し、電子は、カソード電極から電子輸送層を経て発光層に移動し、発光層で電子と正孔とが再結合して励起子を生成する。
この励起子が励起状態から基底状態に変化するにつれ、発光層の蛍光性分子が発光することにより画像を形成する。フルカラー型のOLEDの場合には、赤色(R)、緑色(G)、青色(B)の三色を発光する画素を備えることによりフルカラーを実現する。
一方、前記OLEDまたは無機発光素子などの平板表示装置では、各ピクセルの動作を制御するスイッチ素子及びピクセルを駆動させる駆動素子として、TFTが使用される。前記TFTは、高濃度の不純物でドーピングされたソース/ドレイン領域と、前記ソース/ドレイン領域の間に形成されたチャンネル領域を有する半導体層と、前記半導体層と絶縁されて、前記チャンネル領域に対応する領域に備えられたゲート電極と、前記ソース/ドレイン領域にそれぞれ接触するソース/ドレイン電極とを有する。
最近の平板ディスプレイ装置は、薄型化と共にフレキシブルな特性が要求されている。このようなフレキシブルな特性を達成するために、ディスプレイ装置の基板として、従来のガラス材基板ではないプラスチック基板を使用しようという多くの試みがなされているが、前記プラスチック基板の使用は、低温工程下で行わなければならない。したがって、従来のポリシリコン系のTFTの代わりに、有機半導体層を備えた有機TFTが注目されている。有機半導体層は、低温工程で形成でき、低コスト型のTFTを実現できるという長所がある。このような有機半導体層は、例えば、特許文献1に開示されている。
このような有機TFTのうち、導電性膜、例えば、ゲート電極、前記ゲート電極と連結されたゲート配線、ソース及びドレイン電極、及び前記ソース及びドレイン電極のうち、何れか一つと連結されたソース及びドレイン電極配線などは、例えば、蒸着法などの方法を利用して形成された。しかし、前記方法によれば、有機TFTの製造には多くの費用がかかる。また、蒸着法などに伴う熱等は、基板または有機半導体層を損傷させる恐れがあるところ、それを改善する必要性が要求されている。
米国特許6,433,359号明細書
本発明は、前記問題点を解決するためになされたものであって、導電性のナノ粒子及び硬化性樹脂の硬化物からなる導電性膜を備えたTFT、その製造方法及びTFTを備えた平板表示装置を提供することを目的とする。
前記本発明の課題を達成するために、本発明の第1態様は、ゲート電極と、前記ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層と、前記ソース及びドレイン電極及び前記有機半導体層と前記ゲート電極とを絶縁させる絶縁層と、前記ゲート電極と連結された第1配線と、前記ソース及びドレイン電極の何れか一つと連結された第2配線と、を備え、前記ゲート電極、前記第1配線、前記ソース及びドレイン電極、及び、前記第2配線のうち、少なくとも何れか一つが導電性ナノ粒子及び硬化性樹脂の硬化物を含むTFTを提供する。
前記本発明の課題を達成するために、本発明の第2態様は、導電性ナノ粒子、硬化性樹脂及びビークルを含む硬化性ペースト組成物を提供する工程と、前記硬化性ペースト組成物を基板に塗布する工程と、ゲート電極、前記ゲート電極と連結された第1配線、ソース及びドレイン電極、及び、前記ソース及びドレイン電極の何れか一つと連結された第2配線のうち、少なくとも何れか一つのパターンに沿って前記硬化性ペースト組成物を硬化させる工程と、未硬化の硬化性ペースト組成物を除去し、前記ゲート電極、前記第1配線、前記ソース及びドレイン電極、及び、前記第2配線のうち、少なくとも何れか一つを形成する工程と、を含む薄膜トランジスタの製造方法を提供する。
また、前記本発明の課題を達成するために、本発明の第3態様は、前記のようなTFTまたは前記のようなTFTの製造方法によって製造されたTFTを各画素に備え、前記TFTのソース電極またはドレイン電極に画素電極が接続された平板表示装置を提供する。
本発明のTFTのうち、導電性膜は精密なパターンを有しうる。このようなTFTは、本発明の製造方法によって低コストの低温連続工程で製造できる。さらに、前記TFTの有機半導体層及び基板は、TFT製造中に実質的に損傷しない。そのようなTFTを利用すれば、信頼性の向上した平板表示装置が得られる。
本発明のTFTのうち、導電性膜は、例えば、レーザーを利用した局部的な硬化方法を利用して形成されうる。それにより、精密なパターンを有する導電性膜を備えるTFTを低コストの低温連続工程で生産でき、生産性が向上しうる。このような本発明のTFTを利用すれば、信頼性が確保された平板表示装置を製造できる。
以下、図面を参照して、本発明をさらに詳細に説明する。
図1は、本発明の好ましい一実施例に係るTFTを示す平面図であり、図2は、図1のI−Iの断面図である。
図1及び図2に示すように、本発明に係るTFTは、基板11上に備えられる。前記基板11は、ガラス材基板またはアクリル類、エポキシ類、ポリアミド類、ポリカーボネートアミド類、ポリイミド類、ポリケトン類、ポリノルボネン類、ポリフェニレンオキシド類、ポリ(エチレンナフタレンジカルボン酸)、ポリ(エチレンテレフタレート)(PET)、ポリ(硫化フェニレン)(PPS)のようなプラスチック材の基板が使用されうる。
前記基板11上には、所定パターンのゲート電極12が形成され、このゲート電極12を覆うように絶縁層13が形成される。そして、絶縁層13の上部にはソース及びドレイン電極14がそれぞれ形成される。このソース及びドレイン電極14は、図1に示すように、一定部分をゲート電極12と重ね得るが、必ずしもこれに限定されるものではない。図面符号12aは、ゲート電極12にゲート信号を付与するゲート配線であって、ゲート電極12と連結された第1配線であり、図面符号14aは、ソース及びドレイン電極14のうち、何れか一つと連結された第2配線である。
前記ゲート電極12、第1配線12a、ソース及びドレイン電極14及び第2配線14aのうち、少なくとも何れか一つ以上は、導電性ナノ粒子及び硬化性樹脂の硬化物を含む。
導電性ナノ粒子の非制限的な例としては、Au、Ag、Cu、Ni、Pt、PdまたはAlのナノ粒子が含まれうる。それらのうち、2つ以上の組み合わせを使用することも可能である。
前記導電性ナノ粒子は、2.0m/gないし10.0m/g、好ましくは3.0m/gないし9.0m/gの比表面積を有しうる。一方、前記導電性ナノ粒子は、10nmないし100nm、好ましくは、20nmないし90nmの平均粒径を有しうる。前記導電性ナノ粒子の比表面積が2.0m/g未満であり、または平均粒径が100nmを超える場合、前記ゲート電極、前記第1配線、ソース及びドレイン電極または前記第2配線の直線性が不良となり、抵抗が大きくなりうる。逆に、前記導電性ナノ粒子の比表面積が10.0m/gを超えるか、または平均粒径が10nm未満である場合、それを含む導電性膜に十分な導電性を付与できないこともある。
前記導電性ナノ粒子の外形は、板状、無定形または球形等でありうるが、導電性ナノ粒子の比表面積及び充填率などを考慮して球形でありうる。
前記硬化性樹脂の硬化物は、熱または光線によって硬化された樹脂であって、前記硬化性樹脂の硬化物は、ゲート電極、第1配線、ソース及びドレイン電極、第2配線のような導電性膜に導電性を付与するか、または前記導電性ナノ粒子の導電性を低下させてはならない。
前記硬化性樹脂の硬化物は、熱または光線によって硬化されたものである。熱によって硬化された場合、前記硬化性樹脂の硬化物は、例えば、100℃ないし2000℃の温度、好ましくは、100℃ないし1000℃の温度で硬化されうることが好ましい。前記硬化性樹脂の硬化物の硬化温度が100℃以下である場合には、熱供給源による選択的な硬化に対する感度が低下しうるという問題点があり、前記硬化性樹脂の硬化物の硬化温度が2000℃を超える場合には、有機半導体層または基板を損傷させる恐れがあり、好ましくないためである。その外にも、前記硬化性樹脂の硬化物は、レーザーを利用して硬化されうる。特に、レーザーを利用した場合、前記硬化性樹脂の硬化物は、極微細なパターンを有しうる。
前記硬化性樹脂の硬化物の非制限的な例は、フタレート系樹脂、エポキシ樹脂、ウレア系樹脂、メラミン系樹脂、アセチレン系樹脂、ピロール系樹脂、チオフェン系樹脂、オレフィン系樹脂及びアルコール系樹脂からなる群から選択された一つ以上の樹脂の硬化物でありうる。より具体的には、前記硬化性樹脂の硬化物の例は、ポリエチレンフタレート、ポリブチレンフタレート、ポリジヒドロキシメチルシクロヘキシルテレフタレート、ウレア−ホルムアルデヒド樹脂、メラミン(2,4,6−トリアミノ−1,3,5−トリアジン−ホルムアルデヒド樹脂、メラミン−ウレア樹脂、メラミン−フェノル樹脂、ポリアセチレン、ポリピロール、ポリ(3−アルキルチオフェン)、ポリフェニレンビ二リデン、ポリエチレンビ二リデン及びポリビニルアルコールからなる群から選択された一つ以上の樹脂の硬化物でありうる。
前記ゲート電極12、第1配線12a、ソース及びドレイン電極14及び第2配線14aのうち、少なくとも何れか一つ以上は、5Åないし500Åであり、好ましくは、10Åないし300Åの表面粗度を有しうる。前記ゲート電極12、第1配線12a、ソース及びドレイン電極14及び第2配線14aのような導電性領域の表面粗度が前記範囲を逸脱する場合、その上部に形成される層、例えば、有機半導体層との接触不良が発生するなどの問題点が発生しうるためである。
前記ソース及びドレイン電極14の上部には有機半導体層15が形成される。前記有機半導体層15を形成する有機半導体物質としては、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、α−4−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸イミド及びその誘導体、ペリレンテトラカルボン酸ニ無水物及びその誘導体、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリチオフェン−複素環芳香族共重合体及びその誘導体、ナフタレンのオリゴアセン及びそれらの誘導体、α−5−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有/非含有のフタロシアニン及びそれらの誘導体、ピロメリット酸二無水物及びその誘導体、ピロメリット酸ジイミド及びそれらの誘導体などが使用されうる。そのうち、2つ以上の組み合わせを利用できる。
本発明のTFTは、以上説明したような積層構造を有する形態だけでなく、多様な積層構造を有するように形成されてもよい。例えば、基板、ゲート電極、絶縁層、有機半導体層及びソース及びドレイン電極が順次に積層された構造または基板、ソース及びドレイン電極、有機半導体層、絶縁層及びゲート電極が順次に積層された構造など、多様に変形された構造を有しうるということは言うまでもない。
本発明のTFTの製造方法は、導電性ナノ粒子及び硬化性樹脂を含む硬化性ペースト組成物の提供ステップと、前記硬化性ペースト組成物の工程と、前記硬化性ペースト組成物の硬化工程と、未硬化の硬化性ペースト組成物を除去して、ゲート電極、前記ゲート電極と連結された第1配線、ソース及びドレイン電極及び前記ソース及びドレイン電極のうち、何れか一つと連結された第2配線のうち、少なくとも何れか一つを形成するステップからなりうる。
前記硬化性ペースト組成物は、導電性ナノ粒子及び硬化性樹脂を含む。前記導電性ナノ粒子は、前記の通りであり、前記硬化性樹脂は、前記のような硬化性樹脂の硬化物が得られる硬化性樹脂であって、熱及び光線によって硬化可能な樹脂を含む。
前記硬化性ペースト組成物は、選択的にビークルをさらに含みうる。前記ビークルは、前記硬化性ペースト組成物の粘度及び印刷性などを調節する役割を行う。前記硬化性ペースト組成物にビークルが含まれる場合、硬化性ペースト組成物の硬化工程時に、少なくとも一部以上のビークルが揮発されることが好ましい。ビークルの具体的な例としては、TEOS(テトラエトキシシラン)、テルピネオール、ブチルカルビトール(BC)、ブチルカルビトールアセテート(BCA)、トルエン及びテキサノールなどが含まれうるが、必ずしもこれらに限定されるものではない。その中で、2つ以上の組み合わせを使用できる。
本発明の硬化性ペースト組成物は、10cpsないし100cpsであり、好ましくは、20cpsないし90cpsの粘度を有しうる。前記粘度範囲を逸脱する場合、フロー性及び印刷性が低下して、精密なパターンの形成が困難になるためである。
前記のように製造された硬化性ペースト組成物を基板上に塗布する。この時、前記“基板”とは、ゲート電極、前記ゲート電極と連結された第1配線、ソース及びドレイン電極または前記ソース及びドレイン電極のうち、何れか一つと連結された第2配線のうち、少なくとも何れか一つが形成される領域を有する支持体を表すものであって、これは、製造しようとするTFTの構造によって当業者に容易に認識されうる。例えば、ゲート電極、有機半導体層及びソース及びドレイン電極を順次に備えるTFTを形成しようとする場合、ゲート電極の形成時には、ガラス材またはプラスチック材の基板上に前記硬化性ペースト組成物を塗布し、その後、ソース及びドレイン電極の形成時には、ゲート電極及び有機半導体層を備えた基板上に硬化性ペースト組成物を塗布する。
硬化性ペースト組成物の塗布後、形成しようとする対象、例えば、ゲート電極、前記ゲート電極と連結された第1配線、ソース及びドレイン電極及び前記ソース及びドレイン電極のうち、少なくとも何れか一つと連結された第2配線のうち、少なくとも何れか一つのパターンによって硬化性ペースト組成物を硬化させる。
本発明の硬化性ペースト組成物の硬化工程は、多様な方法を利用して行われうる。例えば、レーザーを利用して局部的な硬化工程を行える。レーザーは、高いエネルギー密度を提供できる光線であって、超微細パターンに沿って局部的に熱または光を供給できる。
本発明に使用可能なレーザーは、UV(Ultra Violet)レーザー、IR(Infrared Laser)レーザーなどであり、例えば、635nm波長の半導体レーザーまたは514nm波長のアルゴンレーザーなどが含まれるが、必ずしもこれらに限定されるものではない。
前記のように硬化工程を経た後、未硬化の硬化性ペースト組成物を除去する。前記未硬化の硬化性ペースト組成物は、前記のような硬化性樹脂を溶解させうる各種溶剤、例えば、アセトンなどを利用できる。一方、前記硬化性樹脂がカルボン酸基のように、親水性基を有する樹脂である場合には、水溶性アルカリ化合物、例えば、テトラメチルアンモニウムヒドロキシド、コリン、トリメチル2−ヒドロキシドエチルアンモニウムヒドロキシドなどの有機アルカリ化合物なども使用できるが、必ずしもこれらに限定されるものではない。
このように、本発明の硬化性ペースト組成物のパターニングは、局部的な硬化によって行われる。したがって、TFTの基板及び/または有機半導体層は、TFTの製造時に高温に曝されない。それにより、本発明のTFTの基板及び有機半導体層は、熱による損傷が実質的に防止される。さらに、局部的な硬化工程を利用するため、例えば、複雑なフォトレジスト工程が排除され、連続工程への適用も可能であるため、生産性も向上させうる。
前記のような本発明のTFT及び前記のような本発明のTFTの製造方法によって製造されたTFTは、液晶表示装置(Liquid Crystal Display:LCD)または有機発光表示装置のような平板表示装置に備えられうる。
図3は、その一例である有機発光表示装置に前記TFTを適用したところを示す図面である。
図3は、有機発光表示装置のうち、一つの副画素を示したものであり、そのような各副画素には、自発光素子としてOLEDを備えており、少なくとも一つ以上のTFTが備えられている。そして、別途のキャパシタ(図示せず)がさらに備えられている。
そのような有機発光表示装置は、OLEDの発光色によって多様な画素パターンを有するが、好ましくは、赤色、緑色、青色の画素パターンを備える。
そのような赤色(R)、緑色(G)、青色(B)色の各副画素は、図3に示すようなTFT構造と、自発光素子であるOLEDとを有する。そして、TFTを備えるが、このTFTは、前記の実施例に係るTFTでありうる。しかし、必ずしもこれに限定されるのではなく、多様な構造のTFTを備え得る。
図3に示すように、基板21上に前記のTFT20が備えられる。前記TFT20のうち、ゲート電極22、ソース及びドレイン電極24は、前記のように導電性ナノ粒子及び硬化性樹脂の硬化物を含み、図3には、図示されていないが、前記ゲート電極22と連結された第1配線及び/または前記ソース及びドレイン電極24のうち、何れか一つと連結された第2配線、また導電性ナノ粒子及び硬化性樹脂の硬化物を含みうる。本発明に係るTFT20のうち、ゲート電極22、絶縁層23、有機半導体層25については、前記の通りであるため、その詳細な説明を省略する。
TFT20のうち、有機半導体層25を形成した後には、前記TFT20を覆うようにパッシベーション膜27が形成されるが、このパッシベーション膜27は、単層または複数層の構造に形成されており、有機物、無機物、または有機/無機の複合物で形成されうる。
前記パッシベーション膜27の上部には、OLED30の一電極である第1電極31が形成され、その上部に画素分離膜28が形成され、その画素分離膜28に、所定の開口部28aを形成した後、OLED30の有機発光膜32を形成する。
前記OLED30は、電流の流れによって赤色、緑色、青色の光を発光して、所定の画像情報を表示するものであって、TFT20のソース/ドレイン電極24のうち、何れか一電極と連結された第1電極31と、全体画素を覆うように備えられた第2電極33、及びそれらの第1電極31と第2電極33との間に配置されて発光する有機発光膜32とから構成される。本発明は、必ずしも前記のような構造に限定されるものではなく、多様な有機発光表示装置の構造がそのまま適用されうるということは言うまでもない。この時、ソース/ドレイン電極24の一電極と連結された第1電極31を画素電極とも言う。
前記有機発光膜32は、低分子または高分子有機膜が使用されうるが、低分子有機膜を使用する場合、ホール注入層(Hole Injection Layer:HIL)、ホール輸送層(Hole Transport Layer:HTL)、発光層(Emission Layer:EML)、電子輸送層(Electron Transport Layer:ETL)、電子注入層(Electron Injection Layer:EIL)などが単一、あるいは複合の構造に積層されて形成されうるが、使用可能な有機材料としても銅フタロシアニン(CuPc)、N,N−ジ(ナフタレン−1−イル)−N,N’−ジフェニル−ベンジジン(NPB)、トリス−8−ヒドロキシキノリンアルミニウム(Alq)などをはじめとして多様に適用可能である。それらの低分子有機膜は、真空蒸着の方法で形成される。
高分子有機膜の場合には、大体HTL及びEMLが備えられた構造を有し、この時、前記HTLとしてPEDOT(ポリエチレンジオキシチオフェン)を使用し、EMLとしてPPV(ポリフェニレンビニレン)系及びポリフルオレン系等の高分子有機物質を使用し、それをスクリーン印刷やインクジェット印刷方法等で形成できる。
前記のような有機膜は、必ずしもそれらに限定されるものではなく、多様な実施例が適用されうるということは言うまでもない。
前記第1電極31は、アノード電極の機能を行い、前記第2電極33は、カソード電極の機能を行うが、もちろん、それらの第1電極31と第2電極33との極性は逆であってもよい。
このように本発明に係るTFTは、図3のように各副画素に搭載されてもよく、画像が具現されないドライバ回路(図示せず)にも搭載可能である。
(実施例)
実施例1
硬化性樹脂としてフォトレジストインク(Clriant社製)及び導電性ナノ粒子としてAg粒子が含まれたAgインク(Cabot社製、Ag粒子の平均粒径は30nmである)を準備し、9:1の重量比で混合した。前記混合物をガラス基板上に900rpmで30秒間スピンコーティングした後、110℃で2分30秒間ソフトベーキングさせた。この後、第1配線パターンに沿って25mJ/cmの露光エネルギーに5秒間露光させた後、現像液に60秒間浸漬させて現像した。それを130℃で3分間ハードベーキングさせ、幅が15μmであり、高さが1μmであるパターンを形成した。
それから得た第1配線のTEM(Transmission Electron Microscopic)写真は、図4に示す。図4から本発明に係る第1配線が形成されたことが分かる。
実施例2
硬化性樹脂として5wt%のPVA溶液及び導電性ナノ粒子としてAg粒子が含まれたAgインク(Cabot社製、Ag粒子の平均粒径は30nmである)を準備し、9:1の重量比で混合した。前記混合物をガラス基板上に1000rpmで30秒間スピンコーティングした後、常温で10分間乾燥させた。この後、第1配線パターンに沿って600mJ/cmの露光エネルギーに120秒間露光させた後、現像液に60秒間浸漬させて現像した。それを100℃で20分間ハードベーキングさせ、幅が15μmであり、高さが1μmであるパターンを形成した。
前記では、本発明の好ましい実施例を参照して説明したが、当業者ならば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で、本発明を多様に修正及び変更させうるということを理解できるであろう。
本発明は、平板表示装置に関連した技術分野に好適に適用され得る。
本発明に係るTFTの一実施例を示す平面図である。 図1でのI−Iの断面図である。 本発明に係る平板表示装置の一実施例を示す断面図である。 本発明に係るTFTのうち、第1配線のTEM写真である。
符号の説明
11、21 基板
12、22 ゲート電極
12a 第1配線
13、23 絶縁層
14、24 ソース及びドレイン電極
14a 第2配線
15、25 有機半導体層
27 パッシベーション膜
28 画素分離膜
30 OLED
31 第1電極
33 第2電極

Claims (13)

  1. ゲート電極と、
    前記ゲート電極と絶縁されたソース及びドレイン電極と、
    前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層と、
    前記ソース及びドレイン電極及び前記有機半導体層と前記ゲート電極とを絶縁させる絶縁層と、
    前記ゲート電極と連結された第1配線と、
    前記ソース及びドレイン電極の何れか一つと連結された第2配線と、を備え、
    前記ゲート電極、前記第1配線、前記ソース及びドレイン電極、及び、前記第2配線のうち、少なくとも何れか一つが導電性ナノ粒子及び硬化性樹脂の硬化物を含むことを特徴とする薄膜トランジスタ。
  2. 前記導電性ナノ粒子は、Au、Ag、Cu、Ni、Pt、Pd及びAlのナノ粒子からなる群から選択された一つ以上であることを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記導電性ナノ粒子は、2.0m/gないし10.0m/gの比表面積を有することを特徴とする請求項1に記載の薄膜トランジスタ。
  4. 前記導電性ナノ粒子は、10nmないし100nmの平均粒径を有することを特徴とする請求項1に記載の薄膜トランジスタ。
  5. 前記硬化性樹脂の硬化物は、フタレート系樹脂、エポキシ樹脂、ウレア系樹脂、メラミン系樹脂、アセチレン系樹脂、ピロール系樹脂、チオフェン系樹脂、オレフィン系樹脂及びアルコール系樹脂からなる群から選択された一つ以上の硬化物であることを特徴とする請求項1に記載の薄膜トランジスタ。
  6. 前記硬化性樹脂の硬化物は、ポリエチレンフタレート、ポリブチレンフタレート、ポリジヒドロキシメチルシクロヘキシルテレフタレート、ウレア−ホルムアルデヒド樹脂、メラミン(2,4,6−トリアミノ−1,3,5−トリアジン−ホルムアルデヒド樹脂、メラミン−ウレア樹脂、メラミン−フェノル樹脂、ポリアセチレン、ポリピロール、ポリ(3−アルキルチオフェン)、ポリフェニレンビ二リデン、ポリエチレンビ二リデン及びポリビニルアルコールからなる群から選択された一つ以上の硬化物であることを特徴とする請求項1に記載の薄膜トランジスタ。
  7. 前記ゲート電極、前記第1配線、前記ソース及びドレイン電極、及び、前記第2配線のうち、少なくとも何れか一つの表面粗度が5Åないし500Åであることを特徴とする請求項1に記載の薄膜トランジスタ。
  8. 前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、α−4−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸イミド及びその誘導体、ペリレンテトラカルボン酸ニ無水物及びその誘導体、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリチオフェン−複素環芳香族共重合体及びその誘導体、ナフタレンのオリゴアセン及びそれらの誘導体、α−5−チオフェンのオリゴチオフェン及びそれらの誘導体、金属含有/非含有のフタロシアニン及びそれらの誘導体、ピロメリット酸二無水物及びその誘導体、ピロメリット酸ジイミド及びそれらの誘導体からなる群から選択された一つ以上の物質であることを特徴とする請求項1に記載の薄膜トランジスタ。
  9. 導電性ナノ粒子及び硬化性樹脂を含む硬化性ペースト組成物を提供する工程と、
    前記硬化性ペースト組成物を基板に塗布する工程と、
    ゲート電極、前記ゲート電極と連結された第1配線、ソース及びドレイン電極、及び、前記ソース及びドレイン電極の何れか一つと連結された第2配線のうち、少なくとも何れか一つのパターンに沿って前記硬化性ペースト組成物を硬化させる工程と、
    未硬化の硬化性ペースト組成物を除去し、前記ゲート電極、前記第1配線、前記ソース及びドレイン電極、及び、前記第2配線のうち、少なくとも何れか一つを形成する工程と、を含む薄膜トランジスタの製造方法。
  10. 前記硬化性ペースト組成物は、TEOS、テルピネオール、ブチルカルビトール、ブチルカルビトールアセテート、トルエン及びテキサノールからなる群から選択された一つ以上のビークルをさらに含むことを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
  11. 前記硬化性ペースト組成物の粘度は、10cpsないし100cpsであることを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
  12. 前記硬化工程をUVレーザーまたはIRレーザーを利用して行うことを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
  13. 請求項1ないし請求項8の何れか1項に記載の薄膜トランジスタを各副画素に備え、前記薄膜トランジスタのソース電極またはドレイン電極に画素電極が接続されたことを特徴とする平板表示装置。
JP2005351028A 2004-12-04 2005-12-05 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備えた平板表示装置 Pending JP2006165559A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040101523A KR100669802B1 (ko) 2004-12-04 2004-12-04 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치

Publications (1)

Publication Number Publication Date
JP2006165559A true JP2006165559A (ja) 2006-06-22

Family

ID=36120903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351028A Pending JP2006165559A (ja) 2004-12-04 2005-12-05 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備えた平板表示装置

Country Status (5)

Country Link
US (2) US20060118789A1 (ja)
EP (1) EP1677374B1 (ja)
JP (1) JP2006165559A (ja)
KR (1) KR100669802B1 (ja)
CN (1) CN1979910A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073856A (ja) * 2005-09-09 2007-03-22 Sony Corp 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
JP2009203540A (ja) * 2008-02-29 2009-09-10 Mitsubishi Materials Corp 密着性に優れた銅合金複合膜
JPWO2016067590A1 (ja) * 2014-10-29 2017-08-10 凸版印刷株式会社 薄膜トランジスタおよびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
KR100730192B1 (ko) * 2005-12-24 2007-06-19 삼성에스디아이 주식회사 박막 트랜지스터 및 도전막 제조 방법
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
KR100878872B1 (ko) * 2007-09-03 2009-01-15 성균관대학교산학협력단 나노결정 전도성 탄소층을 게이트 전극으로 포함하여 이루어진 유기 박막 트랜지스터, 이의 제조방법 및 이를 포함하여 이루어진 유기 반도체 소자
KR100934260B1 (ko) * 2007-09-14 2009-12-28 삼성모바일디스플레이주식회사 박막트랜지스터와 그의 제조방법, 유기전계발광표시장치와그의 제조방법 및 레이저 열 전사법용 도너기판
KR100917709B1 (ko) * 2007-10-23 2009-09-21 에스케이씨 주식회사 전도성 고분자 용액 조성물을 이용한 고분자 막
KR20130049075A (ko) * 2011-11-03 2013-05-13 삼성디스플레이 주식회사 신규한 헤테로고리 화합물 및 이를 포함한 유기발광 소자
KR101973166B1 (ko) * 2012-03-27 2019-04-29 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR20150106016A (ko) * 2014-03-10 2015-09-21 삼성디스플레이 주식회사 표시장치
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107316885B (zh) * 2017-06-30 2020-09-25 联想(北京)有限公司 一种有机发光二极管oled显示屏及一种电子设备
CN111863605A (zh) * 2020-07-31 2020-10-30 合肥维信诺科技有限公司 薄膜晶体管及其制备方法和显示器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046422B2 (ja) * 1978-12-07 1985-10-16 東京応化工業株式会社 新規なフオトレジスト組成物
JPH03262187A (ja) * 1990-03-13 1991-11-21 Fujitsu Ltd パターン形成方法
US5561030A (en) * 1991-05-30 1996-10-01 Simon Fraser University Fabrication of electronically conducting polymeric patterns
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
JPH0951098A (ja) * 1995-08-04 1997-02-18 Sharp Corp 薄膜トランジスタおよびその製造方法
WO1997027635A1 (en) * 1996-01-25 1997-07-31 Danionics A/S Electrode/current collector, laminates for an electrochemical device
US7625420B1 (en) * 1997-02-24 2009-12-01 Cabot Corporation Copper powders methods for producing powders and devices fabricated from same
WO1999011105A1 (de) * 1997-08-22 1999-03-04 Siemens Aktiengesellschaft Verfahren zur herstellung elektrisch leitfähiger strukturen
US6280527B1 (en) * 1998-06-12 2001-08-28 International Business Machines Corporation Aqueous quaternary ammonium hydroxide as a screening mask cleaner
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
US6348295B1 (en) * 1999-03-26 2002-02-19 Massachusetts Institute Of Technology Methods for manufacturing electronic and electromechanical elements and devices by thin-film deposition and imaging
JP4250345B2 (ja) * 2000-02-08 2009-04-08 キヤノン株式会社 導電性膜形成用組成物、導電性膜の形成方法および画像形成装置の製造方法
EP1223615A1 (en) * 2001-01-10 2002-07-17 Eidgenössische Technische Hochschule Zürich A method for producing a structure using nanoparticles
US6433359B1 (en) 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
US7078702B2 (en) * 2002-07-25 2006-07-18 General Electric Company Imager
US7317047B2 (en) * 2002-09-24 2008-01-08 E.I. Du Pont De Nemours And Company Electrically conducting organic polymer/nanoparticle composites and methods for use thereof
US6872588B2 (en) * 2002-11-22 2005-03-29 Palo Alto Research Center Inc. Method of fabrication of electronic devices using microfluidic channels
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
WO2004070821A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
US7037767B2 (en) * 2003-03-24 2006-05-02 Konica Minolta Holdings, Inc. Thin-film transistor, thin-film transistor sheet and their manufacturing method
WO2005089090A2 (en) * 2003-10-14 2005-09-29 North Dakota State University Direct write and freeform fabrication apparatus and method
US7569331B2 (en) * 2005-06-01 2009-08-04 Hewlett-Packard Development Company, L.P. Conductive patterning

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073856A (ja) * 2005-09-09 2007-03-22 Sony Corp 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
JP2009203540A (ja) * 2008-02-29 2009-09-10 Mitsubishi Materials Corp 密着性に優れた銅合金複合膜
JPWO2016067590A1 (ja) * 2014-10-29 2017-08-10 凸版印刷株式会社 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
EP1677374A2 (en) 2006-07-05
EP1677374B1 (en) 2013-09-11
KR100669802B1 (ko) 2007-01-16
US20060118789A1 (en) 2006-06-08
EP1677374A3 (en) 2006-08-09
CN1979910A (zh) 2007-06-13
US20080182356A1 (en) 2008-07-31
KR20060062619A (ko) 2006-06-12

Similar Documents

Publication Publication Date Title
JP2006165559A (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備えた平板表示装置
JP4504908B2 (ja) 薄膜トランジスタ及びこれを採用した平板表示装置
CN100568572C (zh) 有机薄膜晶体管,其制造方法以及具有该晶体管的平板显示器
US8043887B2 (en) Thin film transistor, flat panel display including the thin film transistor, and method for manufacturing the thin film transistor and the flat panel display
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
KR100649189B1 (ko) 유기 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된유기 박막 트랜지스터 및 이 유기 박막 트랜지스터를 구비한 평판 표시 장치
JP4455517B2 (ja) 薄膜トランジスタの製造方法
JP4637787B2 (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、該有機薄膜トランジスタの製造方法
US20070290196A1 (en) Organic light emitting display device and method for manufacturing the organic light emitting display device
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR100670407B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100730192B1 (ko) 박막 트랜지스터 및 도전막 제조 방법
KR100659112B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
KR100719569B1 (ko) 평판 디스플레이 장치
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
KR100670274B1 (ko) 유기 전계 발광 소자의 제조 방법 및 유기 전계 발광 소자
KR100647707B1 (ko) 전자 장치, 박막 트랜지스터, 및 평판표시장치
KR100657533B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법 및 이 제조에사용되는 섀도우 마스크
KR100730193B1 (ko) 유기 발광 디스플레이 장치의 제조방법
KR100708723B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR100730187B1 (ko) 유기 박막 트랜지스터 및 그 제조 방법
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071210

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105