JPH0951098A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH0951098A JPH0951098A JP7199538A JP19953895A JPH0951098A JP H0951098 A JPH0951098 A JP H0951098A JP 7199538 A JP7199538 A JP 7199538A JP 19953895 A JP19953895 A JP 19953895A JP H0951098 A JPH0951098 A JP H0951098A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- light
- anodizing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 238000007743 anodising Methods 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 238000004544 sputter deposition Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 25
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 3
- 229910018575 Al—Ti Inorganic materials 0.000 abstract description 2
- 239000010407 anodic oxide Substances 0.000 description 9
- 238000002048 anodisation reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 配線の両側面のみを陽極酸化する場合、配線
上にレジストを残し、陽極酸化用端子部のみ剥き出しに
する。この端子部のみ剥き出しにする方法として、剥離
などの方法があるが、その際、トランジスタの不良をま
ねく恐れがある。 【解決手段】 透光性基板１上の周辺に、トランジスタ
下部に設けた遮光膜２と同じ金属からなる金属膜を形成
し、その金属膜が部分的に露出するようにし、それ以外
の部分は絶縁膜３およびゲート絶縁膜５を、基板周辺を
マスクしてスパッタ法により堆積する、もしくはＣＶＤ
法により堆積する。さらに、露出した遮光膜と同一の金
属からなる金属膜上の一部にゲート電極６を成膜して、
陽極酸化用端子部２０を形成する。陽極酸化用端子部２
０の配線スペース１９に配線をすることにより、ゲート
電極６と陽極酸化用端子部２０が電気的に導通がとれ
て、ゲート電極を陽極酸化することができる。
上にレジストを残し、陽極酸化用端子部のみ剥き出しに
する。この端子部のみ剥き出しにする方法として、剥離
などの方法があるが、その際、トランジスタの不良をま
ねく恐れがある。 【解決手段】 透光性基板１上の周辺に、トランジスタ
下部に設けた遮光膜２と同じ金属からなる金属膜を形成
し、その金属膜が部分的に露出するようにし、それ以外
の部分は絶縁膜３およびゲート絶縁膜５を、基板周辺を
マスクしてスパッタ法により堆積する、もしくはＣＶＤ
法により堆積する。さらに、露出した遮光膜と同一の金
属からなる金属膜上の一部にゲート電極６を成膜して、
陽極酸化用端子部２０を形成する。陽極酸化用端子部２
０の配線スペース１９に配線をすることにより、ゲート
電極６と陽極酸化用端子部２０が電気的に導通がとれ
て、ゲート電極を陽極酸化することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置にお
いて絵素選択用のスイッチング素子や、液晶駆動用のド
ライバー素子として用いられる薄膜トランジスタおよび
その製造方法に関するものである。
いて絵素選択用のスイッチング素子や、液晶駆動用のド
ライバー素子として用いられる薄膜トランジスタおよび
その製造方法に関するものである。
【０００２】
【従来の技術】従来、薄膜型の絶縁ゲイト型電界効果ト
ランジスタ（ＴＦＴ）等の薄膜デバイスにおいて、薄膜
デバイスを形成した場合、半導体薄膜中に多くのトラッ
プ準位が局在している。そのため、このトラップ準位を
介してかなり多くのＯＦＦ電流が流れてしまい、データ
ーの保持特性を悪化させている。したがって、ＯＦＦ電
流を小さく抑えることが急務となっている。
ランジスタ（ＴＦＴ）等の薄膜デバイスにおいて、薄膜
デバイスを形成した場合、半導体薄膜中に多くのトラッ
プ準位が局在している。そのため、このトラップ準位を
介してかなり多くのＯＦＦ電流が流れてしまい、データ
ーの保持特性を悪化させている。したがって、ＯＦＦ電
流を小さく抑えることが急務となっている。
【０００３】ＯＦＦ電流を小さく抑えるためには、ＴＦ
Ｔのオンオフ比を高くし、高耐圧化を実現させる必要が
ある。そのためには、薄膜トランジスタのソース・ドレ
イン領域近傍のチャネル端に、不純物を含まない領域
（オフセット領域）を設け、ソース領域とドレイン領域
との間に形成されるＰＮ接合部の電界集中を緩和して、
ＯＦＦ電流を低減させるという方法もあり、その試みも
行われている。
Ｔのオンオフ比を高くし、高耐圧化を実現させる必要が
ある。そのためには、薄膜トランジスタのソース・ドレ
イン領域近傍のチャネル端に、不純物を含まない領域
（オフセット領域）を設け、ソース領域とドレイン領域
との間に形成されるＰＮ接合部の電界集中を緩和して、
ＯＦＦ電流を低減させるという方法もあり、その試みも
行われている。
【０００４】オフセット領域を形成するための方法の一
例として、陽極酸化法を用いてゲート電極の側面に陽極
酸化膜を形成し、それをマスクとしてイオン注入を行
い、オフセット領域を形成する方法が、特開平６−３３
８６１２号公報に開示されている。
例として、陽極酸化法を用いてゲート電極の側面に陽極
酸化膜を形成し、それをマスクとしてイオン注入を行
い、オフセット領域を形成する方法が、特開平６−３３
８６１２号公報に開示されている。
【０００５】上記の方法によれば、図７から図８に示す
ようなプロセスによりオフセット領域が得られる。以下
に、図面を用いてそのプロセスの説明をする。
ようなプロセスによりオフセット領域が得られる。以下
に、図面を用いてそのプロセスの説明をする。
【０００６】まず、図７の（Ａ）に示すように、ガラス
などからなる透光性基板１上に遮光膜２を、金属もしく
は金属シリサイドを用いて半導体層４より一回り大きく
なるように形成し、その上に絶縁膜３を堆積する。その
後、半導体層４を遮光膜２のパターンに重ね合わせるよ
うに形成する。その後、図７の（Ｂ）に示すように、ゲ
ート絶縁膜５をその上に堆積する。
などからなる透光性基板１上に遮光膜２を、金属もしく
は金属シリサイドを用いて半導体層４より一回り大きく
なるように形成し、その上に絶縁膜３を堆積する。その
後、半導体層４を遮光膜２のパターンに重ね合わせるよ
うに形成する。その後、図７の（Ｂ）に示すように、ゲ
ート絶縁膜５をその上に堆積する。
【０００７】次に、図７の（Ｃ）に示すように、ゲート
電極６としてＡｌまたはＡｌ合金を堆積する。その後、
図７の（Ｄ）に示すように、パターン形成を行う。その
後、図７の（Ｅ）に示すように、パターン形成に用いた
レジスト７を除去せずに、陽極酸化を行い、ゲート電極
の側面にのみ陽極酸化膜８を形成する。以下、この陽極
酸化膜８をサイド陽極酸化膜８と呼ぶ。この際、陽極酸
化をするために、配線を接続するための陽極酸化端子部
３０として、ゲート電極と導通をとるために、レジスト
７の端部を剥離し、ゲート電極６の端部を剥き出しにす
る必要がある。次に、図８の（Ｆ）に示すように、レジ
スト７を剥離した後、ゲート電極であるＡｌの耐熱性を
向上させるため、陽極酸化を行う。この際、ゲート電極
の上面のみならず、ゲート電極側面も陽極酸化されて、
陽極酸化物９が形成させる。その後、イオンドープを行
い、不純物領域１０を形成する。
電極６としてＡｌまたはＡｌ合金を堆積する。その後、
図７の（Ｄ）に示すように、パターン形成を行う。その
後、図７の（Ｅ）に示すように、パターン形成に用いた
レジスト７を除去せずに、陽極酸化を行い、ゲート電極
の側面にのみ陽極酸化膜８を形成する。以下、この陽極
酸化膜８をサイド陽極酸化膜８と呼ぶ。この際、陽極酸
化をするために、配線を接続するための陽極酸化端子部
３０として、ゲート電極と導通をとるために、レジスト
７の端部を剥離し、ゲート電極６の端部を剥き出しにす
る必要がある。次に、図８の（Ｆ）に示すように、レジ
スト７を剥離した後、ゲート電極であるＡｌの耐熱性を
向上させるため、陽極酸化を行う。この際、ゲート電極
の上面のみならず、ゲート電極側面も陽極酸化されて、
陽極酸化物９が形成させる。その後、イオンドープを行
い、不純物領域１０を形成する。
【０００８】次に、図８の（Ｇ）に示すように、イオン
ドープを行った後、サイド陽極酸化膜８をエッチングす
る。その後、上面からレーザー光を照射して、不純物領
域を活性化させて、オフセット領域１１を形成する。
ドープを行った後、サイド陽極酸化膜８をエッチングす
る。その後、上面からレーザー光を照射して、不純物領
域を活性化させて、オフセット領域１１を形成する。
【０００９】次に、図８の（Ｈ）に示すように、層間絶
縁膜１２を堆積する。その後、図８の（Ｉ）に示すよう
に、コンタクトホールを形成して、ソース領域、ドレイ
ン領域の電極および配線１３を形成する。その後、図８
の（Ｊ）に示すように、最後に、パッシベーション膜１
４を堆積して、薄膜トランジスタ３１が完成する。
縁膜１２を堆積する。その後、図８の（Ｉ）に示すよう
に、コンタクトホールを形成して、ソース領域、ドレイ
ン領域の電極および配線１３を形成する。その後、図８
の（Ｊ）に示すように、最後に、パッシベーション膜１
４を堆積して、薄膜トランジスタ３１が完成する。
【００１０】
【発明が解決しようとする課題】上記で説明したよう
に、配線の両側面に陽極酸化を行う場合、陽極酸化のた
めの配線と配線上にレジストののったゲート電極６とを
電気的に接続しなければならないため、陽極酸化端子部
３０はゲート電極６を剥き出しにする必要がある。ゲー
ト電極６を剥き出しにする方法として、陽極酸化端子部
３０をレジスト剥離液に浸けたり、アセトン等の有機溶
剤でレジストを取る等の方法、あるいは、ゲート電極６
をパターン形成した後、端子部３０となる部分にゲート
電極６と電気的に接続するように、銀ペースト等の導電
性のものを塗る等の方法が考えられる。
に、配線の両側面に陽極酸化を行う場合、陽極酸化のた
めの配線と配線上にレジストののったゲート電極６とを
電気的に接続しなければならないため、陽極酸化端子部
３０はゲート電極６を剥き出しにする必要がある。ゲー
ト電極６を剥き出しにする方法として、陽極酸化端子部
３０をレジスト剥離液に浸けたり、アセトン等の有機溶
剤でレジストを取る等の方法、あるいは、ゲート電極６
をパターン形成した後、端子部３０となる部分にゲート
電極６と電気的に接続するように、銀ペースト等の導電
性のものを塗る等の方法が考えられる。
【００１１】剥離液や有機溶剤に浸ける方法は、液面に
浸ける位置を制御しにくく、工程が増え手間がかかる
上、廃液処理を行わなければならないという課題があ
る。
浸ける位置を制御しにくく、工程が増え手間がかかる
上、廃液処理を行わなければならないという課題があ
る。
【００１２】また、陽極酸化端子部３０となる部分に導
電性物質を塗る方法は、サイド陽極酸化後のレジスト剥
離工程で導電性物質が剥がれ、剥離液中に残った物質が
基板上に付着し、トランジスタの不良を招く恐れがあ
る。
電性物質を塗る方法は、サイド陽極酸化後のレジスト剥
離工程で導電性物質が剥がれ、剥離液中に残った物質が
基板上に付着し、トランジスタの不良を招く恐れがあ
る。
【００１３】本発明は、上記のような課題を解決するた
めになされたものであり、陽極酸化工程を簡略化し、信
頼性の高い薄膜トランジスタを提供することを目的とす
るものである。
めになされたものであり、陽極酸化工程を簡略化し、信
頼性の高い薄膜トランジスタを提供することを目的とす
るものである。
【００１４】
【課題を解決するための手段】本発明は、透光性基板上
に、絶縁膜、半導体層、ゲート絶縁膜、ゲート電極、ソ
ース電極、ドレイン電極を形成してなる薄膜トランジス
タにおいて、前記透光性基板の上のトランジスタ形成部
の下側に金属からなる遮光膜を形成し、前記ゲート電極
を導電性材料にて形成し、前記透光性基板の端部に、前
記遮光膜と同じ金属からなる陽極酸化用端子を形成した
ことを特徴とする。
に、絶縁膜、半導体層、ゲート絶縁膜、ゲート電極、ソ
ース電極、ドレイン電極を形成してなる薄膜トランジス
タにおいて、前記透光性基板の上のトランジスタ形成部
の下側に金属からなる遮光膜を形成し、前記ゲート電極
を導電性材料にて形成し、前記透光性基板の端部に、前
記遮光膜と同じ金属からなる陽極酸化用端子を形成した
ことを特徴とする。
【００１５】また、本発明は、透光性基板上に、トラン
ジスタ部の遮光膜として金属からなる遮光膜を堆積し、
同時に透光性基板の端部に、陽極酸化を行うための陽極
酸化用端子部を遮光膜と同じ金属からなる金属膜でパタ
ーン形成する工程と、前記遮光膜の上に絶縁膜を堆積
し、その後、半導体層を形成し、ゲート絶縁膜を堆積し
た後、導電性材料からなるゲート電極を陽極酸化するた
め、前記陽極酸化用端子部とゲート電極とが電気的に導
通するように、陽極酸化用端子部の一部の上に、ゲート
電極と同じ導電性材料からなる膜を堆積し、ゲート電極
のパターン形成を行う工程と、前記陽極酸化用端子部を
用いて陽極酸化法によりゲート電極の側面に酸化膜を形
成する工程を有することを特徴とする。
ジスタ部の遮光膜として金属からなる遮光膜を堆積し、
同時に透光性基板の端部に、陽極酸化を行うための陽極
酸化用端子部を遮光膜と同じ金属からなる金属膜でパタ
ーン形成する工程と、前記遮光膜の上に絶縁膜を堆積
し、その後、半導体層を形成し、ゲート絶縁膜を堆積し
た後、導電性材料からなるゲート電極を陽極酸化するた
め、前記陽極酸化用端子部とゲート電極とが電気的に導
通するように、陽極酸化用端子部の一部の上に、ゲート
電極と同じ導電性材料からなる膜を堆積し、ゲート電極
のパターン形成を行う工程と、前記陽極酸化用端子部を
用いて陽極酸化法によりゲート電極の側面に酸化膜を形
成する工程を有することを特徴とする。
【００１６】また、本発明は、陽極酸化用端子部におい
て、配線を行うスペース以外の部分に、遮光膜上の絶縁
膜およびゲート絶縁膜を、基板周辺をマスクしてスパッ
タを行う方法もしくはＣＶＤ法により、堆積することを
特徴とする。
て、配線を行うスペース以外の部分に、遮光膜上の絶縁
膜およびゲート絶縁膜を、基板周辺をマスクしてスパッ
タを行う方法もしくはＣＶＤ法により、堆積することを
特徴とする。
【００１７】また、本発明は、ゲート電極は、前記陽極
酸化用端子部と電気的に接続し、なおかつ、陽極酸化用
端子部において遮光膜と同じ金属が露出するようにパタ
ーン形成することを特徴とする。
酸化用端子部と電気的に接続し、なおかつ、陽極酸化用
端子部において遮光膜と同じ金属が露出するようにパタ
ーン形成することを特徴とする。
【００１８】以上のように本発明によれば、薄膜トラン
ジスタの基板上に遮光膜として金属をパターン形成する
際、陽極酸化を行う端子として、遮光膜の形成と同時に
基板端部にも、遮光膜と同じ金属を用いて膜状の陽極酸
化端子を形成する。その露出した遮光膜と同じ金属から
なる膜状の端子の上に、ゲートメタルを成膜すること
で、電気的に導通が図れ、陽極酸化工程を簡略化でき、
製造コストも削減でき、信頼性の高い薄膜トランジスタ
を提供することができる。
ジスタの基板上に遮光膜として金属をパターン形成する
際、陽極酸化を行う端子として、遮光膜の形成と同時に
基板端部にも、遮光膜と同じ金属を用いて膜状の陽極酸
化端子を形成する。その露出した遮光膜と同じ金属から
なる膜状の端子の上に、ゲートメタルを成膜すること
で、電気的に導通が図れ、陽極酸化工程を簡略化でき、
製造コストも削減でき、信頼性の高い薄膜トランジスタ
を提供することができる。
【００１９】
【発明の実施の形態】本発明の実施例である薄膜トラン
ジスタについて、図１から図６を用いて以下に説明す
る。本発明は以下の実施例に限定されるものではない。
ジスタについて、図１から図６を用いて以下に説明す
る。本発明は以下の実施例に限定されるものではない。
【００２０】図１から図６は、液晶表示パネルのトップ
ゲート型トランジスタの一画素部分の要素部を構成す
る、主としてスイッチング素子としての薄膜トランジス
タの作製工程の断面図を示す図である。
ゲート型トランジスタの一画素部分の要素部を構成す
る、主としてスイッチング素子としての薄膜トランジス
タの作製工程の断面図を示す図である。
【００２１】図１の（Ａ）に示すように、ガラスなどか
らなる透光性基板１上に遮光膜２としてＴａを１５０ｎ
ｍ堆積し、アイランド状に形成する。このとき、基板１
の端部に、後の工程で陽極酸化端子部２０として使用す
るために、遮光膜と同じ金属であるＴａを用いて遮光膜
２の形成と同時に陽極酸化端子部２０を形成する。
らなる透光性基板１上に遮光膜２としてＴａを１５０ｎ
ｍ堆積し、アイランド状に形成する。このとき、基板１
の端部に、後の工程で陽極酸化端子部２０として使用す
るために、遮光膜と同じ金属であるＴａを用いて遮光膜
２の形成と同時に陽極酸化端子部２０を形成する。
【００２２】次に、図１の（Ｂ）に示すように、陽極酸
化端子部２０において陽極酸化を行う際、配線するため
の配線スペース１９の部分に膜が付かないように、絶縁
膜３としてＳｉＯ2 を３００ｎｍ堆積する。図１の
（Ｃ）に示すように、基板１の周辺を基板ホルダー（ト
レー）４０に保持した後、スパッタ法で絶縁膜３として
ＳｉＯ2 を堆積する。堆積する際、基板ホルダー４０の
一部がマスクとなり、基板１においてスパッタされない
領域４１とスパッタされる領域４２に区別される。次
に、図２の（Ｄ）に示すように、シリコン層を厚さ５０
ｎｍ堆積して半導体層４を形成する。
化端子部２０において陽極酸化を行う際、配線するため
の配線スペース１９の部分に膜が付かないように、絶縁
膜３としてＳｉＯ2 を３００ｎｍ堆積する。図１の
（Ｃ）に示すように、基板１の周辺を基板ホルダー（ト
レー）４０に保持した後、スパッタ法で絶縁膜３として
ＳｉＯ2 を堆積する。堆積する際、基板ホルダー４０の
一部がマスクとなり、基板１においてスパッタされない
領域４１とスパッタされる領域４２に区別される。次
に、図２の（Ｄ）に示すように、シリコン層を厚さ５０
ｎｍ堆積して半導体層４を形成する。
【００２３】次に、図２の（Ｅ）および図（Ｆ）に示す
ように、陽極酸化端子部２０の配線スペース１９上に膜
が付かないように、ＣＶＤ法で堆積するとき、ＣＶＤ装
置の反応室４３内で、基板１の周辺をクランプリング４
４で押さえて、基板１をセットし、ゲート絶縁膜５とし
てＳｉＯ2 を堆積する。
ように、陽極酸化端子部２０の配線スペース１９上に膜
が付かないように、ＣＶＤ法で堆積するとき、ＣＶＤ装
置の反応室４３内で、基板１の周辺をクランプリング４
４で押さえて、基板１をセットし、ゲート絶縁膜５とし
てＳｉＯ2 を堆積する。
【００２４】次に、図２の（Ｇ）に示すように、ゲート
電極６としてＡｌ−Ｔｉ（１．０ｗｔ％）（Ａｌ中にＴ
ｉを濃度１重量％含むＡｌ合金）を用いてスパッタにて
３５０ｎｍ堆積する。
電極６としてＡｌ−Ｔｉ（１．０ｗｔ％）（Ａｌ中にＴ
ｉを濃度１重量％含むＡｌ合金）を用いてスパッタにて
３５０ｎｍ堆積する。
【００２５】次に、図３の（Ｈ）に示すように、Ａｌ−
Ｔｉ（１．０ｗｔ％）またはＡｌ合金６の上に、レジス
ト７を形成した後、ゲート電極６をパターニングする。
このとき、ゲート電極６上にはレジストが残る。
Ｔｉ（１．０ｗｔ％）またはＡｌ合金６の上に、レジス
ト７を形成した後、ゲート電極６をパターニングする。
このとき、ゲート電極６上にはレジストが残る。
【００２６】図３の（Ｉ）および（Ｊ）は基板１の断面
と平面の構造を示し、（Ｉ）は平面図（Ｊ）のＸ−Ｘ断
面での断面図である。図４は陽極酸化の方法を示す。ゲ
ート配線上にレジスト７が残っている状態で、陽極酸化
端子部２０において金属膜が露出している部分である配
線スペース１９を金属グリップ４５を用いてはさみ、電
源と結線する。そして、基板１を３％のシュウ酸からな
る電解液に浸漬し、８Ｖの電圧、０．１２５ｍＡ／ｃｍ
2 の電流を印加して、ゲート電極６の両側面にサイド陽
極酸化膜８を形成する。この場合、ゲート電極の上面に
はレジストが残っているので、陽極酸化はされない。
と平面の構造を示し、（Ｉ）は平面図（Ｊ）のＸ−Ｘ断
面での断面図である。図４は陽極酸化の方法を示す。ゲ
ート配線上にレジスト７が残っている状態で、陽極酸化
端子部２０において金属膜が露出している部分である配
線スペース１９を金属グリップ４５を用いてはさみ、電
源と結線する。そして、基板１を３％のシュウ酸からな
る電解液に浸漬し、８Ｖの電圧、０．１２５ｍＡ／ｃｍ
2 の電流を印加して、ゲート電極６の両側面にサイド陽
極酸化膜８を形成する。この場合、ゲート電極の上面に
はレジストが残っているので、陽極酸化はされない。
【００２７】次に、図５の（Ｋ）に示すように、レジス
ト７を剥離して、ゲート電極上面を露出させる。
ト７を剥離して、ゲート電極上面を露出させる。
【００２８】図５の（Ｌ）および（Ｍ）は基板１の断面
と平面の構造を示し、（Ｌ）は平面図（Ｍ）のＸ−Ｘ断
面での断面図である。陽極酸化の方法は図４と同じであ
る。陽極酸化端子部２０において金属膜が露出している
部分である配線スペース１９を金属グリップ４５を用い
てはさみ、電源と結線する。そして、基板１を電解液
（３％酒石酸アンモニウムとエチレングリコールの比が
１：９の溶液）に浸漬し、８０Ｖの電圧、０．５ｍＡ／
ｃｍ2 の電流を印加して、陽極酸化を行う。この陽極酸
化の工程では、ゲート電極上面のみならず、ゲート電極
側面も陽極酸化され、耐熱性に優れた陽極酸化膜９を形
成することができる。
と平面の構造を示し、（Ｌ）は平面図（Ｍ）のＸ−Ｘ断
面での断面図である。陽極酸化の方法は図４と同じであ
る。陽極酸化端子部２０において金属膜が露出している
部分である配線スペース１９を金属グリップ４５を用い
てはさみ、電源と結線する。そして、基板１を電解液
（３％酒石酸アンモニウムとエチレングリコールの比が
１：９の溶液）に浸漬し、８０Ｖの電圧、０．５ｍＡ／
ｃｍ2 の電流を印加して、陽極酸化を行う。この陽極酸
化の工程では、ゲート電極上面のみならず、ゲート電極
側面も陽極酸化され、耐熱性に優れた陽極酸化膜９を形
成することができる。
【００２９】次に、図６の（Ｎ）に示すように、ゲート
電極６をマスクとして、不純物を注入する。まず、ドー
ピングガスとして、フォスフィン（ＰＨ3 ）と水素（Ｈ
2 ）を用い、加速電圧を８０ｋｅＶ、ドーズ量を５×１
０1 4 ／ｃｍ2 とする条件で、ｎ+ イオンを注入する。
次に、ドーピングガスとして、フッ化ボロン（Ｂ2 Ｆ
6 ）と水素（Ｈ2 ）を用い、加速電圧を６５ｋｅＶ、ド
ーズ量を９×１０1 5 ／ｃｍ2 とする条件で、ｐ+ イオ
ンを注入する。この結果、不純物領域１０を形成する。
電極６をマスクとして、不純物を注入する。まず、ドー
ピングガスとして、フォスフィン（ＰＨ3 ）と水素（Ｈ
2 ）を用い、加速電圧を８０ｋｅＶ、ドーズ量を５×１
０1 4 ／ｃｍ2 とする条件で、ｎ+ イオンを注入する。
次に、ドーピングガスとして、フッ化ボロン（Ｂ2 Ｆ
6 ）と水素（Ｈ2 ）を用い、加速電圧を６５ｋｅＶ、ド
ーズ量を９×１０1 5 ／ｃｍ2 とする条件で、ｐ+ イオ
ンを注入する。この結果、不純物領域１０を形成する。
【００３０】次に、図６の（Ｏ）に示すように、イオン
ドープを行った後、サイド陽極酸化膜８をエッチングす
る。そして、上面からレーザーを照射して、レーザー活
性化を行ってオフセット領域１１を有するソース・ドレ
インを形成する。レーザーとしては、Ｘｅ−Ｃｌエキシ
マレーザーを用い、室温・大気雰囲気中でレーザーのエ
ネルギー密度を３５０ｍｊ／ｃｍ2 とした。
ドープを行った後、サイド陽極酸化膜８をエッチングす
る。そして、上面からレーザーを照射して、レーザー活
性化を行ってオフセット領域１１を有するソース・ドレ
インを形成する。レーザーとしては、Ｘｅ−Ｃｌエキシ
マレーザーを用い、室温・大気雰囲気中でレーザーのエ
ネルギー密度を３５０ｍｊ／ｃｍ2 とした。
【００３１】次に、図６の（Ｐ）に示すように、層間絶
縁膜１２を堆積する。そして、図６の（Ｑ）に示すよう
に、コンタクトホールを形成して、ソース・ドレイン領
域の電極および配線１３を形成する。最後に、図６の
（Ｒ）に示すように、パッシベーション膜１４を堆積し
て、薄膜トランジスタ２１が完成する。
縁膜１２を堆積する。そして、図６の（Ｑ）に示すよう
に、コンタクトホールを形成して、ソース・ドレイン領
域の電極および配線１３を形成する。最後に、図６の
（Ｒ）に示すように、パッシベーション膜１４を堆積し
て、薄膜トランジスタ２１が完成する。
【００３２】
【発明の効果】以上のように本発明によれば、薄膜トラ
ンジスタの基板上に遮光膜として金属をパターン形成す
る際、基板端部にも、陽極酸化を行う端子として、遮光
膜の形成と同時に基板端部にも、遮光膜と同じ金属を用
いて膜状の陽極酸化端子を形成する。その露出した遮光
膜と同じ金属からなる膜状の端子の上に、ゲートメタル
を成膜することで、電気的に導通が図れ、陽極酸化工程
を簡略化でき、信頼性の高い薄膜トランジスタを提供す
ることができる。
ンジスタの基板上に遮光膜として金属をパターン形成す
る際、基板端部にも、陽極酸化を行う端子として、遮光
膜の形成と同時に基板端部にも、遮光膜と同じ金属を用
いて膜状の陽極酸化端子を形成する。その露出した遮光
膜と同じ金属からなる膜状の端子の上に、ゲートメタル
を成膜することで、電気的に導通が図れ、陽極酸化工程
を簡略化でき、信頼性の高い薄膜トランジスタを提供す
ることができる。
【００３３】また、その端子の上には、絶縁膜を堆積し
ないので、絶縁膜をエッチングする等の工程が不要にな
り、製造コストの低減が図れる。
ないので、絶縁膜をエッチングする等の工程が不要にな
り、製造コストの低減が図れる。
【００３４】また、陽極酸化配線時にゲートメタル端子
部上のレジストを剥がす等の工程が不要になり、工程数
が低減でき、製造コストが削減できる。
部上のレジストを剥がす等の工程が不要になり、工程数
が低減でき、製造コストが削減できる。
【図１】実施例の薄膜トランジスタの製造工程を示す図
である。
である。
【図２】実施例の薄膜トランジスタの製造工程を示す図
である。
である。
【図３】実施例の薄膜トランジスタの製造工程を示す図
である。
である。
【図４】陽極酸化の方法を示す図である。
【図５】実施例の薄膜トランジスタの製造工程を示す図
である。
である。
【図６】実施例の薄膜トランジスタの製造工程を示す図
である。
である。
【図７】従来例の薄膜トランジスタの製造工程を示す図
である。
である。
【図８】従来例の薄膜トランジスタの製造工程を示す図
である。
である。
１ 透光性基板 ２ 遮光膜 ３ 絶縁膜 ４ 半導体層 ５ ゲート絶縁膜 ６ ゲート電極 ７ レジスト ８ サイド陽極酸化膜 ９ 陽極酸化膜 １０ 不純物領域 １１ オフセット領域 １２ 層間絶縁膜 １３ ソース・ドレイン領域の電極および配線 １９ 配線スペース部 ２０ ３０ 陽極酸化端子部 ２１ ３１ 薄膜トランジスタ ４０ 基板ホルダー ４１ スパッタされない領域 ４２ スパッタされる領域 ４３ ＣＶＤ反応室 ４４ クランプリング ４５ 金属グリップ
Claims (4)
- 【請求項１】 透光性基板上に、絶縁膜、半導体層、ゲ
ート絶縁膜、ゲート電極、ソース電極、ドレイン電極を
形成してなる薄膜トランジスタにおいて、 前記透光性基板の上のトランジスタ形成部の下側に金属
からなる遮光膜を形成し、 前記ゲート電極を導電性材料にて形成し、 前記透光性基板の端部に、前記遮光膜と同じ金属からな
る陽極酸化用端子を形成したことを特徴とする薄膜トラ
ンジスタ。 - 【請求項２】 透光性基板上に、トランジスタ部の遮光
膜として金属からなる遮光膜を堆積し、同時に透光性基
板の端部に、陽極酸化を行うための陽極酸化用端子部を
遮光膜と同じ金属からなる金属膜でパターン形成する工
程と、 前記遮光膜の上に絶縁膜を堆積し、その後、半導体層を
形成し、ゲート絶縁膜を堆積した後、 導電性材料からなるゲート電極を陽極酸化するため、前
記陽極酸化用端子部とゲート電極とが電気的に導通する
ように、陽極酸化用端子部の一部の上に、ゲート電極と
同じ導電性材料からなる膜を堆積し、ゲート電極のパタ
ーン形成を行う工程と、 前記陽極酸化用端子部を用いて陽極酸化法によりゲート
電極の側面に酸化膜を形成する工程を有することを特徴
とする薄膜トランジスタの製造方法。 - 【請求項３】 陽極酸化用端子部において、配線を行う
スペース以外の部分に、遮光膜上の絶縁膜およびゲート
絶縁膜を、基板周辺をマスクしてスパッタを行う方法も
しくはＣＶＤ法により、堆積することを特徴とする請求
項２記載の薄膜トランジスタの製造方法。 - 【請求項４】 ゲート電極は、前記陽極酸化用端子部と
電気的に接続し、なおかつ、陽極酸化用端子部において
遮光膜と同じ金属が露出するようにパターン形成するこ
とを特徴とする請求項２記載の薄膜トランジスタの製造
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7199538A JPH0951098A (ja) | 1995-08-04 | 1995-08-04 | 薄膜トランジスタおよびその製造方法 |
| US08/685,925 US5830776A (en) | 1995-08-04 | 1996-07-22 | Method of manufacturing thin film transistor |
| KR1019960029674A KR100193039B1 (ko) | 1995-08-04 | 1996-07-23 | 박막 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7199538A JPH0951098A (ja) | 1995-08-04 | 1995-08-04 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0951098A true JPH0951098A (ja) | 1997-02-18 |
Family
ID=16409505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7199538A Pending JPH0951098A (ja) | 1995-08-04 | 1995-08-04 | 薄膜トランジスタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5830776A (ja) |
| JP (1) | JPH0951098A (ja) |
| KR (1) | KR100193039B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011143227A (ja) * | 2009-02-24 | 2011-07-28 | Kinzaburo Nakajima | 義足のソケット部 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4134575B2 (ja) * | 2002-02-28 | 2008-08-20 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| KR100669802B1 (ko) * | 2004-12-04 | 2007-01-16 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치 |
| CN103294249B (zh) * | 2012-08-17 | 2016-05-18 | 上海天马微电子有限公司 | 触摸屏的制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4960719A (en) * | 1988-02-04 | 1990-10-02 | Seikosha Co., Ltd. | Method for producing amorphous silicon thin film transistor array substrate |
| JP2771820B2 (ja) * | 1988-07-08 | 1998-07-02 | 株式会社日立製作所 | アクティブマトリクスパネル及びその製造方法 |
| JP3009438B2 (ja) * | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | 液晶表示装置 |
| JP3092761B2 (ja) * | 1991-12-02 | 2000-09-25 | キヤノン株式会社 | 画像表示装置及びその製造方法 |
| JP3367618B2 (ja) * | 1993-03-30 | 2003-01-14 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよびその作製方法 |
| KR100294026B1 (ko) * | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
| US5414283A (en) * | 1993-11-19 | 1995-05-09 | Ois Optical Imaging Systems, Inc. | TFT with reduced parasitic capacitance |
-
1995
- 1995-08-04 JP JP7199538A patent/JPH0951098A/ja active Pending
-
1996
- 1996-07-22 US US08/685,925 patent/US5830776A/en not_active Expired - Fee Related
- 1996-07-23 KR KR1019960029674A patent/KR100193039B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011143227A (ja) * | 2009-02-24 | 2011-07-28 | Kinzaburo Nakajima | 義足のソケット部 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5830776A (en) | 1998-11-03 |
| KR100193039B1 (ko) | 1999-06-15 |
| KR970013123A (ko) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5523257A (en) | Mis semiconductor device and method of fabricating the same | |
| US5766977A (en) | Method for producing semiconductor device | |
| JP3409542B2 (ja) | 半導体装置の製造方法 | |
| JP3759999B2 (ja) | 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ | |
| KR100305415B1 (ko) | 에칭재료와에칭방법및전자장치제조방법 | |
| JPH05160153A (ja) | 半導体装置の作製方法 | |
| EP0544069B1 (en) | Thin-film transistor panel and method of manufacturing the same | |
| JPH0951098A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2001125510A (ja) | アクティブマトリクス型ｅｌ表示装置 | |
| US5897345A (en) | Semiconductor device and process for fabricating the same | |
| JPH06216156A (ja) | Ｍｉｓ型半導体装置とその作製方法 | |
| JP3431653B2 (ja) | Ｍｉｓ型半導体装置の作製方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2587570B2 (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
| JPH07153971A (ja) | 半導体装置およびその作製方法 | |
| JP3537198B2 (ja) | 半導体装置の作製方法 | |
| KR20110075518A (ko) | 어레이 기판의 제조방법 | |
| JP3395470B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPS63158875A (ja) | 薄膜トランジスタの製造方法 | |
| JP3393834B2 (ja) | 半導体装置の作製方法 | |
| JP2646614B2 (ja) | 半導体装置の製造方法 | |
| JP2002270855A (ja) | 絶縁ゲイト型電界効果トランジスタ | |
| JP3352973B2 (ja) | Ｍｉｓ型半導体装置の作製方法 | |
| JP3358308B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09186101A (ja) | 半導体装置の作製方法 |