KR970013123A - 박막 트랜시스터의 제조 방법 - Google Patents

박막 트랜시스터의 제조 방법 Download PDF

Info

Publication number
KR970013123A
KR970013123A KR1019960029674A KR19960029674A KR970013123A KR 970013123 A KR970013123 A KR 970013123A KR 1019960029674 A KR1019960029674 A KR 1019960029674A KR 19960029674 A KR19960029674 A KR 19960029674A KR 970013123 A KR970013123 A KR 970013123A
Authority
KR
South Korea
Prior art keywords
gate electrode
terminal portion
forming
anodizing
insulating film
Prior art date
Application number
KR1019960029674A
Other languages
English (en)
Other versions
KR100193039B1 (ko
Inventor
사오리 구로가네
히로미 사까모또
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR970013123A publication Critical patent/KR970013123A/ko
Application granted granted Critical
Publication of KR100193039B1 publication Critical patent/KR100193039B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터의 제조 방법에 관한 것으로, 종래 기술의 방법에서, 양극산화용 단자부(30)로 이루어지는 부분의 레지스트를 박리할 필요가 있어 공정이 증가하여 시간이 걸리며, 또한 폐액처리를 행하지 않으면 안된다고 하는 문제가 있었다. 더우기 종래 방법은, 사이드 양극 산화막 형성후의 레지스트 박리 공정으로서 레지스트와 동시에 도전성 물질도 박리되어, 박리 액중에 남아 있는 도전성 물질이 기판 위에 부착하여 트랜지스터의 불량을 초래하며, 또한 레지스트의 박리후, 양극 산화막을 형성할 때 양극 산화하기 위한 배선과 게이트 전극의 도전 불량을 초래하기도 하여 도전성 물질을 다시 도포할 필요가 발생한다고 하는 문제가 있었다. 상기 목적을 달성하기 위해, 본 발명의 박막 트랜지스터의 제조 방법은 절연성을 갖는 투광성 기판 위에 차광막 및 양극 산화용 단자부를 형성하는 제1 단계 ; 상기 차광막 위에 제1 절연막, 반도체층, 제2 절연막을 순차적으로 적층하는 제2 단계; 상기 제2 절연막 위에 상기 양극 산화용 단자부와 전기적으로 접속하도록 게이트 전극을 형성하는 제3 단계 ; 및 상기 게이트 전극의 표면에 양극 산화막을 형성하는 제4 단계를 포함하는 것을 특징으로 한다. 따라서, 본 발명은 액정 표시 장치에서 화소 선택용 스위치 소자나 액정 구동용 드라이버 소자로서 사용될 수 있다.

Description

박막 트랜시스터의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제13은 도12에 도시하는 박막 트랜지스터의 제조 공정의 다음 제조 공정 즉, 게이트 전극 상부 및 측부에 양극 산화막을 형성하는 공정을 도시하는 단면 모식도.

Claims (11)

  1. 절연성을 갖는 투강성 기판 위에 차광막 및 양극 산화용 단자부를 형성하는 제1 단계 ; 상기 차광막 위에 제1 절연막, 반도체층, 제2 절연막을 순차적으로 적층하는 제2 단계; 상기 제2 절연막 위에 상기 양극 산화용 단자부와 전기적으로 접속하도록 게이트 전극을 형성하는 제3 단계 ; 및 상기 게이트 전극의 표면에 양극 산화막을 형성하는 제4 단계를 포함하는 것을 특징으로 하는 박막 트랜시스터의 제조 방법.
  2. 제1항에 있어서, 상기 차광막 및 양극 산화용 단자부는 동일한 금속으로 형성되는 것을 특징으로 하는 박막 트랜시스터의 제조 방법.
  3. 제1항에 있어서, 상기 차광막 및 양극 산화용 단자부는 동시에 형성되는 것을 특징으로 하는 박막 트랜시스터의 제조 방법.
  4. 제1항에 있어서, 상기 제1 단계는 투광성 기판 위에 금속을 적층하는 단계 ; 및 상기 금속을 패터닝함으로써 차광막과 양극 산화용 단자부를 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜시스터의 제조 방법.
  5. 제1항에 있어서, 상기 제2 단계는 상기 양극 산화용 단자부의 배선 공간을 마스크하여 행하는 것을 특징으로 하는 박막 트랜시스터의 제조 방법.
  6. 제1항에 있어서, 상기 제3 단계는 상기 양극 산화용 단자부의 배선 공간을 마스크하여 행하는 것을 특징으로 하는 박막 트랜시스터의 제조 방법.
  7. 제1항에 있어서, 상기 제3 단계는 상기 제2 절연막 및 양극 산화용 단자부 위에 상기 양극 산화용 단자부의 배선 공간이 노출하도록 게이트 전극이 되는 도전성 재료를 적층하는 단계 ; 및 상기 도전성 재료를 레지스트를 이용하여 패터닝함으로써 상기 제2 절연막 위에 상기 양극 산화용 단자부와 전기적으로 접속된 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜시스터의 제조 방법.
  8. 제7항에 있어서, 상기 도전성 재료는 양극 산화 가능한 금속을 주성분으로 하는 합금으로 이루어지는 것을 특징으로 하는 박막 트랜시스터의 제조 방법.
  9. 제8항에 있어서, 상기 금속은 A1인 것을 특징으로 하는 박막 트랜시스터의 제조 방법.
  10. 제7항에 있어서, 상기 제4 단계는 레지스트가 적층된 게이트 전극을 양극 산화시켜 게이트 전극 측면에 제1 양극 산화막을 형성하는 제1 양극 산화 공정 ; 양극 산화 후의 게이트 전극 위의 레지스트를 박리하는 박리 공정 ; 및 상기 게이트 전극의 미양극 산화부를 양극 산화시켜 게이트 전극의 외주를 제2 양극 산화막으로 덮는 제2 양극 산화 공정을 포함하는 것을 특징으로 하는 박막 트랜시스터의 제조 방법.
  11. 제1항에 있어서, 상기 방도체층에 소스 영역 및 드레인 영역을 형성한 후, 상기 소스 영역 및 드레인 영역과 전기적으로 접속된 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960029674A 1995-08-04 1996-07-23 박막 트랜지스터의 제조 방법 KR100193039B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-199538 1995-08-04
JP7199538A JPH0951098A (ja) 1995-08-04 1995-08-04 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
KR970013123A true KR970013123A (ko) 1997-03-29
KR100193039B1 KR100193039B1 (ko) 1999-06-15

Family

ID=16409505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029674A KR100193039B1 (ko) 1995-08-04 1996-07-23 박막 트랜지스터의 제조 방법

Country Status (3)

Country Link
US (1) US5830776A (ko)
JP (1) JPH0951098A (ko)
KR (1) KR100193039B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4134575B2 (ja) * 2002-02-28 2008-08-20 松下電器産業株式会社 半導体装置およびその製造方法
KR100669802B1 (ko) * 2004-12-04 2007-01-16 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
JP4521787B1 (ja) * 2009-02-24 2010-08-11 金三郎 中島 義足のソケット部
CN103294249B (zh) * 2012-08-17 2016-05-18 上海天马微电子有限公司 触摸屏的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
JP3367618B2 (ja) * 1993-03-30 2003-01-14 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance

Also Published As

Publication number Publication date
JPH0951098A (ja) 1997-02-18
US5830776A (en) 1998-11-03
KR100193039B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
EP0301571B1 (en) Thin film transistor array
KR940006179A (ko) 반도체 장치와 그 제작방법
KR930015079A (ko) 박막트랜지스터(tft)패널 제조방법
TW200939177A (en) Gate driver-on-array and method of making the same
KR890015050A (ko) 박막형성방법 및 액티브매트릭스 표시장치와 그 제조방법
KR950008931B1 (ko) 표시패널의 제조방법
JPH06250211A (ja) 液晶表示基板とその製造方法
KR970063783A (ko) 반도체 장치 형성방법
KR930000984A (ko) 표시패널 및 그의 제조방법
TWI249252B (en) Method for making thin film transistors, TFTs, on a substrate
KR970013123A (ko) 박막 트랜시스터의 제조 방법
KR970059797A (ko) 액정표시장치의 제조방법
KR980006115A (ko) 전자 장치, 집적 회로 및 그의 제작 방법
JP3094610B2 (ja) 薄膜トランジスタの製造方法
KR100212272B1 (ko) 액정 표시 장치의 제조 방법
JPH0618912A (ja) 液晶表示装置及びその製造方法
KR100372303B1 (ko) 액정디스플레이패널및그제조방법
JPH03212621A (ja) 液晶表示装置
JP3599174B2 (ja) 薄膜トランジスタパネル及びその製造方法
KR970048843A (ko) 액정표시장치에서 평면배선구조를 갖는 액정표시장치의 제조방법 및 평면배선구조를 갖는 액정표시장치
JPS61100971A (ja) 薄膜トランジスタの製造方法
JPH06273782A (ja) 液晶表示装置の製造方法
JPH07325321A (ja) 液晶表示装置の製造方法
JP2980803B2 (ja) 金属配線の形成方法
KR970075984A (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해 제조되는 액티브매트릭스기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040120

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee