KR970063783A - 반도체 장치 형성방법 - Google Patents
반도체 장치 형성방법 Download PDFInfo
- Publication number
- KR970063783A KR970063783A KR1019970005426A KR19970005426A KR970063783A KR 970063783 A KR970063783 A KR 970063783A KR 1019970005426 A KR1019970005426 A KR 1019970005426A KR 19970005426 A KR19970005426 A KR 19970005426A KR 970063783 A KR970063783 A KR 970063783A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- film
- forming
- mask
- lead wire
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract 10
- 230000015572 biosynthetic process Effects 0.000 title claims abstract 4
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract 11
- 229910052782 aluminium Inorganic materials 0.000 claims abstract 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract 10
- 238000002048 anodisation reaction Methods 0.000 claims abstract 8
- 229910052751 metal Inorganic materials 0.000 claims abstract 5
- 239000002184 metal Substances 0.000 claims abstract 5
- 239000010407 anodic oxide Substances 0.000 claims abstract 4
- 239000000463 material Substances 0.000 claims 9
- 239000011229 interlayer Substances 0.000 claims 3
- 230000003647 oxidation Effects 0.000 claims 3
- 238000007254 oxidation reaction Methods 0.000 claims 3
- 238000000059 patterning Methods 0.000 claims 2
- 238000000926 separation method Methods 0.000 claims 2
- 239000010408 film Substances 0.000 abstract 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract 1
- 239000011159 matrix material Substances 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
각각 전하 전달 제어 TFT를 가진 픽셀 어레이를 가진 능동 매트릭스 액정 디스플레이(LCD) 패널내의 주변 구동회로로서 사용하기 위한 박막 트랜지스터(TFT)를 가진 고집적 회로의 제조 방법이 공개되었다.본 발명은 양극 산화막이 알루미늄과같은 양극화가능 금속으로 제조된 TFT의 게이트 전극과 리드 와이어 상에 형성되는 경우에 어려울 수 있는 접촉 구멍의 형성을 가능하게 한다.이 방법은 알루미늄으로 제조된 리드 와이어와 전극의 부분상에 레지스트 마스크가 중착되게 하면서 양극산화의 수행을 포함하며, 따라서 리드 와이어 및 전극상의 양극 산화막의 형성을 부분적으로 제거한다. 제조의 나중의 단계에서, 각각의 접점은 양극 산화막을 갖지 않은 부분을 사용하여 형성한다. 이것은 접점의 제조를 쉽게 하면서 알루미늄이 리드 와이어로서 사용되도록 허용한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1j도는 본 발명의 한 실시예에 따른 반도체 장치의 주요 제조 단계를 도시하는 단면도.
Claims (11)
- 반도체 장치 형성 방법에 있어서, 양극 산화가능 재료로 제조된 리드 와이어 및 전극중의 적어도 하나의 부분상에 마스크가 배치된 상태에서 양극산화를 수행하는 단계와, 상기 마스크 아래에 있는 부분을 사용하여, 상기 리드 와이어와 전극중의 적어도 하나의 분리를 허용하면서 상기 리드 와이어와 전극중의 적어도 하나위에 접촉 구멍을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.
- 제1항에 있어서, 상기 양극화가능 재료는 알루미늄을 포함하거나 알루미늄을 주성분으로서 사용하는 선택된 재료를 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.
- 제1항에 있어서, 상기 양극 산화는 조밀한 막 품질을 가진 양극 산화막을 형성하는 것을 특징으로 하는 반도체 장치 형성 방법.
- 반도체 장치 제조 방법에 있어서, 양극화가능 재료의 막을 형성하는 단계와, 상기 막상에 양극 산화막을 형성하는 단계와, 상기 양극 산화막상에 제1마스크를 배치하는 단계와, 상기 마스크를 사용하여 예정된 리드 와이어 또는 전극을 형성하는 단계와, 상기 제1마스크를 제거하는 단계와,상기 리드 와이어 또는 전극의 부분상에 제2마스크를 배치하여 양극 산화를 수행하는 단계와, 상기 리드 와이어와 전극의 분리를 동시에 허용하면서 상기 마스크 아래에 놓인 부분을 사용하여 상기 리드 와이어와 전극중의 적어도 하나와의 상호 접속을 위한 접촉 구멍을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 4항에 있어서, 상기 양극화 가능 재료는 알루미늄을 포함하거나 알루미늄을 주 성분으로 사용하는 선택된 재료를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제4항에 있어서, 상기 양극 산화는 조밀한 막 품질을 가진 양극 산화물을 형성하는 것을 특징으로 하는 반도체 장치 제조 방법.
- 반도체 장치 제조 방법에 있어서, 표면상에 형성되는 부분적으로 얇은 양극 산화막을 가진 양극 산화가능재료의 패턴을 형성하는 단계와, 상기 양극 산화막의 얇은 부분의 사용에 의하여, 접점의 형성과 상기 패턴의 분리를 동시에 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제7항에 있어서, 상기 양극화가능 재료는 알루미늄으로 포함하거나 알루미늄을 주성분으로 사용하는 선택된 재료를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
- 반도체 장치 형성 방법에 있어서, 알루미늄으로 제조되거나 알루미늄을 주성분으로 포함하는 제1리드 또는 전극의 표면상에 복수의 마스크를 배치하는 단계와, 상기 제1리드 또는 전극을 양극으로하여 양극산화를 수행하는 단계와, 상기 마스크를 제거하는 단계와, 상기 제1전극 또는 전극 위에 놓인 층간 유전체 막을 형성하는 단계와, 상기 마스크의 위치에 상기 층간 유전체막에 구멍을 형성하여 상기 제1리드 또는 전극을 부분적으로 노출시키는 단계와, 상기 충간 유전체 막상에 금속막을 형성하는 단계와, 상기 금속 막을 패터닝하여, 그것의 부분을 상기 구멍이 형성될 적어도 한 부분에 잔류되게 하여 상기 제1리드 또는 전극과 접촉된 제2리드 또는 전극을 형성하는 단계와, 상기 금속 막을 패터닝하는 앞의 단계 동안에 상기 구멍이 형성되는 적어도 하나의 나머지 부분에서 상기 금속막의 제거와 상기 리드 또는 전극의 제거를 동시에 수행하여 상기 제1리드 또는 전극의 분리를 달성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제9항에 있어서, 상기 마스크는 후의 단계에서 형성될 양극 산화막보다 두께가 작은 양극 산화막 위에 놓인 것을 특징으로 하는 반도체 장치 제조 방법.
- 제9항에 있어서, 상기 양극 산화는 조밀한 막 품질을 갖는 양극 산화막을 형성시키는 것을 특징으로 하는 반도체 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6000796 | 1996-02-22 | ||
JP96-60007 | 1996-02-22 | ||
JP96-191541 | 1996-07-01 | ||
JP19154196 | 1996-07-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970063783A true KR970063783A (ko) | 1997-09-12 |
KR100395705B1 KR100395705B1 (ko) | 2004-03-10 |
Family
ID=26401075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970005426A KR100395705B1 (ko) | 1996-02-22 | 1997-02-22 | 반도체장치형성방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5926735A (ko) |
KR (1) | KR100395705B1 (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100193987B1 (ko) * | 1996-05-11 | 1999-06-15 | 구자홍 | 구동회로 일체형 액정표시소자 및 제조방법 |
USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
US6127199A (en) * | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
JP3390633B2 (ja) | 1997-07-14 | 2003-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR100453176B1 (ko) * | 1998-06-13 | 2005-04-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의제조방법 |
US6274887B1 (en) | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
US7141821B1 (en) * | 1998-11-10 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity gradient in the impurity regions and method of manufacture |
US6489952B1 (en) * | 1998-11-17 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type semiconductor display device |
US6277679B1 (en) | 1998-11-25 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
JP3479023B2 (ja) * | 1999-05-18 | 2003-12-15 | シャープ株式会社 | 電気配線の製造方法および配線基板および表示装置および画像検出器 |
US6646287B1 (en) * | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
JP4718677B2 (ja) * | 2000-12-06 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP2002270611A (ja) * | 2001-03-14 | 2002-09-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US7042149B2 (en) * | 2002-06-13 | 2006-05-09 | Tfpd Corporation | Circuit array substrate for display device |
US8461628B2 (en) * | 2005-03-18 | 2013-06-11 | Kovio, Inc. | MOS transistor with laser-patterned metal gate, and method for making the same |
GB2473200B (en) * | 2009-09-02 | 2014-03-05 | Pragmatic Printing Ltd | Structures comprising planar electronic devices |
US11342461B2 (en) * | 2018-03-07 | 2022-05-24 | Sharp Kabushiki Kaisha | Thin film transistor, method for producing same and display device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3255942B2 (ja) * | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
JPH07310191A (ja) * | 1994-05-11 | 1995-11-28 | Semiconductor Energy Lab Co Ltd | エッチング材料およびエッチング方法 |
JP3330736B2 (ja) * | 1994-07-14 | 2002-09-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3540044B2 (ja) * | 1995-01-26 | 2004-07-07 | 株式会社半導体エネルギー研究所 | エッチング方法および半導体装置の作製方法 |
JP3642876B2 (ja) * | 1995-08-04 | 2005-04-27 | 株式会社半導体エネルギー研究所 | プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置 |
-
1997
- 1997-02-19 US US08/802,685 patent/US5926735A/en not_active Expired - Fee Related
- 1997-02-22 KR KR1019970005426A patent/KR100395705B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5926735A (en) | 1999-07-20 |
KR100395705B1 (ko) | 2004-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970063783A (ko) | 반도체 장치 형성방법 | |
US7049215B2 (en) | Thin film transistor array panel and fabricating method thereof | |
KR100699208B1 (ko) | 박막 트랜지스터 어레이 및 그 제조방법 그리고 이를이용한 액정표시장치 | |
KR970030921A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
JPH0568855B2 (ko) | ||
US5734449A (en) | Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof | |
JPH0242761A (ja) | アクティブマトリクス基板の製造方法 | |
KR0145900B1 (ko) | 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법 | |
KR0169356B1 (ko) | 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 | |
CN109742089B (zh) | 显示基板、显示装置和显示基板的制造方法 | |
US5796449A (en) | Active matrix liquid crystal display with one repair line above protective layer and one below | |
JPH113938A (ja) | 半導体装置及びその製造方法、及び液晶表示装置 | |
US7696079B2 (en) | Methods for patterning films, fabricating organic electroluminescence display and fabricating thin film transistor array substrate | |
KR100212272B1 (ko) | 액정 표시 장치의 제조 방법 | |
KR20050070325A (ko) | 액정표시장치 및 그 제조방법 | |
US8012813B2 (en) | Display substrate and method of manufacturing the same | |
JPS61224359A (ja) | 薄膜トランジスタアレイの製造法 | |
JPH07131023A (ja) | 液晶表示用tftアレイ基板の製造方法 | |
JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
KR100200350B1 (ko) | 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법 | |
KR930005561B1 (ko) | 액정디스플레이 장치의 표시판넬부 및 그의 제작 방법 | |
KR970013123A (ko) | 박막 트랜시스터의 제조 방법 | |
KR0169398B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
US7015508B2 (en) | Thin film transistor structure | |
JPH05152327A (ja) | 薄膜トランジスタパネルの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090807 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |