KR100200350B1 - 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법 - Google Patents

레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100200350B1
KR100200350B1 KR1019950061851A KR19950061851A KR100200350B1 KR 100200350 B1 KR100200350 B1 KR 100200350B1 KR 1019950061851 A KR1019950061851 A KR 1019950061851A KR 19950061851 A KR19950061851 A KR 19950061851A KR 100200350 B1 KR100200350 B1 KR 100200350B1
Authority
KR
South Korea
Prior art keywords
film
amorphous silicon
patterning
silicon film
laser
Prior art date
Application number
KR1019950061851A
Other languages
English (en)
Other versions
KR970054506A (ko
Inventor
박운용
최시원
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950061851A priority Critical patent/KR100200350B1/ko
Publication of KR970054506A publication Critical patent/KR970054506A/ko
Application granted granted Critical
Publication of KR100200350B1 publication Critical patent/KR100200350B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Abstract

본 발명은 레이저를 이용하여 오믹 컨택층의 비정질 실리콘막을 다결정 실리콘막으로 변화시키고 에치 스토퍼 패턴을 형성하기 위한 백노광을 진행하여 공정 수를 줄이는 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법에 관한 것이다. 기판 위에 도전 물질을 적층한 후 패터닝하여 게이트 전극과 게이트 패턴을 형성하는 단계, 게이트 절연막과 비정질 실리콘막, 절연막을 차례로 적층하는 단계, 노광하여 에치 스토퍼를 형성하고, 이어서 레이저를 이용하여 백 노광을 실시하여 상기 비정질 실리콘막을 다결정 실리콘막으로 변화시키는 단계, 도전막을 적층한 후 패터닝하여 소스/드레인 전극을 형성하는 단계, 상기 에치스토퍼와 상기 소스/드레인 전극을 마스크로 하여 상기 비정질 실리콘막을 식각하여 패터닝하는 단계, 보호막을 적층한 후 패터닝하여 컨택홀을 형성하는 단계, 상기 컨택홀을 통하여 상기 소스/드레인 전극과 접속하도록 도전막을 적층한 후 패터닝하여 전극을 형성하는 단계를 포함한다.

Description

레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법
제1도는 종래의 에치 스토퍼형 박막 트랜지스터를 나타낸 단면도이고,
제2도의 (a)-(g)는 본 발명의 실시예에 따른 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법을 순서에 따라 나타낸 단면도이다.
본 발명은 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법에 관한 것으로서, 더욱 상세히 말하자면, 레이저를 이용하여 오믹 컨택층의 비정질 실리콘막을 다결정 실리콘막으로 변화시키고 에치 스토퍼 패턴을 형성하기 위한 백노광을 진행하여 공정 수를 줄이는 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는, 박막 트랜지스터와 화소 전극으로 이루어진 화소단위가 행렬의 형태로 다수 개가 형성되어 있으며, 게이트선 및 데이터선이 각각 화소 단위의 행과 열을 따라 형성되어 있는 액정 표시 장치의 상부 기판인 박막 트랜지스터 기판, 그리고 공통 전극이 형성되어 있는 액정 표시 장치의 하부 기판인 컬러 필터 기판, 그리고 그 사이에 봉입되어 있는 액정 물질을 포함하고 있다.
박막 트랜지스터 기판의 게이트 전극은 게이트 구동 드라이브로부터 게이트 패드부를 통해 게이트 구동 신호를 전달받아 반도체층에 채널을 형성시키며, 이에 따라 데이타 구동 드라이브로부터의 테이타 신호가 데이터 패드브를 통해 소스 전극에 전달되어, 반도체층과 드레인 전극을 통하여 화소 전극에 전달된다.
이러한 액정 표시 장치에 사용되는 박막 트랜지스터의 종류에는 에치백형 박막트랜지스터와 에치스토퍼형 박막 트랜지스터로 구분할 수 있다.
에치백형 박막 트랜지스터는, 공정시 게이트 전극을 형성한 후, 게이트 절연막, 비정질 실리콘막, n+ 비정질 실리콘막을 연속적으로 성막 후 소스/드레인 적극을 미스크로 하여 n+ 비정질 실리콘막을 패터닝하고, 보호막과 화소 전극을 형성하는 것을 특징으로 한다. 그러나 이때 n+ 비정질 실리콘막과 그 아래의 비정질 실리콘막은 동일한 재질로 되어 있기 때문에 선택적 식각이 어렵다. 따라서 플라즈마 식각시 n+ 비정질 실리콘의 식각 속도, 식각 균일도, 재현성을 고려하여 식각 두께를 조절하는 방법을 사용해야 하는 번거로움이 있다. 또한 이에 따른 비정질 실리콘막의 두께도 공정 마진을 고려하여 n+ 비정질 실리콘막의 두께보다 3??4배 정도 두껍게 해야 하는 단점이 있다.
이러한 에치백형 박막 드랜지스터는 액정 프로젝터와 같은 강한 빛을 받는 장치에 스위칭 소자로 사용되기도 하는데, 이 경우 에치백형 박막 트랜지스터와 같은 두꺼운 비정질 실리콘막은 누설 전류가 발생하여 오프 전류의 특성을 저하시키는 단점이 있다.
제1도는 종래의 에치 스토퍼형 박막 트랜지스터를 나타낸 단면도이다.
제1도에 도시한 에치 스토퍼형 박막 트랜지스터의 공정은 다음과 같다. 먼저, 기판(7) 위에 게이트 전극(1)과 게이트 절연막(2), 비정질 실리콘막(3), 에치 스토퍼막을 연속으로 성막 후 박막 트랜지스터의 채널 길이와 폭을 결정하는 에치스토퍼(6)를 패턴한다. 그 위에 n+ 비정질 실리콘막(4)을 증착한 후 비정질 실리콘막(3)과 함께 패터닝한다. 다음 소스/드레인 전극(5)을 형성한 후 소스/드레인 전극(5)을 마스크로 하여 에치 스토퍼(6) 위의 n+ 비정질 실리콘막(4)을 제거한다.
이때 n+ 비정질 실리콘막(4) 하부에는 에치 스토퍼(6)가 존재하므로 n+ 비정질 실리콘막(4)을 식각하더라도 비정질 실리콘막(3)은 식각되지 않고 보호된다. 따라서 비정질 실리콘막(3)의 두께를 상기 에치백형 박막 트랜지스터보다 얇게 할 수 있는 장점이 있다. 또한 게이트 전극(1)과 드레인 전극(5)의 사이의 오버랩되는 부분에서 발생하는 기생 정전 용량이 에치백형 박막 트랜지스터보다 적게할 수 있는 장점이 있다.
그러나 이러한 반 자기 정합을 이루고 있는 에치 스토퍼형 박막 트랜지스터는 점차 대면적, 고정세화 되어 가는 액정 표시 장치의 요구 조건에는 부합하지 못한다.
대면적, 고정세의 액정 표시 장치는 반 자기 정합형 박막 트랜지스터의 기생 용량을 더욱 줄일 것을 요구하고 있다. 이러한 요구에 의해 완전 자기 정합형 박막 트랜지스터의 등장하게 되었다.
종래의 완전 자기 정합형 박막 트랜지스터는 공정시, 에치 스토퍼 패턴을 자외선 노광으로 형성한 후 다시 게이트 패턴을 마스크로 레이저 백노광을 실시한다.
다음, 에치 스토퍼 패턴을 마스크로 오믹 컨택층의 비정질 실리콘을 이온 샤우어 한다.
이와 같이, 종래의 완전 자기 정합형 박막 트랜지스터는 자외선 노광 및 레이저 백노광, 이온 샤유어 공정을 실시하기 때문에 공정이 복잡해져 수율이 낮아지고 제조 비용이 많이 드는 단점이 있다.
그러므로 본 발명의 목적은 이러한 종래 기술의 문제점을 해결하기 위한 것으로서, 레이저를 이용하여 오믹 컨택층의 비정질 실리콘막을 다결정 실리콘막으로 변화시키고 에치 스토퍼 패턴을 형성하기 위한 백노광을 진행하여 공정 수를 줄이는 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법을 제공하기 위한 것이다.
이러한 목적을 달성하기 위한 본 발명은, 기판 위에 도전 물질을 적층한 후 패터닝하여 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막과 비정질 실리콘막, 절연막을 차례로 적층하는 단계, 상기 절연막 위에 포토 레지스트막을 도포하는 단계, 상기 게이트 전극을 마스크로 레이저 백 노광하여 상기 포토 레지스트막을 노광시킴과 동시에 상기 비정질 실리콘막의 일부를 다결정 실리콘막으롤 변화시키는 단계, 상기 포토 레지스트막을 현상하여 상기 게이트 전극 상부에 포토 레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴을 마스크로 상기 절연막을 패터닝하여 에치 스토펄르 형성하는 단계, 도전막을 적층한 후 패터닝하여 소스/드레인 전극을 형성하는 단계, 상기 에치스토퍼와 상기 소스/드레인 전극을 마스크로 하여 상기 비정질 실리콘막을 식각하여 패터닝하는 단계, 보호막을 적층한 후 패터닝하여 컨택 홀을 형성하는 단계, 상기 컨택홀을 통하여 상기 소스/드레인 전극을 접속하도록 도전막을 적층한 후 패터닝하여 전극을 형성하는 단계를 포함하고 있다.
첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시 할 수 있도록 본 발명의 실시예를 상세하게 설명한다.
제 2 도의 (a)-(g)는 본 발명의 실시예에 따른 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법을 공정 순서에 따라 나타낸 단면도이다.
먼저, 제 2도의 (a)에 도시한 바와 같이, 기판(2) 위에 도전 물질을 적층한 후 패터닝하여 게이트 전극을 포함하는 게이트 패턴(6)을 형성한다.
다음, 제 2도의 (b)에 도시한 바와 같이, 게이트 절연막(8)과 비정질 실리콘막(10). 절연막(12)을 차례로 적층한다.
다음, 제 2도의 (c)에 도시한 바와 같이, 절연막 (12) 상부에 포토 레지스트막(13)을 레이저에 반응하는 물질로 도포한다. 다음, 레이저를 이용하여 게이트 패턴(6)을 마스크로 백 노광(LB)을 실시하여 비정질 실리콘막(10)의 일부분, 즉, 오믹 접촉층이 상부에 놓일 부분을 다결정 실리콘막(17)으로 만든다.
이 과정에서, 포토 레지스트막(13)은 게이트 패턴(6) 가장자리보다 안쪽으로 노광되는데, 이 노광된 부분(133)이 에치스토퍼용 포토 레지스트 패턴이 될 부분이다.
다음, 제2도의 (d)에 도시한 바와 같이, 포토 레지스트막(13, 133)을 현상하여 포토 레지스트 패턴(도시하지 않음)을 형성한 후, 이를 마스크로 절연막(12)을 식각하여 에치 스토퍼(16)를 형성한다. 이후, 포토 레지스트 패턴을 제거한다.
다음, 제2도의 (e)에 도시한 바와 같이, n+ 비정질 실리콘막과 도전막을 차례로 적층한 후 동일한 마스크를 사용하여 패터닝하여 컨택층(18) 및 소스/드레인 전극(20)을 형성한 다음, 에치스토퍼(16)와 소스/드레인 전극(20)을 마스크로 하여 다결정 실리콘막(17)을 식각하여 패터닝한다.
다음, 제2도의 (f)에 도시한 바와 같이, 보호막(22)을 적층한 후 패터닝하여 컨택 홀(H)을 형성한다.
다음, 제2도의 (g)에 도사한 바와같이, 상기 컨택홀(H)을 통하여 상기 소스/드레인 전극(20)과 접속하도록 투명 도전막을 적층한 후 패터닝하여 화소 전극(24)을 형성한다.
이처럼, 본 발명은 게이트 패턴을 마스크로 하는 레이저 백 노광을 실시하여 에치 스토퍼용 패턴을 위한 포토 레지스트막 노광을 실시함과 동시에, 오믹 접촉층부분의 비정질 실리콘층 일부를 다결정화하기 때문에, 자외선 노광으로 포토레지스트막 패턴을 형성하고 다시 레이저 어닐링을 실시하는 종래의 경우보다 공정이 단순해진다.

Claims (3)

  1. 기판 위에 도전 물질을 적층한 후 패터닝하여 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막과 비정질 실리콘막, 절연막을 차례로 적층하는 단계, 상기 절연막 위에 포토 레지스트막을 도포하는 단계, 상기 게이트 전극을 마스크로 레이저 백 노광하여 상기 포토 레지스트막을 노광함과 동시에 상기 비정질 실리콘막의 일부를 다결정 실리콘막으로 변화시키는 단계, 상기 포토 레지스트막을 현상하여 상기 게이트 전극 상부에 포토 레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴을 마스크로 상기 절연막을 패터닝하여 에치 스토퍼를 형성하는 단계, 도전막을 적층한 후 패터닝하여 소스/ 드레인 전극을 형성하는 단계, 상기 에치스토퍼와 상기 소스/드레인 전극을 마스크로 하여 상기 비정질 실리콘막을 식각하여 패터닝하는 단계, 보호막을 적층한 후 패터닝하여 컨택 홀을 형성하는 단계, 상기 컨택홀을 통하여 상기 소스/드레인 전극과 접속하도록 도전막을 적층한 후 패터닝하여 전극을 형성하는 단계를 포함하는 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법.
  2. 제 1항에서, 상기 비정질 실리콘막의 상부에 n+ 비정질 실리콘막으로 컨택층을 형성하는 공정을 더 포함하는 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법.
  3. 제 2항에서, 상기 컨택층은 상기 소스/드레인 전극 패턴시 동시에 패터닝하는 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법.
KR1019950061851A 1995-12-28 1995-12-28 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법 KR100200350B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950061851A KR100200350B1 (ko) 1995-12-28 1995-12-28 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950061851A KR100200350B1 (ko) 1995-12-28 1995-12-28 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR970054506A KR970054506A (ko) 1997-07-31
KR100200350B1 true KR100200350B1 (ko) 1999-07-01

Family

ID=19446039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061851A KR100200350B1 (ko) 1995-12-28 1995-12-28 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100200350B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100954332B1 (ko) 2003-06-30 2010-04-21 엘지디스플레이 주식회사 액정표시소자와 그 제조방법
KR20110070599A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 박막트랜지스터 및 평판형 표시장치 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100954332B1 (ko) 2003-06-30 2010-04-21 엘지디스플레이 주식회사 액정표시소자와 그 제조방법
KR20110070599A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 박막트랜지스터 및 평판형 표시장치 제조방법
KR101686242B1 (ko) * 2009-12-18 2016-12-28 엘지디스플레이 주식회사 박막트랜지스터 및 평판형 표시장치 제조방법

Also Published As

Publication number Publication date
KR970054506A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US4958205A (en) Thin film transistor array and method of manufacturing the same
KR100231936B1 (ko) 박막트랜지스터 및 그의 제조방법
US5441905A (en) Process of making self-aligned amorphous-silicon thin film transistors
US5963797A (en) Method of manufacturing semiconductor devices
EP0304657A2 (en) Active matrix cell and method of manufacturing the same
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
US6500702B2 (en) Method for manufacturing thin film transistor liquid crystal display
US6495386B2 (en) Method of manufacturing an active matrix device
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
EP0449404A1 (en) Method of manufacturing a thin-film semiconductor device on a transparent insulative substrate
US6589864B2 (en) Method for defining windows with different etching depths simultaneously
KR20050068165A (ko) 액정표시소자 제조방법
CN111446264A (zh) 阵列基板及其制造方法
US6391693B1 (en) Method for making polysilicon thin film transistor having multiple gate electrodes
US6558992B2 (en) Method to fabricate flat panel display
KR100200350B1 (ko) 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법
KR100648214B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100663294B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR20010011855A (ko) 박막트랜지스터-액정표시장치의 제조방법
KR20020037417A (ko) 수직형 박막 트랜지스터의 액정표시소자 제조방법
JPH01267616A (ja) 液晶デイスプレイ
KR100705616B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR20020091695A (ko) 박막트랜지스터 제조방법
KR100206557B1 (ko) 완전 자기 정합형 박막 트랜지스터의 제조 방법
US20180108688A1 (en) Thin film transistor, method for fabricating the same, and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 17

EXPY Expiration of term