KR100648214B1 - 박막 트랜지스터 액정표시장치의 제조방법 - Google Patents
박막 트랜지스터 액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100648214B1 KR100648214B1 KR1020000036488A KR20000036488A KR100648214B1 KR 100648214 B1 KR100648214 B1 KR 100648214B1 KR 1020000036488 A KR1020000036488 A KR 1020000036488A KR 20000036488 A KR20000036488 A KR 20000036488A KR 100648214 B1 KR100648214 B1 KR 100648214B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- source
- drain
- amorphous silicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 123
- 239000010409 thin film Substances 0.000 claims abstract description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 31
- 230000000903 blocking effect Effects 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 할프 톤 마스크(Half Tone mask)를 이용하는 것에 의해서 마스크 수의 증가없이도 채널층의 하부에 광 차단 패턴을 구비시킬 수 있는 박막 트랜지스터 액정표시장치의 제조방법을 개시한다. 개시된 본 발명은, 우선, 유리기판 상에 광 차단 패턴용 금속막, 실리콘질화막, 소오스/드레인용 금속막 및 도핑된 비정질실리콘막을 차례로 증착한다. 그런다음, 감광막을 도포하고, 상기 감광막을 할프 톤 마스크(Half Tone mask)를 이용하여 노광한 후, 이를 현상해서 소오스/드레인 형성 영역을 블로킹하면서 중심부가 가장자리 보다 낮은 두께를 갖는 감광막 패턴을 형성한다. 이어서, 상기 감광막 패턴을 이용하여 상기 막들을 식각해서 박막 트랜지스터의 채널부와 광 차단 패턴을 형성하고, 계속해서, 상기 감광막 패턴을 에싱하여 채널부 중심의 도핑된 비정질실리콘막 부분을 노출시키고, 그리고나서, 상기 노출된 도핑된 비정질실리콘막 부분 및 그 하부의 소오스/드레인용 금속막 부분을 식각하여 오믹 콘택층 및 소오스/드레인을 형성한다. 다음으로, 잔류된 감광막 패턴을 완전히 제거한 상태에서, 상기 결과물 상에 비도핑된 비정질실리콘막, 실리콘질화막 및 게이트용 금속막을 차례로 증착하고, 그런다음, 상기 막들을 식각하여 각각 게이트, 게이트 절연막 및 채널층을 형성함으로써 스태거형 박막 트랜지스터를 형성한다. 이후, 공지된 후속 공정을 수행한다.
Description
도 1a 내지 도 1f는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 제조방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1 : 유리기판 2 : 광 차단 패턴용 금속막
2a : 광 차단 패턴 3 : 실리콘질화막
4 : 소오스/드레인용 금속막 4a : 소오스/드레인
5 : 도핑된 비정질실리콘막 5a : 오믹 콘택층
6,6a : 감광막 패턴 7 : 채널층
8 : 게이트 절연막 9 : 게이트
10 : 스태거형 박막 트랜지스터
11 : 보호막 12 : 화소전극
본 발명은 박막 트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 할프 톤 노광을 이용하는 것에 의해서 마스크 수의 증가를 방지할 수 있는 박막 트랜지스터 액정표시장치의 제조방법에 관한 것이다.
박막 트랜지스터 액정표시장치(이하, TFT-LCD)는 경량, 박형 및 저소비 전력 등의 특성을 갖기 때문에, CRT를 대신하여 각종 정보 기기의 단말기 또는 비디오 기기 등에 사용되고 있다. 이러한 TFT-LCD는 박막 트랜지스터 및 화소전극이 구비된 어레이 기판과 컬러필터 및 상대전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착된 구조로 이루어져 있으며, 각 화소는 상기 박막 트랜지스터에 의해서 독립적으로 구동된다.
상기 박막 트랜지스터는 주로 역스태거(inverted staggered)형, 또는, 스태거형 구조로 형성되며, 여기서, 상기 스태거형 구조의 박막 트랜지스터는 역스태거형 박막 트랜지스터와 비교해서 다음과 같은 잇점이 있다.
첫째, 스태거형 박막 트랜지스터는 탑 게이트 구조를 갖기 때문에 게이트 물질의 선택 폭이 넓다는 잇점이 있다. 이것은 역스태거형의 경우에는 바텀 게이트 구조를 갖게 되는 바, 게이트 물질의 힐락(Hillock) 문제로 인하여 Al의 단일층으로 게이트를 구성할 수 없지만, 탑 게이트 구조에서는 게이트 물질의 힐락이 초래되지 않는 것에 기인해서 Al의 단일층으로도 게이트를 구성할 수 있기 때문이다.
둘째, 바텀 게이트 구조에서는 단차에 기인된 문제 때문에 게이트의 두께를 증가시킬 수 없지만, 탑 게이트 구조에서는 그 두께를 증가시킬 수 있고, 그래서, 게이트의 선폭을 줄일 수 있는 바, 상기 게이트의 고정세화가 용이하고, 아울러, 대화면 TFT-LCD의 제조에 유리하게 적용할 수 있다.
셋째, 스태거형 박막 트랜지스터는 그 제조 공정이 단순하고, 특히, 마스크 (mask) 수가 적기 때문에, 그 제조 비용이 낮다.
넷째, 채널층을 형성하기 위한 비정질 실리콘(이하, a-Si)막의 식각시, 식각 데미지(damage)를 고려하지 않아도 되므로, 상기 a-Si막의 두께를 감소시킬 수 있는 것에 기인해서 누설 전류를 줄일 수 있다.
그러나, 종래의 스태거형 박막 트랜지스터는 상기와 같은 잇점을 갖고 있음에도 불구하고, a-Si으로 이루어진 채널층이 백라이트(back light)에 의한 빛에 노출되어 있어서 포토 커런트(photo current)가 증가하게 되고, 이에 따라, 오프 커런트(off current)가 증가되는 것에 의해서 TFT-LCD의 회질 저하가 초래되는 문제점이 있다.
한편, 상기한 문제는 채널층의 하부에 광 차단 패턴을 형성시키는 것에 의해 해결될 수 있지만, 이 경우에는 마스크 수가 증가되는 것에 의해서 제조 비용이 상승되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 채널층의 하부에 광 차단 패턴을 구비시키되, 할프 톤 노광을 이용하는 것에 의해서 마스크 수의 증가를 방지할 수 있는 TFT-LCD의 제조방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD의 제조방법은, 투명성 절연기판 상에 광 차단 패턴용 금속막, 실리콘질화막, 소오스/드레인용 금속막 및 도핑된 비정질실리콘막을 차례로 증착하는 단계; 상기 도핑된 비정질실리콘막 상에 감광막을 도포하는 단계; 상기 감광막을 할프 톤 마스크(Half Tone mask)를 이용하여 노광한 후 현상해서 소오스/드레인 형성 영역을 블로킹하면서 중심부가 가장자리 보다 얇은 두께를 갖는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용하여 도핑된 비정질실리콘막, 소오스/드레인용 금속막, 실리콘질화막 및 광 차단 패턴용 금속막을 식각해서 박막 트랜지스터의 채널부 및 광 차단 패턴을 형성하는 단계; 상기 박막 트랜지스터의 채널부 중심의 도핑된 비정질실리콘막 부분이 노출되도록 상기 감광막 패턴의 일부 두께를 에싱하는 단계; 상기 노출된 도핑된 비정질실리콘막 부분 및 그 하부의 소오스/드레인용 금속막 부분을 식각해서 오믹 콘택층 및 소오스/드레인을 형성하는 단계; 상기 잔류된 감광막 패턴을 제거하는 단계; 상기 감광막 패턴이 제거된 결과물 상에 비도핑된 비정질실리콘막, 실리콘질화막 및 게이트용 금속막을 차례로 증착하는 단계; 상기 게이트용 금속막과 실리콘질화막 및 비도핑된 비정질실리콘막을 식각하여 각각 게이트, 게이트 절연막 및 채널층을 형성해서 스태거형 박막 트랜지스터를 형성하는 단계; 상기 스태거형 박막 트랜지스터가 형성된 결과물 상에 보호막을 형성하는 단계; 상기 보호막을 식각해서 박막 트랜지스터의 소오스/드레인의 일부분을 노출시키는 홀을 형성하는 단계; 및 상기 보호막 상에 상기 홀을 통하여 박막 트랜지스터의 소오스/드레인과 콘택되는 화소전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 채널층의 하부에 광 차단 패턴을 구비시키되, 할프 톤 마스크를 이용한 노광에 의해서 상이한 두께를 갖는 감광막 패턴을 형성함으로써, 마스크 수의 증가를 방지할 수 있고, 그래서, 제조비용의 증가를 방지할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 TFT-LCD의 제조방법을 설명하기 위한 각 공정별 단면도로서, 이를 설명하면 다음과 같다. 여기서, 상기 도면들을 박막 트랜지스터부를 도시한 것이므로, 상기 박막 트랜지스터부에 대한 설명만 하고, 화소부 및 패드부에 대한 설명은 생략하도록 한다.
먼저, 도 1a에 도시된 바와 같이, 투명성 절연기판, 예컨데, 유리기판(1) 상에 광 차단 패턴용 금속막(2), 실리콘질화막(SiNX : 3), 소오스/드레인용 금속막(4) 및 도핑된 비정질실리콘막(5 : 이하, n+ a-Si막)을 차례로 증착한다. 여기서, 상기 광 차단 패턴용 금속막(2)은, Mo막, MoW막, Ti막 또는 Cr막 중에서 선택되는 하나의 막이며, 상기 소오스/드레인용 금속막은 Mo막, MoW막 또는 Al막 중에서 선택되는 하나의 막, 혹은, 상하부에 버퍼층으로서 Mo막, Ti막이 형성되어진 적층막이다.
그 다음, 상기 n+ a-Si막(5) 상에 감광막을 도포하고, 상기 감광막을 할프 톤 마스크(Half Tone mask)를 이용하여 노광한 후, 이를 현상해서, 소오스/드레인 형성 영역을 블로킹하면서, 특히, 중심부가 가장자리 보다 낮은 두께를 갖는 감광막 패턴(6)을 형성한다. 여기서, 상기 할프 톤 마스크는, 주지된 바와 같이, 반도체 제조 공정에서 이용되는 노광 공정용 마스크의 일종으로서, UV의 위상 변환(phase shift)이 초래되도록 하는 것에 의해서 부분적으로 상이한 두께의 감광 막 패턴을 얻기 위하여 사용되는 마스크이다.
다음으로, 도 1b에 도시된 바와 같이, 상기 감광막 패턴(6)을 이용하여 상기 막들을 식각하는 것에 의해서 박막 트랜지스터의 채널부와 광 차단 패턴(2a)을 형성한다. 이때, 상기 식각은 1단계 공정, 즉, 습식 혹은 건식 중에서 어느 하나로 행하거나, 또는, 2단계 공정, 즉, 습식 식각 후, 건식 식각, 혹은, 건식 식각 후, 습식 식각을 행한다. 상기 식각 공정시, 화소영역에 증착된 실리콘질화막 및 광 차단 패턴용 금속막은 제거한다.
그 다음, 도 1c에 도시된 바와 같이, 상기 감광막 패턴(6)의 일부 두께를 식각하여, 즉, 상기 감광막 패턴(6)에 대해 공지된 에싱(ashing) 공정을 진행해서 상기 박막 트랜지스터의 채널부 중심의 n+ a-Si막 부분을 노출시킨다.
이어서, 도 1d에 도시된 바와 같이, 잔류된 감광막 패턴(6a)을 마스크로해서, 노출된 n+ a-Si막 부분과 그 하부의 소오스/드레인용 금속막 부분을 식각해서, 오믹 콘택층(5a)과 소오스/드레인(4a)을 형성한다. 이때, 상기 식각은 건식 식각 공정으로 행하며, 특히, n+ a-Si막과 실리콘질화막간의 식각 선택비 향상을 위해, 즉, 실리콘질화막의 데미지 발생을 방지하기 위해, 식각 가스로서 SF6 가스에 HCl 가스를 첨가한 혼합 가스를 사용한다.
다음으로, 상기 감광막 패턴을 제거한 상태에서, 도 1e에 도시된 바와 같이, 상기 결과물 상에 비도핑된 비정질실리콘막, 실리콘질화막 및 게이트용 금속막을 차례로 증착한 후, 공지된 방법으로 상기 게이트용 금속막과 실리콘질화막 및 비도핑된 비정질실리콘막을 식각하여 각각 게이트(9), 게이트 절연막(8) 및 채널층(7)을 형성하고, 이것에 의해서 스태거형 박막 트랜지스터(10)를 형성한다. 이때, 상기 게이트용 금속막과 실리콘질화막 및 비도핑된 비정질실리콘막에 대한 식각은 습식 혹은 건식 중에서 어느 하나로 행하는 1단계 공정, 또는, 습식 식각 후, 건식 식각, 혹은, 건식 식각 후, 습식 식각을 행하는 2단계 공정으로 행한다.
이어서, 도 1f에 도시된 바와 같이, 상기 결과물 상에 박막 트랜지스터(10)를 보호하도록, 실리콘질화막으로 이루어진 보호막(11)을 도포하고, 그런다음, 상기 보호막(11)의 소정 부분을 선택적으로 식각하여, 소오스/드레인(4a)의 일부분을 노출시키는 홀을 형성한다. 그리고나서, 상기 보호막(11) 상에 투명 전도체, 예를들어, ITO 금속막을 증착한 후, 이를 패터닝하여, 화소영역에 해당하는 보호막 부분 상에 상기 홀을 통하여 소오스/드레인(4a)과 전기적으로 콘택되는 화소전극(12)을 형성한다.
이후, 공지된 후속 공정을 수행하여 TFT-LCD를 완성한다.
이상에서와 같이, 본 발명은 박막 트랜지스터를 스태거형으로 형성하되, 그의 채널층의 하부에 광 차단 패턴을 삽입시킴으로써, 스태거형 박막 트랜지스터의 잇점을 살리면서, 채널층에서의 포토 커런트의 증가를 억제하는 것에 의해서 오프 커런트가 증가되는 것에 방지할 수 있고, 그래서, TFT-LCD의 회질 저하를 방지할 수 있다.
또한, 본 발명은 할프 톤 마스크를 이용한 노광을 통해서 상이한 두께의 감광막 패턴을 형성하고, 이를 이용한 2회의 식각 공정을 통해 광 차단 패턴과 박막 트랜지스터의 소오스/드레인을 형성하는 바, 마스크 수의 증가를 방지할 수 있고, 그래서, 제조 비용을 절감할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (5)
- 투명성 절연기판 상에 광 차단 패턴용 금속막, 실리콘질화막, 소오스/드레인용 금속막 및 도핑된 비정질실리콘막을 차례로 증착하는 단계;상기 도핑된 비정질실리콘막 상에 감광막을 도포하는 단계;상기 감광막을 할프 톤 마스크(Half Tone mask)를 이용하여 노광한 후 현상해서 소오스/드레인 형성 영역을 블로킹하면서 중심부가 가장자리 보다 얇은 두께를 갖는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 이용하여 도핑된 비정질실리콘막, 소오스/드레인용 금속막, 실리콘질화막 및 광 차단 패턴용 금속막을 식각해서 박막 트랜지스터의 채널부 및 광 차단 패턴을 형성하는 단계;상기 박막 트랜지스터의 채널부 중심의 도핑된 비정질실리콘막 부분이 노출되도록 상기 감광막 패턴의 일부 두께를 에싱하는 단계;상기 노출된 도핑된 비정질실리콘막 부분 및 그 하부의 소오스/드레인용 금속막 부분을 식각해서 오믹 콘택층 및 소오스/드레인을 형성하는 단계;상기 잔류된 감광막 패턴을 제거하는 단계;상기 감광막 패턴이 제거된 결과물 상에 비도핑된 비정질실리콘막, 실리콘질화막 및 게이트용 금속막을 차례로 증착하는 단계;상기 게이트용 금속막과 실리콘질화막 및 비도핑된 비정질실리콘막을 식각하여 각각 게이트, 게이트 절연막 및 채널층을 형성해서 스태거형 박막 트랜지스터를 형성하는 단계;상기 스태거형 박막 트랜지스터가 형성된 결과물 상에 보호막을 형성하는 단계;상기 보호막을 식각해서 박막 트랜지스터의 소오스/드레인의 일부분을 노출시키는 홀을 형성하는 단계; 및상기 보호막 상에 상기 홀을 통하여 박막 트랜지스터의 소오스/드레인과 콘택되는 화소전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 광 차단 패턴용 금속막은 Mo막, MoW막, Ti막 및 Cr막으로 구성된 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 박막 트랜지스터의 채널부 및 광 차단 패턴을 형성하기 위한 식각은,습식 식각, 혹은, 건식 식각 중에서 어느 하나로 행하는 1단계 공정, 또는, 습식 식각 후, 건식 식각을 행하거나, 또는, 건식 식각 후, 습식 식각을 행하는 2단계 공정으로 행해지는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 오믹 콘택층 및 소오스/드레인을 형성하기 위한 식각은, 건식 식각 공정으로 행하며, 식각 가스로서 SF6 가스와 HCl 가스의 혼합 가스 를 사용하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 게이트 및 채널층을 형성하기 위한 식각은, 습식 식각, 혹은, 건식 식각 중에서 어느 하나로 행하는 1단계 공정, 또는, 습식 식각 후, 건식 식각을 행하거나, 또는, 건식 식각 후, 습식 식각을 행하는 2단계 공정으로 행해지는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036488A KR100648214B1 (ko) | 2000-06-29 | 2000-06-29 | 박막 트랜지스터 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036488A KR100648214B1 (ko) | 2000-06-29 | 2000-06-29 | 박막 트랜지스터 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002051A KR20020002051A (ko) | 2002-01-09 |
| KR100648214B1 true KR100648214B1 (ko) | 2006-11-24 |
Family
ID=19674823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036488A KR100648214B1 (ko) | 2000-06-29 | 2000-06-29 | 박막 트랜지스터 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100648214B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023184613A1 (zh) * | 2022-04-01 | 2023-10-05 | 惠州华星光电显示有限公司 | 阵列基板及其制作方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852831B1 (ko) * | 2002-08-01 | 2008-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
| KR100867470B1 (ko) * | 2002-08-07 | 2008-11-10 | 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
| KR100865258B1 (ko) * | 2002-09-19 | 2008-10-24 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 제조방법 |
| KR101451574B1 (ko) * | 2007-10-18 | 2014-10-17 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 및 그의 제조방법 |
| CN104155855B (zh) * | 2014-08-22 | 2017-12-15 | 深圳市华星光电技术有限公司 | 蚀刻速率测试控片的制作方法与重复利用方法 |
-
2000
- 2000-06-29 KR KR1020000036488A patent/KR100648214B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023184613A1 (zh) * | 2022-04-01 | 2023-10-05 | 惠州华星光电显示有限公司 | 阵列基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020002051A (ko) | 2002-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333274B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP4594292B2 (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| KR20080012810A (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| KR20020036023A (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| US6156583A (en) | Method for manufacturing a liquid crystal display device | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| US6411356B1 (en) | Liquid crystal display device with an organic insulating layer having a uniform undamaged surface | |
| KR100272255B1 (ko) | 박막트랜지스터제조방법 | |
| KR20020037417A (ko) | 수직형 박막 트랜지스터의 액정표시소자 제조방법 | |
| KR100663294B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR100764273B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP2006285163A (ja) | 薄膜トランジスタアレイの製造方法 | |
| KR100637059B1 (ko) | 액정표시소자의 제조방법 | |
| KR100336890B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR20010084330A (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| KR100417915B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| JPH09129590A (ja) | 薄膜トランジスタの製造方法 | |
| KR100737641B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| US7238556B2 (en) | Thin film transistor structure and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141017 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171023 Year of fee payment: 12 |