KR100865258B1 - 액정표시장치용 어레이 기판 제조방법 - Google Patents

액정표시장치용 어레이 기판 제조방법 Download PDF

Info

Publication number
KR100865258B1
KR100865258B1 KR1020020057422A KR20020057422A KR100865258B1 KR 100865258 B1 KR100865258 B1 KR 100865258B1 KR 1020020057422 A KR1020020057422 A KR 1020020057422A KR 20020057422 A KR20020057422 A KR 20020057422A KR 100865258 B1 KR100865258 B1 KR 100865258B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
forming
photoresist pattern
layer
Prior art date
Application number
KR1020020057422A
Other languages
English (en)
Other versions
KR20040025450A (ko
Inventor
조흥렬
남승희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020057422A priority Critical patent/KR100865258B1/ko
Publication of KR20040025450A publication Critical patent/KR20040025450A/ko
Application granted granted Critical
Publication of KR100865258B1 publication Critical patent/KR100865258B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/202—LCD, i.e. liquid crystal displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명에서는, 기판상에 투명한 도전물질, 제 1 금속, 제 1 절연물질, 반도체물질을 일괄 적층하고, 회절노광 또는 하프톤 노광을 이용한 사진식각공정을 통하여 선택식각을 진행함으로써 일반적으로 5 마스크 공정으로 이루어지는 액정표시장치용 어레이 기판의 제작을 3 마스크 또는 2 마스크 공정으로 제작할 수 있게되어, 공정 단순화를 통한 제조 비용 절감하는 장점을 갖는다.
3마스크, 회절노광, 하프톤노광, 2마스크, 어레이기판

Description

액정표시장치용 어레이 기판 제조방법{Method of manufacturing Array Panel for Liquid Crystal Display Device}
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도.
도 2는 액정표시장치용 어레이 기판의 한 화소부에 대한 평면도.
도 3은 도 2의 절단선 I-I에 따라 절단된 단면도.
도 4는 도 2의 절단선 II-II에 따라 절단된 단면도.
도 5는 도 2의 절단선 III-III에 따라 절단된 단면도.
도 6a 내지 도 6e 종래의 액정표시장치용 어레이 기판에 있어서 도 2의 절단선 I-I에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 공정 단면도.
도 7a 내지 도 7e는 종래의 액정표시장치용 어레이 기판에 있어서 도 2의 절단선 II-II에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 공정 단면도.
도 8a 내지 도 8e는 종래의 액정표시장치용 어레이 기판에 있어서 도 2의 절단선 III-III에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 공정 단면도.
도 9a 내지 도 9h는 본 발명의 제 1 실시예에 따른 단계별 액정표시장치용 어레이 기판에 있어서 도 2의 절단선 I-I에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 동정 단면도.
도 10a 내지 도 10h는 본 발명의 제 1 실시예에 따른 단계별 액정표시장치용 어레이 기판에 있어서 도 2의 절단선 II-II에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 동정 단면도.
도 11a 내지 도 11h는 본 발명의 제 1 실시예에 따른 단계별 액정표시장치용 어레이 기판에 있어서 도 2의 절단선III-III에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 동정 단면도.
도 12a 내지 도 12c는 본 발명의 제 1 실시예에 따른 어레이 기판의 화소부에 대한 마스크 공정 단계별 평면도.
도 13a 내지 도 13c는 본 발명의 제 2 실시예에 따른 단계별 액정표시장치용 어레이 기판에 있어서 도 2의 절단선 I-I에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 동정 단면도.
도 14a 내지 도 14c는 본 발명의 제 2 실시예에 따른 단계별 액정표시장치용 어레이 기판에 있어서 도 2의 절단선 II-II에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 동정 단면도.
도 15a 내지 도 15c는 본 발명의 제 2 실시예에 따른 단계별 액정표시장치용 어레이 기판에 있어서 도 2의 절단선 III-III에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 동정 단면도.
도 16a 내지 도 16c는 본 발명의 제 2 실시예에 따른 어레이 기판의 화소부에 대한 마스크 공정 단계별 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
110,300 : 투명 기판 117,313 : 화소 전극
119,316 : 게이트 패드 전극 120,320 : 게이트 전극
122,362 게이트 배선 125,330 : 게이트 절연막
147,355 :측벽 150,365 : 소스 전극
153,362 : 데이터 배선 155,370 :드레인 전극
160,373 : 스토리지 캐패시터 전극 165,375 : 데이터 패드 전극
GP : 게이트 패드 DP : 데이터 패드
SC : 스토리지 캐패시터
본 발명은 액정표시장치에 관한 것이며, 특히 액정표시장치용 어레이 기판에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액 정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정 셀 공정을 거쳐 완성된다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도로서, 액정이 구동되는 영역으로 정의되는 액티브 영역을 중심으로 도시하였다.
도시한 바와 같이, 서로 일정간격 이격되어 상부 및 하부 기판(10, 30)이 대향하고 있고, 이 상부 및 하부 기판(10, 30) 사이에는 액정층(50)이 개재되어 있다.
상기 하부 기판(30) 상부에는 다수 개의 게이트 및 데이터 배선(32, 34)이 서로 교차되어 있고, 이 게이트 및 데이터 배선(32, 34)이 교차되는 지점에 박막트랜지스터(T)가 형성되어 있으며, 게이트 및 데이터 배선(32, 34)이 교차되는 영역으로 정의되는 화소 영역(P)에는 박막트랜지스터(T)와 연결된 화소 전극(46)이 형성되어 있다.
도면으로 제시하지는 않았지만, 박막트랜지스터(T)는 게이트 전압을 인가받는 게이트 전극과, 데이터 전압을 인가받는 소스 전극과, 드레인 전극과, 게이트 전압과, 데이터 전압 차에 의해 전압의 온, 오프를 조절하는 채널(Ch ; channel)로 구성된다.
그리고, 상부 기판(10) 하부에는 컬러필터층(12), 공통 전극(16)이 차례대로 형성되어 있다. 도면으로 상세히 도시하지 않았지만, 컬러필터층(12)은 특정한 파장대의 빛만을 투과시키는 컬러필터와, 컬러필터의 경계부에 위치하여 액정의 배열이 제어되지 않는 영역상의 빛을 차단하는 블랙매트릭스로 구성된다.
그리고, 상부 및 하부 기판(10, 30)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 상부 및 하부 편광판(52, 54)이 위치하고, 하부 편광판(54) 하부에는 별도의 광원인 백라이트(backlight)가 배치되어 있다.
도 2는 액정표시장치용 어레이 기판의 한 화소부에 대한 평면도로서, 외부회로와 연결되는 비표시 영역을 포함하여 도시하였다. 도 3 내지 도 5는 도 2의 한 화소부에 대해 절단선 I-I, II-II, III-III에 따라 절단된 단면도를 나타내었다.
상기 도 2 내지 도 5를 참조하면, 서로 교차되는 방향으로 게이트 및 데이터 배선(62, 74)이 형성되어 있고, 상기 게이트 및 데이터 배선(62, 74)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있고, 드레인 콘택홀(80)을 통해 박막트랜지스터(T)와 연결되는 화소 전극(88)이 형성되어 있다.
게이트 배선(62)과 게이트 전극(60) 상부에는 게이트 절연막(68)이 형성되어 있으며, 그 위에 액티브층(70a)과 오믹 콘택층(70b)이 순차적으로 형성되어 있다.
오믹 콘택층(70b) 위에 게이트 배선(62)과 직교하는 데이터 배선(74), 데이터 배선(74)에서 연장된 소스 전극(76), 게이트 전극(60)을 중심으로 소스 전극(76)과 마주 대하고 있는 드레인 전극(78) 및 게이트 배선(62)과 중첩하는 캐패시터 전극(95)이 형성되어 있다.
데이터 배선(62)과 소스 및 드레인 전극(76, 78), 그리고 캐패시터 전극(95) 은 보호층(86)으로 덮여 있으며, 보호층(86)은 드레인 전극(78)과 캐패시터 전극(95)을 각각 드러내는 드레인 콘택홀(80)과 캐패시터 전극 콘택홀(97)을 갖는다.
게이트 배선(62)과 데이터 배선(74)이 교차하여 정의되는 화소 영역의 보호층(86) 상부에는 화소 전극(88)이 형성되어 있는데, 화소 전극(88)은 드레인 콘택홀(80)과 캐패시터 전극 콘택홀(97)을 통해 각각 드레인 전극(62) 및 캐패시터 전극(95)과 연결되어 있다.
상기 게이트 및 데이터 배선(62, 74)의 끝단부에는 외부회로와 연결되는 게이트 및 데이터 패드(64, 73)가 각각 형성되어 있고, 게이트 및 데이터 패드 콘택홀(82, 84)을 통해, 화소 전극(88)과 동일 물질로 이루어진 게이트 및 데이터 패드전극(90, 92)과 연결된다.
이와 같은 액정표시장치용 어레이 기판의 각 배선 및 전극 패턴은 감광성 물질인 포토레지스트를 이용한 사진식각 공정에 의해 이루어진다.
사진식각 공정에서는 금속물질, 절연물질 또는 반도체 물질 상부에 포토레지스트층을 도포하는 단계와, 일정패턴을 가지는 마스크를 배치하여 노광하는 단계와, 노광 처리된 포토레지스트층을 현상하여 포토레지스트층 패턴을 형성하는 단계와, 상기 포토레지스트층 패턴을 마스크로 하여 금속물질을 식각하여 배선 또는 전극 패턴을 형성하는 공정을 거치게 된다.
이때, 상기 포토레지스트 물질은 노광된 부분이 현상되는 포지티브형(positive type)과, 노광된 부분이 남는 네가티브형(negative type)으로 나뉠 수 있으며, 통상적으로 어레이 공정에서는 포지티브형 포토레지스트 물질이 이용된다.
상기 사진식각 공정은 마스크 수에 따라 공정수가 결정되기 때문에, 이하 마스크 공정으로 칭하기로 한다.
도 6a 내지 6e는 상기 도 2의 절단선 I-I, 도 7a 내지 7e는 절단선 II-II, 도 8a 내지 8e는 절단선 III-III에 따라 절단된 단면을 마스크 공정에 따라 단계별로 나타낸 단면도이다.
먼저, 도 6a, 7a, 8a에 도시한 바와 같이 기판(59)상에 제 1 금속물질을 증착한 후, 제 1 마스크 공정에 의해 게이트 패드(64) 및 게이트 전극(60)과 게이트 배선(62)을 형성한다.
다음으로 도 6b, 7b, 8b에 도시한 바와 같이 제 1 절연물질, 순수 비정질 실리콘(a-Si), 불순물 비정질 실리콘(n+ a-Si)을 연속적으로 증착한 후, 제 1 절연물질은 게이트 절연막(68)으로 이용하고 순수 비정질 실리콘층, 불순물 비정질 실리콘층은 제 2 마스크 공정에 의해 게이트 전극(60)를 덮는 위치에 액티브층(70a), 오믹 콘택층(70b)으로 각각 형성하여 반도체층(70)을 구성한다.
다음으로 도 6c, 7c, 8c에 도시한 바와 같이 제 2 금속물질을 증착한 후, 제 3 마스크 공정에 의해 데이터 배선(74) 및 이와 연결된 데이터 패드(73)와, 반도체층(70) 상부에서 서로 일정간격 이격되는 소스 및 드레인 전극(76, 78)과 캐패시터 전극(95)을 형성한다. 이 단계에서는, 소스 및 드레인 전극(76, 78)을 마스크로 하여, 이격된 구간의 오믹 콘택층(70b)을 제거하고, 그 하부층인 액티브층(70a)을 노 출시켜 채널(ch)을 형성한다. 상기 게이트 전극(60), 반도체층(70), 소스 및 드레인 전극(76, 78)은 박막트랜지스터(T)를 이룬다.
다음으로 도 6d, 7d, 8d에 도시한 바와 같이 제 2 절연물질을 증착한 후, 제 4 마스크 공정에 의해 드레인 전극(78), 캐패시터 전극(95), 게이트 패드(64), 데이터 패드(73)의 일부를 노출시키는 드레인 콘택홀(80), 캐패시터 전극 콘택홀(97),게이트 및 데이터 패드 콘택홀(82, 84)을 가지는 보호막(86)을 형성한다.
다음으로 도 6e, 7e, 8e에 도시한 바와 같이 투명 도전성 물질을 증착한 후, 제 5 마스크 공정에 의해 화소 전극(88), 게이트 및 데이터 패드 전극(90, 92)을 형성하는 단계이다.
이와 같이, 기존의 액정표시장치용 어레이 공정에서는 통상 5 마스크 공정에 의해 어레이 기판을 제작하였다.
그러나, 마스크 공정에서는 증착, 노광, 현상, 식각 공정별로 장비들이 필요하고, 물리적, 화학적 공정이 반복됨에 따라 공정 비용이 높고, 공정 중 다른 소자에 손상을 줄 확률이 높으므로, 공정 효율이 떨어지는 단점이 있다.
상기 문제점을 해결하기 위해서, 본 발명에서는 마스크 공정을 줄임으로써 비용절감 및 프로세스를 단순화하는 액정표시장치용 어레이 기판의 제조방법을 제공하는 것을 목적으로 한다.

삭제
삭제
삭제
상기 목적을 달성하기 위하여 본 발명은 기판 상에 투명한 도전물질, 제 1 금속물질층, 제 1 절연물질층, 비정질 실리콘층 및 불순물이 첨가된 비정질 실리콘층을 순차적으로 형성하는 단계와; 상기 불순물이 첨가된 비정질 실리콘층 위에 포토레지스트를 코팅한 후, 제 1 마스크 공정을 실시하여 게이트 배선과 박막 트랜지스터와 스토리지 캐패시터를 형성하는 부분에는 제 1 포토레지스트 패턴을 화소전극과 게이트 패드와 데이터 패드를 형성하는 부분에는 상기 제 1 포토레지스트 패턴 보다 얇은 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴이 형성된 기판상의 반도체층과 제 1 절연물질층, 제 1 금속물질층, 투명한 도전 물질층을 순차적으로 식각하여, 제 1 방향으로 위치하는 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 전극 형성 후, 애슁(ashing)을 진행하여 화소전극, 게이트 패드, 데이터 패드 부분 상부의 상기 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 포토레지스트 패턴이 제거되어 노출된 하부로 형성된 상기 반도체층과 그 하부의 상기 제 1 절연물질층, 상기 제 1 금속물질층, 상기 투명한 도전 물질층을 순차적으로 식각하여 상기 화소전극과 상기 게이트 배선과 연결된 게이트 패드를 형성하는 단계와; 상기 화소전극 형성 후, 상기 제 1 포토레지스트 패턴을 제거하는 단계와; 상기 제 1 포토레지스트 패턴이 제거된 기판의 전면에 제 2 절연물질을 형성한 후 식각하여, 상기 게이트 배선과 상기 게이트 전극과 이들 상부에 적층된 상기 제 1 절연물질층과 상기 반도체층의 양 측면에 측벽(side wall)을 형성하는 단계와; 상기 측벽이 형성된 기판에 제 2 금속물질층을 형성한 후, 제 2 마스크 공정을 실시하여 일끝단에 데이터 패드를 가지며, 상기 게이트 배선과 수직하게 교차하는 제 2 방향으로 연장된 상기 데이터 배선과 상기 데이터 배선에서 분기하는 소스 전극과, 드레인전극과, 일끝단이 상기 화소전극과 접촉하는 스토리지 캐패시터 전극과 데이터 패드 전극을 형성하는 단계와; 상기 소스 전극과 드레인 전극의 이격된 부분의 상기 불순물이 첨가된 비정질 실리콘층을 식각하여 채널을 형성하는 단계와; 상기 채널이 형성된 기판에 제 3 절연물질을 전면 증착하여 보호막을 형성하고, 제 3 마스크 공정을 실시하여 상기 게이트 패드 및 데이터 패드의 일부를 노출하는 콘택홀을 형성하는 단계와; 상기 콘택홀 형성 후, 상기 스토리지 캐패시터 주변 상기 게이트 배선 상의 상기 비정질 실리콘 및 불순물이 섞인 비정질 실리콘을 식각하는 단계를 포함하는 액정표시장치용 어레이 기판 제조방법을 제공한다.
상기 제 1 포토레지스트 패턴과 상기 제 2 포토레지스트 패턴을 형성하는 제 1 마스크 공정은 회절노광법 또는 하프톤 노광법 중 어느 하나를 이용하며, 상기 데이터 패드 전극은 제 2 금속물질인 크롬, 몰리브덴 또는 알루미늄 중 선택된 하나이다.
또한 본 발명은 기판 상에 투명한 도전물질, 제 1 금속물질층, 제 1 절연물질층, 비정질 실리콘층 및 불순물이 첨가된 비정질 실리콘층을 순차적으로 형성하는 단계와; 상기 불순물이 첨가된 비정질 실리콘층 위에 포토레지스트를 코팅한 후, 제 1 마스크 공정을 실시하여 게이트 배선과 박막 트랜지스터와 스토리지 캐패시터를 형성하는 부분에는 제 1 포토레지스트 패턴을 화소전극과 게이트 패드와 데이터 패드를 형성하는 부분에는 상기 제 1 포토레지스트 패턴 보다 얇은 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴이 형성된 기판상의 반도체층과 제 1 절연물질층, 제 1 금속물질층, 투명한 도전 물질층을 순차적으로 식각하여, 제 1 방향으로 위치하는 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 전극 형성 후, 애슁(ashing)을 진행하여 화소전극, 게이트 패드, 데이터 패드 부분 상부의 상기 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 포토레지스트 패턴이 제거되어 노출된 하부로 형성된 상기 반도체층과 그 하부의 상기 제 1 절연물질층, 상기 제 1 금속물질층, 상기 투명한 도전 물질층을 순차적으로 식각하여 상기 화소전극과 상기 게이트 배선과 연결된 게이트 패드를 형성하는 단계와; 상기 화소전극 형성 후, 상기 제 1 포토레지스트 패턴을 제거하는 단계와; 상기 제 1 포토레지스트 패턴이 제거된 기판의 전면에 제 2 절연물질을 형성한 후 식각하여, 상기 게이트 배선과 상기 게이트 전극과 이들 상부에 적층된 상기 제 1 절연물질층과 상기 반도체층의 양 측면에 측벽(side wall)을 형성하는 단계와; 상기 측벽이 형성된 기판에 제 2 금속물질층을 형성한 후, 제 2 마스크 공정을 실시하여 일끝단에 데이터 패드를 가지며, 상기 게이트 배선과 수직하게 교차하는 제 2 방향으로 연장된 데이터 배선과, 상기 데이터 배선에서 분기하며 상기 화소전극과 접촉하는 제 2 금속막과 스토리지 캐패시터 전극과 데이터 패드 전극을 형성하는 단계와; 상기 제 2 금속막 형성 후 스토리지 캐패시터 주변 게이트 배선 상의 비정질 실리콘 및 불순물이 섞인 비정질 실리콘을 식각하는 단계와; 상기 제 2 금속막을 식각하여 소스 전극과 드레인 전극을 형성하는 단계와; 상기 소스 전극과 드레인 전극의 이격된 부분의 불순물이 첨가된 비정질 실리콘층을 식각하여 채널을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판 제조방법을 제공한다.
상기 제 1 마스크 공정 및 제 2 마스크 공정은 회절노광법 또는 하프톤 노광법 중 어느 하나를 이용하며, 상기 데이터 패드 전극은 제 2 금속물질인 크롬, 몰리브덴 또는 알루미늄 중 선택된 하나이다.
이하 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
제 1 실시예
도 9a 내지 9h와 10a 내지 10h와 11a 내지 11h는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 어레이 기판에서 상기 도 2에서의 절단선 I-I, II-II, III-III에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 단면도이다. 즉, 각 도면은 박막 트랜지스터, 화소전극, 스토리지 캐패시터 부분과 게이트 패드부, 데이터 패드부의 3부분으로 자른 단면 공정도이다.
먼저, 도 9a, 10a, 11a에 도시한 바와 같이 투명 기판(110) 상에 투명한 도전성 금속 중 선택된 하나 예를들면, 인듐주석산화물(Indium Tin Oxide 이하 ITO라 칭함)을 스퍼터링에 의해 상기 기판(100) 전면에 증착한다.
상기 ITO층(115)이 증착된 기판(110)의 전면에 게이트 전극을 이루는 제 1 금속물질 예를들면 알루미늄(Al) 또는 알루미늄 합금(AlNd)을 스퍼터링을 이용하여 증착한다. 상기 증착된 금속막(120) 위로 질화 실리콘(SiNx)과 비정질 실리콘(a-Si)을 플라즈마를 이용한 화학기상증착(Plasma Enhanced Chemical Vapor Deposition:이하 PECVD라 칭함)을 통하여 순차적으로 증착하여 제 1 절연막인 게이트 절연막(125)과 비정질 실리콘층(130)을 형성한다.
PECVD법에 대해 간단히 설명하면, 화학물질을 기화시켜 화학반응에 의해 증착막을 형성하는 CVD법의 일종이며, 저온에서 화학반응을 일으키게 하기 위하여 RF(Radio Frequency) 파워를 이용 챔버내 주입된 가스를 플라즈마 상태로 하여 기판 표면에 원하는 물질을 증착하는 것이다.
전술한 PECVD법에 의해 증착된 비정질 실리콘층(130)에 불순물을 도핑처리하여 불순물이 첨가된 비정질 실리콘(n+a-Si)층(135)을 형성한다. 이때 상기 비정질 실리콘층(130)을 액티브층(130)이라 하고, 불순불이 섞인 비정질(n+a-Si)층(135)은 오믹 콘택층(135)이라 하며, 상기 두 층을 반도체층(137)이라 칭한다.
상기 ITO층(115), 제 1 금속막(120), 게이트 절연막(125), 반도체층(137)이 순차적으로 적층 형성된 기판(110)에 사진식각공정을 진행한다. 적층된 박막층 중 가장 상부에 위치한 오믹 콘택층(135) 위에 포토레지스트를 코팅한 후 제 1 마스크를 이용하여 노광시킨다. 이때 회절노광법 또는 하프톤(half tone)노광법을 적용 코팅된 포토레지스트에 노광량을 조절하여 현상시 두께가 다른 포토레지스트 패턴(140,142)을 형성한다.
회절노광에 대해 간단히 설명하면, 회절노광이란 마스크를 크게 3가지 패턴 즉, 빛의 완전 투과영역, 완전 차단영역 그리고 반투과 영역으로 패턴하여 포토레지스트 위로 간격을 두고 위치시킨 후, 자외선(UV)광을 노광 하면, 상기 마스크를 통과한 자외선 광의 노광량의 차이로 두께 차이가 있는 포토레지스트 패턴을 동시에 형성 가능하게 하는 노광방법이다.
하프톤 노광은 광 흡수 마스크를 이용하여 상기 마스크를 통과하는 자외선 광량을 조절함으로써 두께 차이를 가지는 포토레지스트 패턴을 동시에 형성 가능하게 하는 노광방법이다.
전술한 회절노광 또는 하프톤 노광을 통하여 박막 트랜지스터(T) 및 스토리지 캐패시터(SC)를 형성하는 부분을 포함한 게이트 배선을 형성할 부분은 포토레지스트 패턴을 두껍게 형성하고, 화소전극(P)과 게이트 패드(GP) 및 데이터 패드(DP)를 이루는 부분은 얇게, 그 이외 부분은 포토레지스트 패턴이 형성되지 않도록 한다.
다음으로 도 9b, 10b, 11b를 참조하면, 상기 포토레지스트 패턴(140,142)이 형성된 기판(110)을 건식에칭(Dry Etching) 또는 습식에칭(Wet Etching)중 적합한 에칭 방법을 이용하여 반도체층(137), 게이트 절연막(125), 제 1 금속막(120), ITO층(115)을 각각 순차적으로 식각한다. 이때 포토레지스트 패턴(140,142)이 형성되어 있는 부분을 제외한 나머지 부분은 모두 식각되어 제거되고, 상기 포토레지스트 패턴(140,142)이 형성된 부분 즉, 박막 트랜지스터(T) , 스토리지 캐패시터(SC), 화소 전극부(P), 게이트 패드(GP)와 데이터 패드(DP) 부분만 적층된 형태를 이루게 된다.
그리고 상기 포토레지스트 패턴(140)을 제거하기 위해 애슁(ashing) 공정을 진행한다. 이때 포토레지스트 패턴(140)의 두께가 다르게 형성되어 있으므로 얇게 형성된 포토레지스트 패턴(142)이 완전히 제거되도록 애슁(ashing) 공정을 진행하면, 두껍게 형성된 부분은 얇게 형성된 부분의 포토레지스트 패턴(142)의 두께만큼 제거되고, 적당한 두께로 남아있게 된다. 즉, 박막 트랜지스터(T)와 스토리지 캐패시터(SC)가 형성되는 게이트 배선 부분에만 포토레지스트 패턴(140)이 남아있게 된다.
다음으로 도 9c, 10c, 11c를 참조하면, 상기 얇은 두께의 포토레지스트 패턴(140)이 애슁(ashing) 처리된 기판(110)을 반도체층(137), 게이트 절연막(125), 제 1 금속막(120)을 제거하기 위해 순차적으로 식각하고, 상기 남아있는 포토레지스트 패턴(140)을 제거하면, 박막 트랜지스터(T)와 스토리지 캐패시터(SC)를 포함한 게이트 배선은 ITO층(115), 제 1 금속막(120), 게이트 절연막(125), 반도체층(137)이 순차적으로 적층된 구조로 형성되고, ITO로 이루어진 화소전극(117)과 게이트 패드(119)가 형성된다. 데이터 패드부(DP)는 모두 식각된다.
다음으로 도 9d, 10d, 11d를 참조하면, 상기 전술한 바와 같이 진행된 기판(110)에 제 2 절연물질인 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)을 PECVD를 통해 상기 기판(110) 전면에 증착하여 절연막(145)을 형성한다.
다음으로 도 9e, 10e, 11e에 도시한 바와 같이 상기 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 절연막(145)을 건식 에칭 방법 중 이방성과 분리성이 좋은 리액티브 이온 에칭(Reactive Ion Etching)을 통하여 박막 트랜지스터(T)와 스토리지 캐패시터(SC)가 형성되는 게이트 배선의 적층된 각 층의 옆면에 측벽(side wall,147)을 형성한다.
도 9f, 10f, 11f를 참조하면, 상기 측벽(147)이 형성된 기판(110)에 소스 전극(150) 및 드레인 전극(155)을 형성하기 위해 제 2 금속물질 예를들면 크롬(Cr), 몰리브덴 또는 알루미늄(Al)을 스퍼터링을 통하여 전면 증착한다. 이후 포토레지스트를 코팅하고 제 2 마스크를 사용하여 사진식각공정을 진행한다. 포토레지스트 패턴 형성 후, 상기 전면 증착된 제 2 금속물질을 식각한다. 상기 식각 공정 진행 후 식각되지 않은 제 2 금속물질은 소스 및 드레인 전극(150,155)과 스토리지 캐패시터 전극(160) 그리고 데이터 패드(165)를 형성한다. 연속해서, 불순물이 첨가된 비정질 실리콘(n+a-Si)층(139)을 식각하고, 남아있는 포토레지스트 패턴을 애슁(ashing)하여 제거하면, 상기 소스 및 드레인 전극(150,155) 하부의 액티브층(130)에 전자의 이동통로인 채널(Ch)이 형성된다.
이때 상기 드레인 전극(155)은 화소전극(117)과 접촉하도록 형성된다. 스토리지 캐패시터 전극(160)의 일끝단도 화소전극(117)과 접촉하도록 형성된다.
다음으로 도 9g, 10g, 11g를 참조하면, 상기 소스 및 드레인 전극(150,155)이 형성된 기판(110) 전면에 제 3 절연물질인 질화 실리콘(SiNx)을 PECVD를 이용하여 증착하여 보호막(170)을 형성한다.
다음으로 도 9h, 10h, 11h을 참조하면, 상기 보호막(170)은 제 3 마스크를 실시하여 사진식각공정을 진행시킴으로써 패터닝된다. 이때 게이트 패드 전극(119)과 데이터 패드 전극(165) 상에 게이트 패드 콘택홀(180) 및 데이터 패드 콘택홀(190)이 형성되고 스토리지 캐피시터 주변의 게이트 배선상의 보호막 일부도 제거하여 반도체층(137)을 노출시킨다. 또한, 도면에는 표시되지 않았지만, 상기 노출된 게이트 배선에 있어서 반도체층(137)을 식각한다. 이는 박막 트랜지스터(T)와 스토리지 캐패시터(SC)의 쇼트를 방지하기 위함이다.
도 12a 내지 12c는 앞서 설명한 제 1 내지 제 3 마스크 공정후 각각에 대한 평면을 도시한 도면이다.
도 12a는 제 1 마스크 적용 후 기판상에 게이트 배선(122), 게이트 전극(120) 및 화소전극(117)이 형성된 것을 보이고 있다.
도 12b를 참조하면, 제 2 마스크 적용 후 데이터 배선(153)과 상기 데이터 배선(153)에서 분기한 소스 전극(150)과 일끝단이 화소전극(117)과 접촉하고 있는 드레인 전극(155)과 스토리지 캐패시터(SC)가 형성된 것을 알 수 있다.
도 12c를 참조하면, 제 3 마스크를 적용하여 도면에는 나타나지 않았지만, 보호막이 패터닝되어 있으며, 게이트 패드(GP) 및 데이터 패드(DP) 상에 게이트 패드 콘택홀(180) 및 데이터 패드 콘택홀(190)이 형성되고, 화소 영역에 있어서 스토리지 캐패시터(SC)와 박막트랜지스터(T)와의 쇼트를 막기 위해 게이트 배선(122) 중 게이트 전극(150)과 스토리지 캐패시터(SC) 사이 게이트 배선(123) 부분과 상기 박막트랜지스터와 먼쪽에 위치한 데이터 배선과 스토리지 캐패시터(SC) 끝부분 사이의 게이트 배선(124) 부분의 반도체층은 식각되어 제거되었다.
제 2 실시예
도 13a 내지 13c와 14a 내지 14c와 15a 내지 15c는 본 발명의 제 2 실시예에 따른 박막 트랜지스터 어레이 기판을 제 1 실시예와 동일한 방법으로 절단한 공정 단면도이다.
제 1 마스크 적용까지의 공정은 제 1 실시예와 동일하게 진행되고, 제 2 마스크 적용후부터 차이점이 있다.
우선, 도 13a, 14a, 15a를 참조하면, 제 1 실시예와 동일한 방법으로 ITO층(310), 제 1 금속막(320), 제 1 절연막(330), 비정질 실리콘층(340), 불순물이 첨가된 비정질 실리콘층(345)을 순차적으로 적층하고, 제 1 마스크 공정을 실시하여 게이트 배선을 포함하여 게이트 배선상의 박막 트랜지스터(T), 스토리지 캐패시터(SC), 화소전극(P), 게이트 패드(GP)의 일부분을 형성하고 제 2 절연물질 예를 들면 질화실리콘(SiNx) 또는 산화 실리콘(SiO2)으로 측벽(355)을 형성한다.
도 13b, 14b, 15b를 참조하면, 상기 측벽(355)이 형성된 기판(300) 전면에 제 2 금속막(360)을 형성한다. 상기 제 2 금속막(360)은 바람직하게는 크롬(Cr),몰리브덴(Mo) 또는 알루미늄으로 이루어진다. 상기 제 2 금속막(360)이 형성된 기판(300) 전면에 포토레지스트를 전면 코팅한 후 제 2 마스크 공정를 적용하고, 회절노광 또는 하프톤 노광을 실시하여 두께가 다른 포토레지스트층(380)을 형성한다. 소스 전극과 드레인 전극을 이룰 부분상의 제 2 제 금속막(360)과 스토리지 캐패시터 전극을 이룰 제 2 금속막 위에는 두껍게 포토레지스트층(380)을 형성하고, 소스 및 드레인 전극의 이격된 사이 영역이 될 부분에는 얇게 포토레지스트층(380)을 형성한다. 이외 부분에는 포토레지스트층(380)을 형성하지 않는다.
다음으로 도 13c, 14c, 15c를 참조하면, 노출된 제 2 금속막(360)을 식각하면 소스와 드레인 전극은 분리되지 않은 형태로 남게되고, 스토리지 캐패시터 전극(373)과 데이터 패드 전극(375)이 형성된다. 이후 얇게 형성된 포토레지스트층(380)을 애슁을 통해 제거하면 소스 및 드레인 전극을 이루는 제 2 금속막(360) 상부에는 포토레지스트가 남아있게 된다.
이후, 게이트 배선상에 스토리지 캐패시터(SC)와 트랜지스터(T)의 쇼트 방지를 위해 게이트 배선의 일부 즉 게이트 전극과 스토리지 캐패시터(SC) 사이, 게이트 전극과 먼 쪽에 형성된 데이터 배선과 스토리지 캐패시터(SC) 사이에 위치한 게이트 배선 하부의 반도체층인 비정질 실리콘과 불순물이 첨가된 비정질층을 식각한 다.
남아있는 포토레지스트를 완전히 제거한 후, 다시 제 2 금속막을 식각하면 소스전극(365) 및 드레인 전극(370)이 형성된다. 상기 드레인 전극(370)은 화소전극(313)과 접촉하도록 형성된다. 마지막으로 상기 소스 전극(365) 및 드레인 전극(370) 사이로 노출된 불순물이 첨가된 비정질 실리콘층(345)을 식각하여 채널(Ch)을 형성한다.
도 16a 내지 16c는 제 1,2 마스크 적용 후의 화소에 있어서의 단계별 평면도이다.
도 16a는 제 1 마스크 적용 후 기판 상에 게이트 배선(305), 게이트 전극(320) 및 화소전극(313)이 형성된 것을 보이고 있다.
도 16b를 참조하면, 제 2 마스크 공정 진행 후 데이터 배선(362)과 스토리지 캐패시터(SC)가 형성되어진 것을 보이고 있으나, 트랜지스터(T) 형성부에 있어서 소스전극 및 드레인 전극의 분리는 아직 이루어지지 않은 상태이다. 더블어 스토리지 캐패시터(SC)의 양옆의 게이트 배선(363,364)은 반도체층이 식각되어 제거되어 있음을 보이고 있다.
도 16c는 마스크 공정의 적용없이 식각 진행으로 소스전극(365) 및 드레인 전극(370)이 형성되었으며, 도시되지 않았지만 상기 두 전극 사이의 노출된 부분에 있어, 불순물이 첨가된 비정질 실리콘층을 식각함으로써 채널을 형성하였다.
제 1 실시예와는 달리 제 3 절연물질로 보호막을 형성하지 않았으므로 콘택홀없이 게이트 패드(GP) 전극과 데이터 패드(DP) 전극이 직접 노출되어 있다.
이와 같이, 본 발명에 따른 3 마스크 또는 2 마스크 액정표시장치용 어레이 기판 제조방법에 의해 공정에 사용되는 마스크 수를 줄임으로써 공정 효율을 높일 있고, 공정 단순화로 인하여 액정표시장치용 어레이 기판의 제작 비용을 절감할 수 있다.

Claims (6)

  1. 기판 상에 투명한 도전물질, 제 1 금속물질층, 제 1 절연물질층, 비정질 실리콘층 및 불순물이 첨가된 비정질 실리콘층을 순차적으로 형성하는 단계와;
    상기 불순물이 첨가된 비정질 실리콘층 위에 포토레지스트를 코팅한 후, 제 1 마스크 공정을 실시하여 게이트 배선과 박막 트랜지스터와 스토리지 캐패시터를 형성하는 부분에는 제 1 포토레지스트 패턴을 화소전극과 게이트 패드와 데이터 패드를 형성하는 부분에는 상기 제 1 포토레지스트 패턴 보다 얇은 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴이 형성된 기판상의 반도체층과 제 1 절연물질층, 제 1 금속물질층, 투명한 도전 물질층을 순차적으로 식각하여, 제 1 방향으로 위치하는 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 전극 형성 후, 애슁(ashing)을 진행하여 화소전극, 게이트 패드, 데이터 패드 부분 상부의 상기 제 2 포토레지스트 패턴을 제거하는 단계와;
    상기 제 2 포토레지스트 패턴이 제거되어 노출된 하부로 형성된 상기 반도체층과 그 하부의 상기 제 1 절연물질층, 상기 제 1 금속물질층, 상기 투명한 도전 물질층을 순차적으로 식각하여 상기 화소전극과 상기 게이트 배선과 연결된 게이트 패드를 형성하는 단계와;
    상기 화소전극 형성 후, 상기 제 1 포토레지스트 패턴을 제거하는 단계와;
    상기 제 1 포토레지스트 패턴이 제거된 기판의 전면에 제 2 절연물질을 형성한 후 식각하여, 상기 게이트 배선과 상기 게이트 전극과 이들 상부에 적층된 상기 제 1 절연물질층과 상기 반도체층의 양 측면에 측벽(side wall)을 형성하는 단계와;
    상기 측벽이 형성된 기판에 제 2 금속물질층을 형성한 후, 제 2 마스크 공정을 실시하여 일끝단에 데이터 패드를 가지며, 상기 게이트 배선과 수직하게 교차하는 제 2 방향으로 연장된 상기 데이터 배선과 상기 데이터 배선에서 분기하는 소스 전극과, 드레인전극과, 일끝단이 상기 화소전극과 접촉하는 스토리지 캐패시터 전극과 데이터 패드 전극을 형성하는 단계와;
    상기 소스 전극과 드레인 전극의 이격된 부분의 상기 불순물이 첨가된 비정질 실리콘층을 식각하여 채널을 형성하는 단계와;
    상기 채널이 형성된 기판에 제 3 절연물질을 전면 증착하여 보호막을 형성하고, 제 3 마스크 공정을 실시하여 상기 게이트 패드 및 데이터 패드의 일부를 노출하는 콘택홀을 형성하는 단계와;
    상기 콘택홀 형성 후, 상기 스토리지 캐패시터 주변 상기 게이트 배선 상의 상기 비정질 실리콘 및 불순물이 섞인 비정질 실리콘을 식각하는 단계
    를 포함하는 액정표시장치용 어레이 기판 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 포토레지스트 패턴과 상기 제 2 포토레지스트 패턴을 형성하는 제 1 마스크 공정은 회절노광법 또는 하프톤 노광법 중 어느 하나를 이용하는 액정표시장치용 어레이 기판 제조방법.
  3. 제 1 항에 있어서,
    상기 데이터 패드 전극은 제 2 금속물질인 크롬, 몰리브덴 또는 알루미늄 중 선택된 하나인 액정표시장치용 어레이 기판 제조방법.
  4. 기판 상에 투명한 도전물질, 제 1 금속물질층, 제 1 절연물질층, 비정질 실리콘층 및 불순물이 첨가된 비정질 실리콘층을 순차적으로 형성하는 단계와;
    상기 불순물이 첨가된 비정질 실리콘층 위에 포토레지스트를 코팅한 후, 제 1 마스크 공정을 실시하여 게이트 배선과 박막 트랜지스터와 스토리지 캐패시터를 형성하는 부분에는 제 1 포토레지스트 패턴을 화소전극과 게이트 패드와 데이터 패드를 형성하는 부분에는 상기 제 1 포토레지스트 패턴 보다 얇은 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴이 형성된 기판상의 반도체층과 제 1 절연물질층, 제 1 금속물질층, 투명한 도전 물질층을 순차적으로 식각하여, 제 1 방향으로 위치하는 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 전극 형성 후, 애슁(ashing)을 진행하여 화소전극, 게이트 패드, 데이터 패드 부분 상부의 상기 제 2 포토레지스트 패턴을 제거하는 단계와;
    상기 제 2 포토레지스트 패턴이 제거되어 노출된 하부로 형성된 상기 반도체층과 그 하부의 상기 제 1 절연물질층, 상기 제 1 금속물질층, 상기 투명한 도전 물질층을 순차적으로 식각하여 상기 화소전극과 상기 게이트 배선과 연결된 게이트 패드를 형성하는 단계와;
    상기 화소전극 형성 후, 상기 제 1 포토레지스트 패턴을 제거하는 단계와;
    상기 제 1 포토레지스트 패턴이 제거된 기판의 전면에 제 2 절연물질을 형성한 후 식각하여, 상기 게이트 배선과 상기 게이트 전극과 이들 상부에 적층된 상기 제 1 절연물질층과 상기 반도체층의 양 측면에 측벽(side wall)을 형성하는 단계와;
    상기 측벽이 형성된 기판에 제 2 금속물질층을 형성한 후, 제 2 마스크 공정을 실시하여 일끝단에 데이터 패드를 가지며, 상기 게이트 배선과 수직하게 교차하는 제 2 방향으로 연장된 데이터 배선과, 상기 데이터 배선에서 분기하며 상기 화소전극과 접촉하는 제 2 금속막과 스토리지 캐패시터 전극과 데이터 패드 전극을 형성하는 단계와;
    상기 제 2 금속막 형성 후 스토리지 캐패시터 주변 게이트 배선 상의 비정질 실리콘 및 불순물이 섞인 비정질 실리콘을 식각하는 단계와;
    상기 제 2 금속막을 식각하여 소스 전극과 드레인 전극을 형성하는 단계와;
    상기 소스 전극과 드레인 전극의 이격된 부분의 불순물이 첨가된 비정질 실리콘층을 식각하여 채널을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판 제조방법.
  5. 제 4 항에 있어서,
    상기 제 1 마스크 공정 및 제 2 마스크 공정은 회절노광법 또는 하프톤 노광법 중 어느 하나를 이용하는 액정표시장치용 어레이 기판 제조방법.
  6. 제 4 항에 있어서,
    상기 데이터 패드 전극은 제 2 금속물질인 크롬, 몰리브덴 또는 알루미늄 중 선택된 하나인 액정표시장치용 어레이 기판 제조방법.
KR1020020057422A 2002-09-19 2002-09-19 액정표시장치용 어레이 기판 제조방법 KR100865258B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020057422A KR100865258B1 (ko) 2002-09-19 2002-09-19 액정표시장치용 어레이 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020057422A KR100865258B1 (ko) 2002-09-19 2002-09-19 액정표시장치용 어레이 기판 제조방법

Publications (2)

Publication Number Publication Date
KR20040025450A KR20040025450A (ko) 2004-03-24
KR100865258B1 true KR100865258B1 (ko) 2008-10-24

Family

ID=37328370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020057422A KR100865258B1 (ko) 2002-09-19 2002-09-19 액정표시장치용 어레이 기판 제조방법

Country Status (1)

Country Link
KR (1) KR100865258B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552430B2 (en) 2011-08-09 2013-10-08 Samsung Display Co., Ltd. Thin-film transistor array substrate, organic light-emitting display including the same and method of manufacturing the same
US8598589B2 (en) 2010-07-01 2013-12-03 Samsung Display Co., Ltd. Array substrate, method of manufacturing the array substrate, and display apparatus including the array substrate

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667137B1 (ko) * 2004-12-31 2007-01-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101219041B1 (ko) * 2005-07-07 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100917654B1 (ko) 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
KR100847661B1 (ko) * 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
KR102261006B1 (ko) 2014-10-08 2021-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992838A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
KR20010047795A (ko) * 1999-11-23 2001-06-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020002051A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시장치의 제조방법
KR20020057224A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992838A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
KR20010047795A (ko) * 1999-11-23 2001-06-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020002051A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시장치의 제조방법
KR20020057224A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598589B2 (en) 2010-07-01 2013-12-03 Samsung Display Co., Ltd. Array substrate, method of manufacturing the array substrate, and display apparatus including the array substrate
US8552430B2 (en) 2011-08-09 2013-10-08 Samsung Display Co., Ltd. Thin-film transistor array substrate, organic light-emitting display including the same and method of manufacturing the same

Also Published As

Publication number Publication date
KR20040025450A (ko) 2004-03-24

Similar Documents

Publication Publication Date Title
KR100846974B1 (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
EP2565916B1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
US8735888B2 (en) TFT-LCD array substrate and manufacturing method thereof
EP2565917B1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20090125500A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7125756B2 (en) Method for fabricating liquid crystal display device
KR100865258B1 (ko) 액정표시장치용 어레이 기판 제조방법
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR20070045751A (ko) 포토 마스크
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20110079434A (ko) 액정표시장치 및 그 제조방법
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR20050117846A (ko) 액정표시장치용 어레이 기판 제조방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR101022806B1 (ko) 고개구율 어레이 기판의 제조 방법
KR20080000752A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100891070B1 (ko) 액정표시장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee