KR101322885B1 - 어레이 기판과 액정 디스플레이 - Google Patents

어레이 기판과 액정 디스플레이 Download PDF

Info

Publication number
KR101322885B1
KR101322885B1 KR1020110116091A KR20110116091A KR101322885B1 KR 101322885 B1 KR101322885 B1 KR 101322885B1 KR 1020110116091 A KR1020110116091 A KR 1020110116091A KR 20110116091 A KR20110116091 A KR 20110116091A KR 101322885 B1 KR101322885 B1 KR 101322885B1
Authority
KR
South Korea
Prior art keywords
insulating layer
array substrate
gate
electrode
thin film
Prior art date
Application number
KR1020110116091A
Other languages
English (en)
Other versions
KR20120049834A (ko
Inventor
젱유 시
Original Assignee
베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20120049834A publication Critical patent/KR20120049834A/ko
Application granted granted Critical
Publication of KR101322885B1 publication Critical patent/KR101322885B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 일종의 어레이 기판과 액정 디스플레이에 관한 것으로서, 그 중 상기 어레이 기판은 베이스 기판과 상기 베이스 기판에 형성되는 가로 세로로 교차하면서 다수의 화소유닛을 형성하도록 둘러싸여 설치되는 데이터라인과 게이트라인을 포함하며, 각각의 화소유닛마다 화소전극과 박막 트랜지스터 스위치소자가 구비되고, 상기 박막 트랜지스터 스위치소자는 게이트 전극, 소스전극, 드레인전극과 활성층을 포함한다. 그 중 상기 게이트전극과 활성층 사이에 게이트 절연층이 설치되며, 상기 게이트 절연층은 불투명 절연층을 포함한다.

Description

어레이 기판과 액정 디스플레이{Array substrate and liquid crystal display}
본 발명은 일종의 어레이 기판과 액정 디스플레이에 관한 것이다.
액정디스플레이는 현재 상용되는 평판디스플레이로서, 박막 트랜지스터 액정디스플레이(Thin Film Transistor Liquid Crystal Display, 약칭 TFT-LCD)는 바로 액정디스플레이 중의 주류 제품이다. TFT-LCD는 통상적으로 어레이 구조를 갖는 어레이 기판을 포함한다.
도 1a는 종래의 전형적인 어레이 기판의 국부 평면 구조도이고, 도 1b는 도 1a 중 A-A선을 따른 측면 구조도이다.
도 1a와 도 1b에 도시된 바와 같이, 통상적인 4차 광식각 기술을 이용하여 형성되는 어레이 기판은 베이스 기판(1)을 포함하며, 베이스 기판(1)에 가로 세로가 서로 교차하는 데이터라인(5) 및 게이트라인(2)이 형성되고, 데이터라인(5)과 게이트라인(2)이 매트릭스 형식으로 배열되는 화소유닛을 둘러싸며, 각 화소유닛마다 박막 트랜지스터(TFT) 스위치소자 TFT와 화소전극(11)이 구비되고, 박막 트랜지스터 스위치소자에 게이트전극(3), 소스전극(7), 드레인전극(8)과 활성층(6)이 구비되며, 게이트전극(3)이 게이트라인(2)에 접속되고, 소스전극(7)은 데이터라인(5)에 접속되며, 드레인전극(8)은 부동태화층(passivation layer)의 비어홀(10)을 통해 화소전극(11)과 접속되고, 활성층(6)은 소스전극(7) 및 드레인전극(8)과 게이트전극(3) 사이에 형성되며, 게이트전극(3)과 활성층(6) 사이는 게이트 절연층(4)이 형성되고, 화소전극(11)과 드레인전극(8) 사이는 부동태화층(9)이 형성되며, 화소전극(11)은 부동태화층의 비어홀(10)을 통해 드레인전극(8)과 접속된다. 게이트라인(2), 데이터라인(5), 게이트전극(3), 소스전극(7), 드레인전극(8)과 화소전극(11) 등 패턴은 도전 패턴이라고 통칭하며, 게이트 절연층(4)과 부동태화층(9)은 절연층이라 통칭한다.
TFT-LCD는 백라이트와 같은 외부의 광원이 필요하나, 백라이트가 TFT의 활성층에 조사된 후에는, TFT에 전류가 누출되는 (Ioff) 현상이 발생하기 쉬워 디스플레이 품질 저하를 초래한다. 따라서 대향 기판(예를 들어, 컬러필터 기판)에 블랙매트릭스를 이용하여 광차단을 해야 하는데, 이는 TFT-LCD의 개구율 저하를 초래할 수 있다.
본 발명이 해결하고자 하는 과제는, 상기 종래 기술의 문제점을 해결하기 위한 것으로서, 백라이트가 TFT의 활성층에 조사되는 것을 저지하여 TFT의 광누설 전류를 감소시킬 수 있으며, 또한 TFT-LCD의 개구율을 향상시킬 수 있는 어레이 기판 및 액정 디스플레이를 제공하는 것이다.
본 발명의 일 실시예에서는 베이스기판과 상기 베이스 기판에 형성되는 가로 세로로 교차하면서 다수의 화소유닛을 형성하도록 둘러싸인 데이터라인과 게이트라인을 포함하며, 각각의 화소유닛마다 화소전극과 박막 트랜지스터 스위치소자가 구비되고, 상기 박막 트랜지스터 스위치소자는 게이트전극, 소스전극, 드레인전극과 활성층을 구비하며, 그 중 상기 게이트전극과 활성층 사이에 게이트 절연층이 설치되고, 상기 게이트 절연층에 불투명 절연층이 포함되는 일종의 어레이 기판을 제공한다.
본 발명의 또 다른 실시예에서는 마주보도록 결합 설치되는 대향 기판과 본 발명에서 제공하는 임의의 한 어레이 기판을 구비하여, 상기 대향기판과 어레이 기판 사이에 액정층이 설치되는 액정 패널을 포함하는 일종의 액정 디스플레이를 더 제공한다.
본 발명에 따르면, 어레이 기판의 게이트 절연층은 불투명 절연층을 포함하기 때문에, 백라이트가 TFT의 활성층에 조사되는 것을 저지하여 TFT의 광누설 전류를 감소시킬 수 있으며, 또한 백라이트 영역에 광누출이 발생하는 것을 방지할 수 있어 대향 기판(예를 들어, 컬러필터 기판) 상의 블랙매트릭스 면적을 줄여 TFT-LCD의 개구율이 향상된다.
도 1a은 종래의 전형적인 어레이 기판의 국부 평면 구조도이다.
도 1b는 도1a 중 A-A선을 따르는 측면 구조도이다.
도 2는 본 발명의 실시예 1에서 제공하는 어레이 기판의 국부 측면 구조도이다.
도 3은 본 발명의 실시예 2에서 제공하는 어레이 기판의 국부 측면 구조도이다.
도 4a는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 게이트라인과 게이트 전극을 형성한 국부 측면 구조도이다.
도 4b는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 투명 절연층을 퇴적한 국부 측면 구조도이다.
도 4c는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 불투명 절연층을 퇴적한 국부 측면 구조도이다.
도 4d는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 활성층 박막을 퇴적한 국부 측면 구조도이다.
도 5a는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 데이터라인 금속 박막에 도포된 포토레지스트를 노광 현상한 구조도이다.
도 5b는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 데이터라인 금속박막을 식각한 구조도이다.
도 5c는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 활성층 박막을 식각한 구조도이다.
도 5d는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 불투명 절연층을 식각한 구조도이다.
도 5e는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 애싱 후의 구조도이다.
도 5f는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 나머지 활성층 박막을 식각한 구조도이다.
도 5g는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 소스전극과 드레인전극을 식각한 구조도이다.
도 5h는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 TFT 채널을 식각한 구조도이다.
도 5i는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 포토레지스트를 박리한 구조도이다.
본 발명의 실시예의 목적, 기술방안과 장점이 더욱 명확해지도록, 이하 본 발명의 실시예 중의 도면을 결합하여, 본 발명의 실시예에 대하여 분명하고도 완전하게 설명하고자 한다. 물론, 설명하는 실시예는 단지 본 발명의 일부 실시예일뿐, 실시예의 전부는 아니다. 본 발명 중의 실시예를 바탕으로, 본 분야의 통상의 기술자의 창조적인 노동이 없었다는 전제 하에 획득된 모든 기타 실시예는 본 발명의 보호범위에 속한다.
실시예 1
도 2는 본 발명의 실시예 1에서 제공하는 어레이 기판의 국부 측면 구조도이다. 도 2에 도시된 바와 같이, 상기 어레이 기판은 베이스 기판(1)을 포함하며, 베이스 기판(1)에 가로 세로로 교차하면서 다수의 화소유닛을 형성하도록 둘러싸여 설치되는 데이터라인(5)과 게이트라인(미도시)이 형성되고, 각각의 화소유닛마다 화소전극(11)과 박막 트랜지스터(TFT) 스위치 소자가 구비된다. 각각의 박막 트랜지스터 스위치 소자는 게이트전극(3), 소스전극(7), 드레인전극(8)과 활성층(6)을 갖는다. 게이트전극(3)은 베이스 기판에 형성되며, 활성층(6)은 게이트전극(3)의 상부에 형성되고, 소스, 드레인전극(7, 8)은 활성층(6)의 상부에 형성된다. 게이트전극(3)과 활성층(6) 사이에 게이트 절연층이 설치되고, 게이트 절연층에는 불투명 절연층(41)이 포함된다.
본 실시예의 어레이 기판의 게이트 절연층은 불투명 절연층을 포함하기 때문에, 백라이트가 TFT의 활성층에 조사되는 것을 저지할 수 있어, TFT의 광누설전류를 감소시킬 수 있으며, 이에 따라 박막 트랜지스터 스위치 소자의 성능이 향상되고, 또한 백라이트 영역에 광누출이 발생하는 것을 방지할 수 있어 대향 기판(예를 들어, 컬러필터 기판) 상의 블랙매트릭스 면적을 줄여 TFT-LCD의 개구율이 향상된다.
실시예 2
도 3은 본 발명의 실시예 2에서 제공하는 어레이 기판의 국부 측면 구조도로서, 도 3에 도시된 바와 같이, 상기 어레이 기판은 베이스 기판(1)을 포함하며, 베이스 기판(1)에 가로 세로로 교차하면서 다수의 화소유닛을 형성하도록 둘러싸여 설치되는 데이터라인(5)과 게이트라인(미도시)이 형성되고, 각각의 화소유닛마다 화소전극(11)과 박막 트랜지스터(TFT) 스위치 소자가 구비된다. 각각의 박막 트랜지스터 스위치 소자는 게이트전극(3), 소스전극(7), 드레인전극(8)과 활성층(6)을 갖는다. 게이트전극(3)은 베이스 기판에 형성되며, 활성층(6)은 게이트전극(3)의 상부에 형성되고, 소스, 드레인전극(7, 8)은 활성층(6)의 상부에 형성된다. 게이트전극(3)과 활성층(6) 사이에 게이트 절연층이 설치되고, 게이트 절연층에는 불투명 절연층(41)이 포함된다. 더 나아가, 게이트 절연층은 투명 절연층(42)을 더 포함할 수 있으며, 투명 절연층(42)은 불투명 절연층(41) 하부에 형성된다.
여기서, 게이트라인은 게이트전극(3)과 접속되고, 데이터라인(5)은 소스전극(7)과 접속되며, 불투명 절연층(41)은 데이터라인(5), 소스전극(7), 드레인전극(8)에 대응되도록 설치되는데, 이럴 경우 데이터라인(5)의 하부에는 불투명 절연층(41)과 투명 절연층(42)을 포함할 수 있다.
불투명 절연층의 면적은 그 상층의 데이터라인 또는 활성층 면적보다 큰 것이 바람직하다. 불투명 절연층(41)은 흑색수지 절연층, 예를 들어 대향기판(예를 들어, 컬러필터 기판) 상의 블랙매트릭스와 동일한 흑색수지 재료일 수 있다. 상기 흑색수지 절연층으로 구성되는 불투명 절연층의 두께는 10000~20000Å인 것이 바람직하고, 투명 절연층(42)의 두께는 500~5000Å인 것이 바람직하다.
상기 어레이 기판의 제조방법의 실시예는 다음 단계를 포함할 수 있다,
단계 101: 베이스 기판(10에 마그네트론 스퍼터링 등 방법을 이용하여 한 층의 게이트 금속박막을 퇴적하고, 광식각 후 게이트라인(미도시)과 게이트전극(3)을 형성하는 단계로서, 도 4a를 참조한다. 도 4a는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 게이트라인과 게이트전극을 형성한 국부 측면 구조도이다.
단계 102: 상기 패턴이 형성된 베이스 기판(1)에 플라즈마 증강 화학기상 증착법(Plasma Enhanced Chemical vapor deposition, PECVD)을 이용하여 한 층의 투명 절연층(42)을 퇴적하는 단계로서, 투명 절연층의 재료는 질화규소 등 투명 절연재료일 수 있으며, 도 4b를 참조하면, 투명 절연층(42)은 게이트 절연층의 일부분에 속한다. 도 4b는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 투명 절연층을 퇴적한 국부 측면 구조도이다.
단계 103: 상기 패턴이 형성된 베이스 기판(1)에 감광성 또는 비감광성 재료, 예를 들어 흑색수지 재료를 이용하여 한 층의 불투명 절연층(41)을 도포(coating)하며, 불투명 절연층(41)을 도포한 후 경화시키는 단계로서, 도 4c에 도시된 바와 같이 불투명 절연층(41) 역시 게이트 절연층의 일부분에 속한다. 도 4c는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 불투명 절연층을 퇴적한 국부 측면 구조도이다.
단계 104: PECVD법을 이용하여 활성층 박막(60)을 퇴적하는 단계로서, 활성층 박막은 반도체층(a-si) 박막과 도핑 반도체층(n+a-si) 박막을 포함할 수 있으며, 도 4d 도시된 바와 같이, 반도체층 박막을 도핑 반도체층 박막 하부에 위치시키고, 마지막으로 마그네트론 스퍼터링을 이용하여 한 층의 데이터라인 금속 박막(50)을 도핑 반도체층 박막 상부에 퇴적한다. 도 4d는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 활성층 박막과 데이터라인 금속 박막을 퇴적한 국부 측면 구조도이다.
단계 105: 듀얼톤 마스크, 예를 들어 그레이톤 마스크(Gray Tone Mask, 약칭 GTM) 또는 하프톤 마스크(Half Tone Mask, 약칭 HTM)을 이용하여 포토레지스트를 노광, 현상한 다음, 습식각과 건식각 공정을 결합하여 활성층, 데이터라인, 소스전극과 드레인전극의 패턴을 형성한다. 상기 과정의 구체적인 실시예는 다음 단계를 포함한다:
단계 201: 듀얼톤 마스크를 이용하여, 데이터라인 금속박막(50)에 도포된 포토레지스트(17)를 노광, 현상하고, 소스전극, 드레인전극과 데이터라인을 형성해야 하는 위치에 포토레지스트가 완전히 남아있는 영역을 형성하고, TFT 채널을 형성하고 게이트라인과 대응시켜야 하는 위치에 포토레지스트가 부분적으로 남아있는 영역을 형성하며, 기타 영역은 포토레지스트가 완전히 제거된 영역을 형성하는 단계로서, 도 5a를 참조한다. 도 5a는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 데이터라인 금속박막에 도포된 포토레지스트를 노광, 현상한 구조도이다.
단계 202: 습식각 공정을 이용하여, 포토레지스트가 완전히 제거된 영역과 대응되는 데이터라인 금속박막(50)을 식각하는 단계로서, 도 5b를 참조한다. 도 5b는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 데이터라인 금속 박막을 식각한 구조도로서, 포토레지스트가 완전히 제거된 영역에 대응되는 데이터라인 금속박막(50)을 식각한 후, 도면에서 볼 수 있듯이 포토레지스트 하부의 데이터라인의 일부가 많이 식각되어 언더컷(undercut)을 형성함으로써 데이터라인 및 그 박막 트랜지스터 스위치 소자의 소스전극과 드레인전극이 소재하는 영역을 형성한다.
단계 203: 건식각 공정을 이용하여, 포토레지스트가 완전히 제거된 영역과 대응되는 활성층 박막을 순차적으로 식각하는 단계로서, 도 5c를 참조한다. 도 5c는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 활성층 박막을 식각한 구조도로서, 나머지 활성층 박막(60) 하부에는 불투명 절연층(41)과 투명 절연층(42)이 포함된다.
단계 204: 포토레지스트가 완전히 제거된 영역과 대응되는 불투명 절연층(41)을 식각하는 단계로서, 도 5d를 참조한다. 도 5d는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 불투명 절연층을 식각한 구조도이다.
단계 205: 포토레지스트가 부분적으로 남아있는 영역의 포토레지스트를 애싱처리를 통해 제거하고, 포토레지스트가 완전히 남아있는 영역의 포토레지스트만 남기는 단계(두께 감소)로서, 도 5e를 참조한다. 도 5e는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 애싱 후의 구조도로서, TFT 채널위치에 대응되는 포토레지스트가 부분적으로 남아있는 영역의 포토레지스트(17)를 애싱 처리하여, 데이터라인과 소스드레인전극 위치에 대응되는 포토레지스트가 완전히 남아있는 영역의 포토레지스트(17)를 남긴다.
단계 206: 애싱 처리 후 포토레지스트가 가로로 식각되어, 데이터라인 금속 박막(50) 가장자리에 노출되는 나머지 활성층 박막을 식각하는 단계로서, 도 5f를 참조한다. 도 5f는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 나머지 활성층 박막을 식각한 구조도로서, 나머지 활성층 박막(60)을 식각한 후, 활성층(6)의 패턴을 형성할 수 있으며, 활성층(6)의 하부에 불투명 절연층(41)을 포함하되, 불투명 절연층(41)의 면적을 활성층 면적보다 크게 하면 백라이트가 활성층의 반도체층 상부에 조사되는 것을 저지할 수 있다.
단계 207: 금속 건식각 공정을 이용하여, 예를 들어 데이터 금속박막을 Mo로 형성하고, 건식각으로 TFT 채널 위치에 대응되는 데이터라인 금속박막을 식각하여 데이터라인(5), 소스전극(7)과 드레인전극(8)을 형성하는 단계로서, 도 5g를 참조한다. 도 5g는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 소스전극과 드레인전극을 식각한 구조도이다. 데이터라인(5)의 하부에 순차적으로 활성층 박막과 게이트 절연층의 불투명 절연층(41), 투명 절연층(42)을 구비하며, 그 중 불투명 절연층(41), 투명 절연층(42)의 위치를 데이터라인, 소스전극, 드레인전극과 대응시킨다.
단계 208: TFT 채널 위치와 대응되는 활성층을 부분적으로 식각하여, TFT 채널(19)을 형성하는 단계로서 도 5h를 참조한다. 도 5h는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 TFT 채널을 식각한 구조도로서, TFT 채널 위치와 대응되는 활성층(6) 중의 도핑 반도체층을 식각하고 반도체층을 남겨두어 TFT 채널(19)을 형성함으로써, 박막 트랜지스터 스위치소자의 제조를 완료한다.
단계 209: 나머지 포토레지스트를 박리하는 단계로서, 도 5i를 참조한다. 도 5i는 본 발명의 실시예 2에서 제공하는 어레이 기판 중 포토레지스트를 박리한 구조도이다.
상기 단계 201로부터 단계 209를 거쳐, 활성층(6), TFT 채널(19), 소스전극(7), 드레인전극(8)과 데이터라인(5)을 형성한 후, 화소전극을 형성할 수 있으며, 다음 단계 106을 참조한다.
단계 106: 부동태화층(9)을 퇴적하고, 부동태화층을 식각하여 비어홀(10)을 형성한 후, 다시 화소전극 도전 박막을 퇴적하고, 패터닝하여 화소전극(11)을 형성하는 단계로서, 도 3을 참조한다. 화소전극(11)은 부동태화층의 비어홀(10)을 통해 드레인전극(8)과 서로 접속될 수 있다.
본 실시예의 어레이 기판에서 TFT의 게이트 절연층은 불투명 절연층(예를 들어, 흑색수지 절연층)을 게이트 절연층의 일부분으로 사용하고, 보다 구체적으로 이층 수지구조를 채택하여, 첫 번째 층은 투명 절연층(예를 들어, 무기재료 질화규소)을 사용하며, 두 번째 층은 불투명 절연층을 사용한다. 두께가 1000Å 정도인 투명 절연층을 형성한 후에, 투명 절연층 상에 흑색수지 절연층을 도포하고, 화소영역의 흑색수지를 식각한 다음, 활성층의 하부에 불투명 절연층을 제공하면 불투명 절연층이 백라이트가 TFT의 활성층에 조사되는 것을 저지할 수 있어, TFT의 광누설전류를 효과적으로 줄일 수 있고, 나아가 TFT의 특성을 향상시킬 수 있으며, 상기 실시예의 어레이 기판은 또한 백라이트 영역에 광누출이 발생하는 것을 방지할 수 있어, 대향 기판 상의 블랙매트릭스 면적을 감소시켜 TFT-LCD의 개구율이 향상되며, 또한 불투명 절연층의 면적을 그 상방의 소스/드레인전극과 데이터라인의 면적보다 크게 설치하면, 심지어 어레이 기판 상의 불투명 절연층으로 대향기판 중의 블랙매트릭스를 대체할 수 있어, TFT-LCD의 개구율을 더욱 향상시킬 수 있다.
실시예 3
본 발명의 실시예 3은 액정패널을 포함하며, 상기 액정패널에 상기 실시예에서 제공하는 임의의 한 구조를 포함하는 어레이 기판 및 대향 기판을 포함하면서, 상기 대향 기판과 어레이 기판 사이에 액정층이 설치되는 일종의 액정 디스플레이를 제공한다. 상기 대향기판은 컬러필터 기판일 수 있으며, 즉 그 위에 예를 들어 RGB 필터유닛이 형성되며, 만약 어레이 기판에 필터 유닛이 형성되는 경우, 대향기판에 필터 유닛을 설치하지 않을 수 있다.
본 실시예의 액정디스플레이의 어레이 기판 중, 게이트 절연층은 불투명 절연층을 포함하므로 백라이트가 TFT의 활성층에 조사되는 것을 저지할 수 있어, TFT의 광누설전류가 감소되고, TFT의 성능이 향상된다. 또한 백라이트 영역에 광누출이 발생하는 것을 방지하여, 대향기판 상의 블랙매트릭스 면적을 줄이고, TFT-LCD의 개구율을 향상시킬 수 있으며, 더 나아가, 게이트 절연층의 불투명 절연층의 면적을 데이터라인과 박막 트랜지스터 스위치소자의 면적보다 크게 하면 백라이트 영역에 광누출이 발생하는 것을 방지할 수 있어, 컬러필터 기판 중의 블랙매트릭스를 대체할 수 있으며, 나아가 TFT-LCD의 개구율이 향상된다.
마지막으로, 이상의 실시예는 단지 본 발명을 설명하기 위한 것일 뿐, 이를 제한하고자 하는 것은 아니며, 최대한 앞에 기술된 실시예를 참조하여 본 발명에 대하여 상세히 설명하였다. 본 분야의 통상의 기술자라면, 상기 각 실시예에 기재된 기술방안을 수정하거나 또는 그 중 일부 기술특징을 동등하게 치환할 수 있으며, 이러한 수정 또는 치환이 상응하는 기술방안의 본질이 본 발명의 각 실시예의 기술방안의 정신과 범위를 벗어나지 않도록 하여야 함을 이해하여야 할 것이다.
1: 베이스 기판 2: 게이트라인
3: 게이트전극 4: 게이트 절연층
5: 데이터라인 6: 활성층
7: 소스전극 8: 드레인전극
9: 부동태화층 10: 부동태화층 비어홀
11: 화소전극 17: 포토레지스트
19: TFT 채널 41: 불투명 절연층
42: 투명 절연층 50: 데이터라인 금속박막
60: 활성층 박막

Claims (9)

  1. 어레이 기판에 있어서,
    베이스 기판과;
    상기 베이스 기판에 형성되는 가로 세로로 교차하면서 다수의 화소유닛을 형성하도록 둘러싸여 설치되는 데이터라인과 게이트라인을 포함하며, 각 화소유닛마다 화소전극과 박막 트랜지스터 스위치 소자가 구비되고, 상기 박막 트랜지스터 스위치 소자에 게이트전극, 소스전극, 드레인전극과 활성층이 구비되며,
    상기 게이트전극과 상기 활성층 사이에 게이트 절연층이 설치되고, 상기 게이트 절연층에 불투명 절연층이 구비되며,
    상기 불투명 절연층은 상기 게이트전극 상에 직접 형성되는 것을 특징으로 하는 어레이 기판.
  2. 삭제
  3. 제 1항에 있어서,
    상기 불투명 절연층은 상기 데이터라인, 소스전극, 드레인전극에 대응되도록 설치되는 것을 특징으로 하는 어레이 기판.
  4. 제 3항에 있어서,
    상기 불투명 절연층의 면적은 그 상층의 데이터라인 또는 활성층의 면적보다 큰 것을 특징으로 하는 어레이 기판.
  5. 제 1항 또는 제 3항에 있어서,
    상기 불투명 절연층은 흑색수지 절연층인 것을 특징으로 하는 어레이 기판.
  6. 제 1항 또는 제 3항에 있어서,
    상기 불투명 절연층의 두께는 10000~20000Å인 것을 특징으로 하는 어레이 기판.
  7. 삭제
  8. 액정 디스플레이에 있어서,
    마주보도록 결합되어 설치되는 대향 기판과 청구한 제1항, 제3항 내지 제 4항 중 어느 한 항의 어레이 기판을 포함하며, 상기 대향기판과 어레이 기판 사이에 액정층이 설치되는 액정패널을 포함하는 것을 특징으로 하는 액정 디스플레이.
  9. 제 8항에 있어서,
    상기 대향 기판은 컬러필터 기판인 것을 특징으로 하는 액정 디스플레이.
KR1020110116091A 2010-11-09 2011-11-08 어레이 기판과 액정 디스플레이 KR101322885B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2010206017380U CN201867561U (zh) 2010-11-09 2010-11-09 阵列基板和液晶显示器
CN201020601738.0 2010-11-09

Publications (2)

Publication Number Publication Date
KR20120049834A KR20120049834A (ko) 2012-05-17
KR101322885B1 true KR101322885B1 (ko) 2013-10-29

Family

ID=44138713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110116091A KR101322885B1 (ko) 2010-11-09 2011-11-08 어레이 기판과 액정 디스플레이

Country Status (4)

Country Link
US (1) US8860898B2 (ko)
JP (1) JP2012103697A (ko)
KR (1) KR101322885B1 (ko)
CN (1) CN201867561U (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629585B (zh) * 2011-11-17 2014-07-23 京东方科技集团股份有限公司 一种显示装置、薄膜晶体管、阵列基板及其制造方法
CN102854677A (zh) * 2012-09-10 2013-01-02 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法及显示装置
CN103887234A (zh) * 2012-12-20 2014-06-25 北京京东方光电科技有限公司 一种tft阵列基板及其制造方法
CN103199095B (zh) * 2013-04-01 2016-06-08 京东方科技集团股份有限公司 显示器、薄膜晶体管阵列基板及其制造工艺
CN103727464B (zh) * 2014-01-08 2016-02-24 昆山龙腾光电有限公司 背光模组及其制造方法
CN104779256B (zh) 2015-04-09 2018-08-24 深圳市华星光电技术有限公司 阵列基板及其制备方法、液晶面板
EP3141142A1 (de) 2015-09-09 2017-03-15 D. Swarovski KG Farblich veränderbare schmucksteine
CN106997130B (zh) * 2017-04-05 2018-06-15 惠科股份有限公司 一种显示面板及其制程和显示装置
CN109148595B (zh) * 2018-08-13 2021-07-06 Tcl华星光电技术有限公司 薄膜晶体管及薄膜晶体管的制备方法
CN109634004A (zh) * 2018-11-12 2019-04-16 惠科股份有限公司 一种显示面板、制作方法和显示装置
CN110992835B (zh) * 2019-12-20 2022-06-17 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
KR20210091390A (ko) * 2020-01-13 2021-07-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111785735B (zh) * 2020-07-02 2022-07-12 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004014A (ko) * 1999-06-28 2001-01-15 김영환 액정표시소자 및 그의 제조방법
KR20060078131A (ko) * 2004-12-30 2006-07-05 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
KR20080037242A (ko) * 2006-10-25 2008-04-30 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62181471A (ja) * 1986-02-05 1987-08-08 Komatsu Ltd 薄膜トランジスタ
JPH0486891A (ja) * 1990-07-31 1992-03-19 Fuji Xerox Co Ltd Ｅｌ発光装置
KR100223899B1 (ko) * 1996-01-15 1999-10-15 구자홍 액정표시장치의 구조 및 제조방법
JP2002108250A (ja) * 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
JP4396744B2 (ja) * 2006-09-15 2010-01-13 セイコーエプソン株式会社 電気光学装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004014A (ko) * 1999-06-28 2001-01-15 김영환 액정표시소자 및 그의 제조방법
KR20060078131A (ko) * 2004-12-30 2006-07-05 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
KR20080037242A (ko) * 2006-10-25 2008-04-30 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20120113366A1 (en) 2012-05-10
JP2012103697A (ja) 2012-05-31
US8860898B2 (en) 2014-10-14
KR20120049834A (ko) 2012-05-17
CN201867561U (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
US8692258B2 (en) Array substrate of TFT-LCD including a black matrix and method for manufacturing the same
KR101089259B1 (ko) 액정 표시 장치의 어레이 기판의 제조방법
KR101264722B1 (ko) 액정표시장치의 제조방법
KR101190045B1 (ko) 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20090125500A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
WO2013143321A1 (zh) 阵列基板及其制造方法和显示装置
KR20070045751A (ko) 포토 마스크
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20080003086A (ko) 액정표시장치의 컬러필터기판 및 그 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR101324239B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100827856B1 (ko) 반투과형 프린지 필드 스위칭 모드 액정표시장치의어레이기판 및 그 제조방법
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR20120130066A (ko) 어레이 기판, 그 제조 방법 및 액정 디스플레이
KR20080000752A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101217665B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US10714513B2 (en) Array substrate and manufacturing method thereof, liquid crystal display device and manufacturing method thereof
KR101022806B1 (ko) 고개구율 어레이 기판의 제조 방법
KR20070072204A (ko) 액정표시소자 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 7