JP4396744B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4396744B2
JP4396744B2 JP2007207507A JP2007207507A JP4396744B2 JP 4396744 B2 JP4396744 B2 JP 4396744B2 JP 2007207507 A JP2007207507 A JP 2007207507A JP 2007207507 A JP2007207507 A JP 2007207507A JP 4396744 B2 JP4396744 B2 JP 4396744B2
Authority
JP
Japan
Prior art keywords
light
insulating film
semiconductor layer
shielding
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007207507A
Other languages
English (en)
Other versions
JP2008096970A (ja
Inventor
拓則 壹岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007207507A priority Critical patent/JP4396744B2/ja
Priority to US11/900,943 priority patent/US7652293B2/en
Publication of JP2008096970A publication Critical patent/JP2008096970A/ja
Application granted granted Critical
Publication of JP4396744B2 publication Critical patent/JP4396744B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon

Description

本発明は、基板に複数の薄膜が積層され、該積層された前記複数の薄膜の一部によってトランジスタが形成された電気光学装置及び電子機器に関する。
周知のように、電気光学装置、例えば光透過型の液晶装置は、ガラス基板、石英基板、シリコン基板等からなる２枚の基板間に液晶が介在されて構成されており、一方の基板に、例えば薄膜トランジスタ等のスイッチング素子及び画素電極をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に介在された液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能としている。
また、トランジスタを配置した素子基板と、この素子基板に相対して配置される対向基板とは、別々に製造される。素子基板及び対向基板は、例えば石英基板上に、所定のパターンを有する半導体薄膜、絶縁性薄膜又は導電性薄膜を積層することによって構成される。層毎に各種膜の成膜工程とフォトリソグラフィ工程とを繰り返すことによって形成されるのである。
ところで、画素電極毎に設けられる複数のトランジスタは、液晶装置における表示領域において、画素電極に画像信号を供給するデータ線とトランジスタにオン信号を供給する走査線との交差部位にそれぞれ構成されている。
また、トランジスタは、チャネル領域とソース領域とドレイン領域とを具備するＬＤＤ構造を有する半導体層と、該半導体層に該半導体層を平面視した状態で覆うよう積層されたゲート絶縁膜と、該ゲート絶縁膜にチャネル領域に対向して積層されたゲート電極とを具備して構成されている。
ここで、トランジスタにおける半導体層のチャネル領域に光が入射してしまうと、トランジスタが誤動作し、液晶装置に、オフリーク電流に起因する表示ムラ、クロストーク、フリッカが発生してしまう他、表示におけるコントラストの低下が発生してしまうといった問題があった。
このような問題に鑑み、素子基板に積層された各種薄膜の内、半導体層の下層に、半導体層の下側を平面視した状態で覆う遮光膜が設けられ、半導体層の上層に、半導体層の上側を平面視した状態で覆う遮光膜が設けられることにより、半導体層のチャネル領域に光が入射してしまうことを防止することができる液晶装置の構成が周知であり、例えば特許文献１に開示されている。
特許文献１に開示された液晶装置においては、走査線が、半導体層の下側を平面視した状態で覆う遮光膜として機能し、データ線と画素電極の電圧の保持を行う蓄積容量の電極とが、半導体層の上側を平面視した状態で覆う遮光膜として機能する構成を有している。
また、特許文献１に開示された液晶装置においては、半導体層の上側を覆う遮光膜として機能する蓄積容量の電極に対し、半導体層が構成されたデータ線と走査線との交差部位において、各画素の開口領域を規定する張り出し部が設けられた構成を有している、即ち交差部位における遮光膜が幅広に形成された構成を有していることにより、各画素の開口率を低下させることなく、半導体層のチャネル領域に上側から垂直方向または斜め方向に入射する光を確実に遮光する技術が開示されている。
特開２００３−３３７５５３号公報
しかしながら、特許文献１に開示された液晶装置の構成においては、半導体層と上側の遮光膜との間、及び半導体層と下側の遮光膜との間には、所定の厚さを有する光透過性を有する絶縁膜が積層されている。即ち、半導体層は、上側及び下側の遮光膜と所定間隔離れて積層されていることから、上側の遮光膜及び下側の遮光膜のみでは、半導体層のチャネル領域に光が入射してしまうのを確実に遮光するには不十分であった。
ところで、ゲート電極は、半導体層のチャネル領域上にのみ形成される。従って、ゲート電極の形成領域と半導体層の他の部分とで段差が生じてしまう。
また、半導体層のソース領域にはデータ線が電気的に接続される。このため、ソース領域上に遮光膜を構成する高誘電率膜が形成された場合には、データ線との間でカップリングを起こし、電気的特性が劣化するという欠点もある。
本発明は上記事情に着目してなされたものであり、トランジスタの半導体層のチャネル領域に光が入射してしまうことを確実に防止するとともに、トランジスタが誤動作し、オフリーク電流に起因する表示ムラ、クロストーク、フリッカが発生してしまう他、表示におけるコントラストの低下が発生してしまうことを確実に防止すると共に、半導体層上に段差が生じることを抑制し、データ線と遮光膜とのカップリングによる電気的特性の劣化を防ぐことができる構成を有する電気光学装置及び電子機器を提供することを目的とする。
上記目的を達成するために本発明の一実施形態に係る電気光学装置は、基板上に、走査線とデータ線と、前記走査線と前記データ線との交差部に対応して形成された画素電極と、前記画素電極に電気的に接続されたトランジスタを有する電気光学装置であって、前記トランジスタは前記基板上に形成された半導体層と、前記半導体層に積層されたゲート絶縁膜と、ゲート電極と、を有し、かつ、前記半導体層に、チャネル領域とソース領域とドレイン領域とを具備するＬＤＤ構造を有しており、前記ソース領域及び前記ドレイン領域のうち前記画素電極に電気的に接続された側のＬＤＤ領域のみを覆うよう、前記ゲート絶縁膜に接して島状に遮光性の絶縁膜が形成されており、前記ゲート電極は、前記遮光性の絶縁膜の側面のうち、前記データ線の延在方向における前記ゲート電極側の第１側面及び前記第１側面を挟んで対向する第２、第３側面と接していることを特徴とする。
また、本発明の一実施形態に係る電気光学装置は、前記遮光性の絶縁膜は、高誘電率材料から構成されていることを特徴とする。
また、本発明の一実施形態に係る電気光学装置は、前記遮光性の絶縁膜は、酸化ハフニウムと酸化ジルコニウムとのいずれかから構成されていることを特徴とする。
また、本発明の一実施形態に係る電気光学装置は、前記ゲート絶縁膜は酸化シリコンによって構成され、前記遮光性の絶縁膜は、前記酸化シリコンよりも可視光の透過率が低い材料から構成されていることを特徴とする。
また、本発明の一実施形態に係る電子機器は、上記に記載の電気光学装置を備えたことを特徴とする。
また本発明の参考例に係る電気光学装置は、基板に複数の薄膜が積層され、積層された前記複数の薄膜の一部によってトランジスタが形成された電気光学装置であって、前記トランジスタの半導体層の少なくとも一部を平面視した状態で覆うよう、前記基板に前記複数の薄膜の一部を構成する遮光性の絶縁膜が積層されていることを特徴とする。
また、前記半導体層は、チャネル領域とソース領域とドレイン領域とを具備するＬＤＤ構造を有しており、前記遮光性の絶縁膜は、前記半導体層の前記ソース領域及び前記ドレイン領域における少なくともＬＤＤ領域を平面視した状態で覆うよう、前記基板に島状に積層されていることを特徴とする。
本発明によれば、電気光学装置に設けられる遮光膜や遮光膜として機能する膜では遮光することのできない、半導体層のチャネル領域に入射してしまう光を、半導体層の少なくとも一部、具体的にはＬＤＤ領域を平面視した状態で覆う遮光性の絶縁膜によって遮光することにより、即ち、チャネル領域に光が入射してしまうことを防ぐことができることにより、チャネル領域に光が入射してしまうことにより発生するオフリーク電流に起因する表示ムラ、クロストーク、フリッカの発生や、表示におけるコントラストの低下の発生を防止することができる構成を有する電気光学装置を提供することができるといった効果を有する。
また、前記遮光性の絶縁膜は、前記半導体層全体を平面視した状態で覆うよう、前記基板に島状に積層されていることを特徴とする。
本発明によれば、電気光学装置に設けられる遮光膜や遮光膜として機能する膜では遮光することのできない、半導体層のチャネル領域に入射してしまう光を、半導体層全体を平面視した状態で覆う遮光性の絶縁膜によって遮光することにより、即ち、チャネル領域に光が入射してしまうことを防ぐことができることにより、チャネル領域に光が入射してしまうことにより発生するオフリーク電流に起因する表示ムラ、クロストーク、フリッカの発生や、表示におけるコントラストの低下の発生をより確実に防止することができる構成を有する電気光学装置を提供することができるといった効果を有する。
さらに、前記遮光性の絶縁膜は、前記半導体層の上層において、前記半導体層に近接して積層されていることを特徴とする。
本発明によれば、電気光学装置に設けられる遮光膜や遮光膜として機能する膜では遮光することのできない、半導体層のチャネル領域に該チャネル領域の上層側から入射してしまう光を、半導体層の上層に近接して積層された遮光性の絶縁膜によって遮光することにより、即ち、チャネル領域に光が入射してしまうことを防ぐことができることにより、チャネル領域に光が入射してしまうことにより発生するオフリーク電流に起因する表示ムラ、クロストーク、フリッカの発生や、表示におけるコントラストの低下の発生を防止することができる構成を有する電気光学装置を提供することができるといった効果を有する。
また、前記遮光性の絶縁膜は、前記半導体層の下層において、前記半導体層に当接するか近接するかのいずれかにより積層されていることを特徴とする。
本発明によれば、電気光学装置に設けられる遮光膜や遮光膜として機能する膜では遮光することのできない、半導体層のチャネル領域に該チャネル領域の下層側から入射してしまう光を、半導体層の下層に当接するか近接するかのいずれかにより積層された遮光性の絶縁膜によって遮光することにより、即ち、チャネル領域に光が入射してしまうことを防ぐことができることにより、チャネル領域に光が入射してしまうことにより発生するオフリーク電流に起因する表示ムラ、クロストーク、フリッカの発生や、表示におけるコントラストの低下の発生を防止することができるといった効果を有する。
また、チャネル領域に該チャネル領域の上層及び下層側から入射してしまう光を、半導体層の上層及び下層に積層された遮光性の絶縁膜によって遮光することにより、即ち、半導体層のチャネル領域に光が入射してしまうことを防ぐことができることにより、チャネル領域に光が入射してしまうことにより発生するオフリーク電流に起因する表示ムラ、クロストーク、フリッカの発生や、表示におけるコントラストの低下の発生を防止することができる構成を有する電気光学装置を提供することができるといった効果を有する。
さらに、前記遮光性の絶縁膜は、高誘電率材料から構成されていることを特徴とする。
また、前記遮光性の絶縁膜は、酸化ハフニウムと酸化ジルコニウムとのいずれかから構成されていることを特徴とする。
本発明によれば、遮光性の絶縁膜は、高誘電率材料である可視光の透過率が８０％程度の酸化ハフニウムと可視光の透過率が７０％程度の酸化ジルコニウムとのいずれかから構成されていることにより、確実に、半導体層のチャネル領域に光が入射してしまうことを防止することができる構成を有する電気光学装置を提供することができるといった効果を有する。
また、前記トランジスタは、前記半導体層と、該半導体層に積層された酸化シリコンから構成されたゲート絶縁膜と、該ゲート絶縁膜に前記チャネル領域に対向して積層されたゲート電極とを具備しており、前記遮光性の絶縁膜は、前記酸化シリコンよりも可視光の透過率が低い材料から構成されていることを特徴とする。
本発明によれば、遮光性の絶縁膜は、可視光の透過率が９０％程度の酸化シリコンから構成された半導体層上に積層されたゲート絶縁膜よりも、可視光の透過率が低い材料から構成されていることにより、確実に、半導体層のチャネル領域に光が入射してしまうことを防止することができる構成を有する電気光学装置を提供することができるといった効果を有する。
また、本発明の一態様に係る電子機器は、基板に複数の薄膜が積層され、積層された前記複数の薄膜の一部によってトランジスタが形成された電気光学装置を具備する電子機器であって、前記トランジスタの半導体層の少なくとも一部を平面視した状態で覆うよう、前記基板に前記複数の薄膜の一部を構成する遮光性の絶縁膜が積層されていることを特徴とする電気光学装置を具備する。
本発明の電子機器によれば、電気光学装置に設けられる遮光膜や遮光膜として機能する膜では遮光することのできない、半導体層のチャネル領域に入射してしまう光を、半導体層の少なくとも一部、具体的には、ＬＤＤ領域を平面視した状態で覆う遮光性の絶縁膜によって遮光することにより、即ち、チャネル領域に光が入射してしまうことを防ぐことができることにより、チャネル領域に光が入射してしまうことにより発生するオフリーク電流に起因する表示ムラ、クロストーク、フリッカの発生や、表示におけるコントラストの低下の発生を防止することができる構成を有する電気光学装置を具備する電子機器を提供することができるといった効果を有する。
また、前記遮光性の絶縁膜は、前記半導体層上であって、前記トランジスタのゲート電極形成領域を除く部分に形成されていることを特徴とする。
このような構成によれば、ゲート電極形成部分とそれ以外の部分との段差が遮光性の絶縁膜によって低減される。
また、前記半導体層は、チャネル領域とソース領域とドレイン領域とを具備するＬＤＤ構造を有しており、前記遮光性の絶縁膜は、前記半導体層の前記ソース領域及び前記ドレイン領域のうち画素電極に接続された領域のＬＤＤ領域を平面視した状態で覆うよう、前記基板に島状に積層されていることを特徴とする。
このような構成によれば、光の影響を受けやすいＬＤＤ領域を確実に遮光して、効果的に光リークの発生を防止することができる。
以下、図面を参照にして本発明の実施の形態を説明する。尚、以下に示す実施の形態において電気光学装置は、光透過型の液晶装置を例に挙げて説明する。また、液晶装置において対向配置される一対の基板の内、一方の基板は、素子基板（以下、ＴＦＴ基板と称す）を、また他方の基板は、ＴＦＴ基板に対向する対向基板を例に挙げて説明する。
（第１実施の形態）
図１は、本実施の形態を示す液晶装置の平面図、図２は、図１中のＩＩ−ＩＩ線に沿って切断した断面図、図３は、図１のＴＦＴ基板に積層された各層の成膜パターンを示す平面図、図４は、図３中のIV-IV線に沿う位置における一つの画素に着目した図１の液晶装置の模式的断面図である。
図１，図２に示すように、液晶装置１００は、例えば、石英基板やガラス基板、シリコン基板等を用いたＴＦＴ基板１０と、該ＴＦＴ基板１０に対向配置される、例えばガラス基板や石英基板、シリコン基板等を用いた対向基板２０との間の内部空間に、電気光学物質である液晶５０が介在されて構成される。対向配置されたＴＦＴ基板１０と対向基板２０とは、シール材５２によって貼り合わされている。
ＴＦＴ基板１０の基板上の液晶５０と接する表面１０ｆ側に、液晶装置１００の表示領域４０を構成するＴＦＴ基板１０の表示領域１０ｈが構成されている。また、表示領域１０ｈに、画素を構成するとともに、後述する対向電極２１とともに液晶５０に駆動電圧を印加する画素電極（ＩＴＯ）９ａが、図３に示すように、マトリクス状に配置されている。
また、対向基板２０の基板上の液晶５０と接する表面２０ｆの全面に、液晶５０に画素電極９ａとともに駆動電圧を印加する対向電極（ＩＴＯ）２１が設けられており、対向電極２１のＴＦＴ基板１０の表示領域１０ｈに対向する位置の液晶５０と接する面側に、液晶装置１００の表示領域４０を構成する対向基板２０の表示領域２０ｈが構成されている。
ＴＦＴ基板１０の画素電極９ａ上に、ラビング処理が施された配向膜１６が設けられており、また、対向基板２０上の全面に渡って形成された対向電極２１上にも、ラビング処理が施された配向膜２６が設けられている。各配向膜１６，２６は、例えば、ポリイミド膜等の透明な有機膜からなる。
また、図３に示すように、ＴＦＴ基板１０の表示領域１０ｈにおいては、複数本の走査線１１ａと複数本のデータ線６ａとが交差するように配線され、走査線１１ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。
そして、図３に示すように、走査線１１ａとデータ線６ａとの各交差部位に対応してスイッチング素子である薄膜トランジスタ（以下、ＴＦＴと称す）３０が設けられ、このＴＦＴ３０毎に画素電極９ａが接続されている。
ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。
また、図３に示すように、画素電極９ａと並列に、蓄積容量７０が設けられている。蓄積容量７０によって、液晶５０に印加される電圧の保持時間が延長され、例えば画像信号が画素電極９ａに供給される時間よりも３桁も長い時間の保持が可能となる。
対向基板２０に、ＴＦＴ基板１０の表示領域１０ｈ及び対向基板２０の表示領域２０ｈの外周を、画素領域において規定し区画することにより、表示領域４０を規定する額縁としての遮光膜５３が設けられている。
液晶５０がＴＦＴ基板１０と対向基板２０との間の空間に、既知の液晶注入方式で注入される場合、シール材５２は、シール材５２の１辺の一部において欠落して塗布されている。尚、液晶５０がＴＦＴ基板１０と対向基板２０との間の空間に、既知の液晶滴下方式で滴下される場合、シール材５２は、途中で欠落することなく連続的に周状に塗布される。
シール材５２の欠落した箇所は、該欠落した箇所から貼り合わされたＴＦＴ基板１０及び対向基板２０との間に液晶５０を注入するための液晶注入口１０８を構成している。液晶注入口１０８は、液晶注入後、封止材１０９で封止される。尚、液晶滴下方式で液晶５０が滴下される場合は、液晶注入口１０８、封止材１０９は不要となる。
シール材５２の外側の領域に、ＴＦＴ基板１０の図示しないデータ線に画像信号を所定のタイミングで供給して該データ線を駆動するドライバであるデータ線駆動回路１０１及び外部回路との接続のための外部接続端子１０２が、ＴＦＴ基板１０の一辺に沿って設けられている。
この一辺に隣接する二辺に沿って、ＴＦＴ基板１０の走査線１１ａ及びゲート電極３ａに、走査信号を所定のタイミングで供給することにより、ゲート電極３ａを駆動するドライバである走査線駆動回路１０３，１０４が設けられている。走査線駆動回路１０３，１０４は、シール材５２の内側の遮光膜５３に対向する位置において、ＴＦＴ基板１０上に形成されている。
また、ＴＦＴ基板１０上に、データ線駆動回路１０１、走査線駆動回路１０３，１０４、外部接続端子１０２及び上下導通端子１０７を接続する配線１０５が、遮光膜５３の３辺に対向して設けられている。
上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成されている。そして、ＴＦＴ基板１０と対向基板２０相互間に、下端が上下導通端子１０７に接触し上端が対向電極２１に接触する上下導通材１０６が設けられており、該上下導通材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられている。
また、図４に示すように、各種薄膜形成前の、石英基板、ガラス、シリコン基板等のＴＦＴ基板１０を構成する基板の表面上に、ＴＦＴ３０や画素電極９ａの他、これらを含む各種の構成が積層構造をなして備えられている。尚、この積層構造、及び積層された各層の機能は周知であるため、概略的に説明する。
この積層構造は、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを具備するＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層４００等を含む第５層、画素電極９ａ及び配向膜１６等を含む第６層から構成されている。また、各層間には、後述する層間絶縁膜がそれぞれ設けられており、前述の各要素間が短絡することを防止している。
第１層に、例えば、タングステンシリサイドからなる走査線１１ａが、図３に示すように、平面形状がＸ方向にストライプ状となるようパターニングされて形成されている。また、走査線１１ａは、図３に示すように、データ線６ａが平面的にストライプ状に形成される方向、即ちＹ方向に一部が延出するよう、パターニングされて形成されている。
走査線１１ａは、ＴＦＴ３０に下側から入射しようとする光を遮る遮光機能をも有している。よって、走査線１１ａは、Ｘ方向及びＹ方向の一部において、ＴＦＴ３０、特にＴＦＴ３０の後述する半導体層１、特にチャネル領域１ａを平面視した状態で覆うようパターニングされて形成されている。
走査線１１ａ上に、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２が、例えば、常圧または減圧ＣＶＤ(Chemical Vapor Deposition)法等により形成されている。
第２層に、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、例えばポリシリコン膜等の結晶化シリコン膜からなる半導体層１と、ゲート電極３ａと、半導体層１を平面視した状態で覆うことによりゲート電極３ａと半導体層１とを絶縁するゲート絶縁膜２とから主要部が構成されている。
尚、ゲート絶縁膜２は、例えば酸化シリコン膜から構成されている。また、ゲート絶縁膜２は、多層から構成されていても構わない。さらに、ゲート電極３ａは、ゲート絶縁膜２上において、後述するチャネル領域１ａに対向するとともにチャネル領域１ａを平面視した状態で覆う位置に設けられている。
半導体層１は、ゲート電極３ａからの電界によりチャネルが形成されるチャネル領域１ａと、ソース領域におけるＬＤＤ領域を構成する低濃度ソース領域１ｂと、ドレイン領域におけるＬＤＤ領域を構成する低濃度ドレイン領域１ｃと、ソース領域を構成する高濃度ソース領域１ｄと、ドレイン領域を構成する高濃度ドレイン領域１ｅとを備えている。そして、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。さらに、後述するが、ゲート電極３ａ及びゲート絶縁膜２上には、ゲート絶縁膜２を平面視した状態で覆うよう、遮光性の絶縁膜７が形成されている。尚、図３においては、ゲート絶縁膜２及び遮光性の絶縁膜７の記載は省略されている。
下地絶縁膜１２に、平面的にみて半導体層１の両脇に、図３に示すように、データ線６ａに沿って延びる半導体層１のチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られている。該コンタクトホール１２ｃｖにより、同一行の走査線１１ａとゲート電極３ａとは同電位となる。
第３層に、容量部である蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された下部電極７１と、容量電極３００とが、容量となる誘電体膜７５を介して対向配置されることにより形成されている。尚、蓄積容量７０は、図３に示すように、下部電極７１及び容量電極３００が半導体層１、特にチャネル領域１ａを平面視した状態で覆うことにより、チャネル領域１ａに光が入射してしまうのを遮光している。
ＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下に、例えば、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４１が形成されている。
第１層間絶縁膜４１に、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するために介在されるコンタクトホール８１が、第２層間絶縁膜４２を貫通しつつ開孔されている。
また、第１層間絶縁膜４１に、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するために介在されるコンタクトホール８３が開孔されている。
さらに、この第１層間絶縁膜４１に、下部電極７１と中継電極７１９とを電気的に接続するために介在されるコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１に、中継電極７１９と第２中継層６１とを電気的に接続するために介在されるコンタクトホール８８２が、第２層間絶縁膜４２を貫通しつつ開孔されている。
第４層に、データ線６ａが設けられている。このデータ線６ａは、下層より順に、アルミニウム層４１Ａ、窒化チタン層４１ＴＮ、窒化シリコン膜層４０１の三層構造を有する膜として形成されている。尚、データ線６ａも、図３に示すように、半導体層１、特にチャネル領域１ａを平面視した状態で覆うことにより、チャネル領域１ａに光が入射してしまうのを遮光している。
また、この第４層に、データ線６ａと同一膜として、シールド層用中継層６０及び第２中継層６１が形成されている。また、第２層間絶縁膜４２に、シールド層用中継層６０と容量電極３００とを電気的に接続するために介在されるコンタクトホール８０１が開孔されている。
第５層に、シールド層４００が形成されている。尚、シールド層４００も、図３に示すように、半導体層１、特にチャネル領域１ａを平面視した状態で覆うことにより、チャネル領域１ａに光が入射してしまうのを遮光している。また、第５層に、このようなシールド層４００と同一膜として、中継層としての第３中継電極４０２が形成されている。
第３層間絶縁膜４３に、シールド層４００とシールド層用中継層６０とを電気的に接続するために介在されるコンタクトホール８０３、及び第３中継電極４０２と第２中継層６１とを電気的に接続するために介在されるコンタクトホール８０４がそれぞれ開孔されている。
第６層に、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下に、第４層間絶縁膜４４が形成されている。また、第４層間絶縁膜４４に、画素電極９ａ及び第３中継電極４０２間を電気的に接続するために介在されたコンタクトホール８９が開孔されている。
尚、上述した液晶装置の構成は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。
次に、上述したゲート電極３ａ及びゲート絶縁膜２上に積層される遮光性の絶縁膜７について、図５、図６を用いて説明する。図５は、図４の液晶装置において、遮光性の絶縁膜が形成された部位を拡大して示す部分断面図、図６は、遮光性の絶縁膜を、半導体層のＬＤＤ領域の上層のみに形成する変形例を示す部分断面図である。
図５に示すように、遮光性の絶縁膜７は、ゲート電極３ａ及びゲート絶縁膜２上において、半導体層１に近接して、半導体層１全体を平面視した状態で覆うように、島状に積層されている。尚、遮光性の絶縁膜７は、図６に示すように、ゲート絶縁膜２上において、半導体層１に近接して、半導体層の少なくとも一部、具体的には、ＬＤＤ領域を構成する少なくとも低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃのみを平面視した状態で覆うように、島状に形成されていても構わない。
また、遮光性の絶縁膜７が、半導体層１全体を平面視した状態で覆う場合には、遮光性の絶縁膜７にも、上述したコンタクトホール８１、８３が形成される。
遮光性の絶縁膜７は、各層間絶縁膜１２、４１〜４４、ゲート絶縁膜２を構成する、約９０％の光の透過性を有する酸化シリコン膜よりも、光透過性の低い材料、例えば約８０％の光透過性を有する酸化ハフニウム（ＨＦＯ２）や、約７０％の光透過性を有する酸化ジルコニウム（ＺｒＯ）等の高誘電率の材料から構成されている。
尚、遮光性の絶縁膜７を構成する高誘電率の材料としては、ゲート絶縁膜２を構成する酸化シリコン膜よりも光透過性の低い材料であれば、酸化ハフニウム（ＨＦＯ２）や酸化ジルコニウム（ＺｒＯ）に限定されないことは勿論である。
遮光性の絶縁膜７は、半導体層１に近接する上層において、半導体層１の少なくとも一部、具体的には、少なくとも低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを平面視した状態で覆うように設けられていることにより、上述した遮光膜を兼ねた蓄積容量７０の下部電極７１及び容量電極３００や、データ線６ａ、シールド層４００では遮光することのできない、半導体層の上側からＴＦＴ３０の半導体層１のチャネル領域１ａに入射する光を遮光する。このことにより、チャネル領域１ａに光が入射することによって、ＴＦＴ３０が誤動作し、オフリーク電流に起因する表示ムラ、クロストーク、フリッカが発生してしまう他、表示におけるコントラストの低下が発生してしまうことを防止する。
次に、図７を参照して本実施の形態による液晶装置の製造方法を説明する。尚、以下に示す液晶装置の製造方法においては、遮光性の絶縁膜７を形成するまでの工程以外は周知であるため、その説明を省略する。
図７（ａ）〜図７（ｅ）は、ＴＦＴ基板の製造工程における第１層間絶縁膜を形成するまでの工程を示す工程図である。
まず、図７（ａ）に示すように、石英基板、ガラス、シリコン基板等のＴＦＴ基板１０を構成する基板が用意される。
次いで、このように用意されたＴＦＴ基板１０を構成する基板に、平面形状がストライプ状の走査線１１ａが所定の形状にパターニングされて形成される。尚、この際、走査線１１ａは、後に形成される半導体層１全体を平面視した状態で覆う領域にパターンニングされて形成される。
次いで、走査線１１ａ上に、ＮＳＧ（ノンシリケートガラス）等の窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２が形成される。次いで、半導体層１が形成される。詳しくは、先ず、下地絶縁膜１２上に、減圧ＣＶＤ等によってアモルファスシリコン膜が形成される。その後、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１が形成される。
次いで、図７（ｂ）に示すように、半導体層１上に、例えば１層または複数層の酸化シリコン膜からなるゲート絶縁膜２が形成される。次いで、下地絶縁膜１２に対して、走査線１１ａに通ずるコンタクトホール１２ｃｖがドライエッチング等により形成される。
次いで、図７（ｃ）に示すように、ゲート絶縁膜２上において、半導体層１のチャネル領域１ａとなる領域に対向する領域に、チャネル領域１ａとなる領域を平面視した状態で覆う形状にパターニングされたゲート電極３ａが形成される。
更に、このゲート電極３ａのパターニングの際、これと同時に、中継電極７１９もまた形成される。次いで、半導体層１において、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅが形成される。
次いで、図７（ｄ）に示すように、ゲート絶縁膜２上に、半導体層１の少なくとも一部、具体的には、図６に示すように、少なくとも低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを平面視した状態で覆うよう、好ましくは、ゲート絶縁膜２及びゲート電極３ａ上に、図５に示すように、半導体層１全体を平面視した状態で覆うよう、例えば酸化ハフニウム（ＨＦＯ２）や酸化ジルコニウム（ＺｒＯ）から構成された遮光性の絶縁膜７が、例えばＣＶＤやＡＬＤ(Atomic Layer Deposition)により成膜された後、パターニングされて形成される。
その後、図７（ｅ）に示すように、遮光性の絶縁膜７上に、第１の層間絶縁膜４１が形成され、該第１の層間絶縁膜４１に、上述したコンタクトホール８３、８８１が形成される。尚、その後の工程は周知であるため、その説明は省略する。
このように、本実施の形態においては、半導体層１に近接する上層におけるゲート絶縁膜２上に、半導体層１の少なくとも一部、具体的には、図６に示すように、少なくとも低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを平面視した状態で覆う、遮光性の絶縁膜７が島状に形成されていると示した。
このことによれば、遮光膜を兼ねた蓄積容量７０の下部電極７１及び容量電極３００や、データ線６ａ、シールド層４００では遮光することのできない、半導体層１のチャネル領域１ａに該チャネル領域１ａの上層側から入射してしまう光を、半導体層１に近接する上層に少なくとも低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを平面視した状態で覆うよう積層された遮光性の絶縁膜７によって遮光することにより、チャネル領域１ａに光が入射してしまうことを防ぐことができる。
また、図５に示すように、半導体層１に近接する上層におけるゲート絶縁膜２及びゲート電極３ａ上に、半導体層１全体を平面視した状態で覆う遮光性の絶縁膜７が島状に形成されていてもよいと示した。
このことによれば、遮光膜を兼ねた膜である蓄積容量７０の下部電極７１及び容量電極３００や、データ線６ａ、シールド層４００では遮光することのできない、半導体層１のチャネル領域１ａに該チャネル領域１ａの上層側から入射してしまう光を、半導体層１に近接する上層に半導体層１全体を平面視した状態で覆うよう積層された遮光性の絶縁膜７によって遮光することにより、チャネル領域１ａに光が入射してしまうことをより確実に防ぐことができる。
以上から、チャネル領域１ａに光が入射してしまうことにより発生するオフリーク電流に起因する表示ムラ、クロストーク、フリッカの発生や、表示におけるコントラストの低下の発生を防止することができる構成を有する液晶装置１００を提供することができる。
尚、以下、変形例を、図８を用いて示す。図８は、図５の遮光性の絶縁膜がゲート絶縁膜を兼ねている変形例を示す液晶装置の部分断面図である。
本実施の形態においては、ゲート絶縁膜２上に、半導体層１に近接するよう、遮光性の絶縁膜７が形成されていると示したが、これに限らず、図８に示すように、ゲート絶縁膜２自体を遮光性の絶縁膜７によって構成しても構わない。即ち、半導体層１に当接するよう、半導体層１の直上に遮光性の絶縁膜７を形成しても構わない。
尚、遮光性の絶縁膜７をゲート絶縁膜２の代わりに形成することができるのは、遮光性の絶縁膜７は、ゲート電極３ａとチャネル領域１ａとの間を電気的に絶縁できるためである。
このことによれば、半導体層１におけるチャネル領域１ａの直上に、即ち、半導体層１に最も近い位置に、遮光性の絶縁膜７を形成することができることから、本実施の形態よりも確実に、半導体層１の上層側からチャネル領域１ａに入射してしまう光を、遮光性の絶縁膜７によって遮光することができる。
尚、以下、別の変形例を、図９を用いて示す。図９は、図８の遮光性の絶縁膜と半導体層との間に、ゲート絶縁膜を形成した変形例を示す液晶装置の部分断面図である。
図９に示すように、遮光性の絶縁膜７と半導体層１との間に、ゲート絶縁膜２を形成しても構わない。言い換えれば、遮光性の絶縁膜７上において、チャネル領域１ａに対向する領域に、ゲート電極３ａを、チャネル領域１ａを平面視した状態で覆うよう形成しても構わない。このような構成によっても、上述した本実施の形態と同様の効果を得ることができる。
（第２実施の形態）
図１０は、本実施の形態を示す液晶装置において、遮光性の絶縁膜が形成された部位を拡大して示す部分断面図である。
この第２実施の形態の液晶装置の構成は、上述した第１実施の形態の液晶装置と比して、半導体層の下層側からチャネル領域に入射する光を遮光する点のみが異なる。よって、この相違点のみを説明し、第１実施の形態の液晶装置１００と同様の構成部材には、同じ符号を付し、その説明は省略する。
図１０に示すように、本実施の形態の液晶装置においては、下地絶縁膜１２上において、半導体層１自体を、半導体層１に当接する直下の層において、平面視した状態で覆う遮光性の絶縁膜８が島状に形成されている。尚、図示しないが、遮光性の絶縁膜８は、半導体層１に近接する下層において、半導体層１自体を平面視した状態で覆うよう島状に形成されていても構わない。
また、図示しないが、遮光性の絶縁膜８は、第１実施の形態における遮光性の絶縁膜７同様、半導体層１の少なくとも一部、具体的には、少なくとも低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃのみを平面視した状態で覆うよう島状に形成されていても構わない。
また、本実施の形態における遮光性の絶縁膜８を構成する材料は、第１実施の形態における遮光性の絶縁膜７を構成する材料と同一であるため、その説明は省略する。
尚、遮光性の絶縁膜８を形成する工程は、下地絶縁膜１２上に形成する以外は、第１実施の形態の遮光性の絶縁膜７を形成する工程と略同じであるため、その記載は省略する。
このように、本実施の形態によれば、遮光膜を兼ねた膜である走査線１１ａでは遮光することのできない、半導体層１のチャネル領域１ａに該チャネル領域１ａの下層側から入射してしまう光を、半導体層１に当接する半導体層１の直下の層または半導体層１に近接する半導体層１の下層において積層された遮光性の絶縁膜８によって遮光することができる。
よって、チャネル領域１ａに光が入射してしまうことを防ぐことができることにより、チャネル領域１ａに光が入射してしまうことにより発生するオフリーク電流に起因する表示ムラ、クロストーク、フリッカの発生や、表示におけるコントラストの低下の発生を防止することができる構成を有する液晶装置を提供することができる。
（第３実施の形態）
図１１は、本実施の形態を示す液晶装置において、遮光性の絶縁膜が形成された部位を拡大して示す部分断面図である。
この第３実施の形態の液晶装置の構成は、上述した第１実施の形態の液晶装置及び上述した第２実施の形態の液晶装置と比して、半導体層の上層側及び下層側からの両方からチャネル領域に入射する光を遮光する点のみが異なる。よって、この相違点のみを説明し、第１実施の形態の液晶装置１００及び第２実施の形態の液晶装置と同様の構成部材には、同じ符号を付し、その説明は省略する。
図１１に示すように、本実施の形態の液晶装置においては、下地絶縁膜１２上において、半導体層１自体を、半導体層１に当接する直下の層または近接する下層において平面視した状態で覆う上述した第２実施の形態に示した遮光性の絶縁膜８が島状に形成されている。
また、ゲート絶縁膜２及びゲート電極３ａ上には、半導体層１自体を、半導体層１に近接する上層において平面視した状態で覆う上述した第１実施の形態に示した遮光性の絶縁膜７が島状に形成されている。
尚、本実施の形態においても、遮光性の絶縁膜７、８は、半導体層１の上層及び下層において、半導体層１の少なくとも一部、具体的には、少なくとも低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃのみを平面視した状態で覆うよう島状に形成されていても構わない。
尚、遮光性の絶縁膜７、８を形成する工程は、第１の実施の形態及び第２実施の形態と同じであるため、その記載は省略する。
このように、本実施の形態によれば、チャネル領域１ａに該チャネル領域１ａの上層及び下層側から入射してしまう光を、半導体層１の上層及び下層に積層された遮光性の絶縁膜７、８によって遮光することにより、半導体層１のチャネル領域１ａに光が入射してしまうことを防ぐことができる。
よって、チャネル領域１ａに光が入射してしまうことにより発生するオフリーク電流に起因する表示ムラ、クロストーク、フリッカの発生や、表示におけるコントラストの低下の発生を防止することができる構成を有する液晶装置を提供することができる。
（第４実施の形態）
図１３は本発明の第４実施の形態に係る電気光学装置において、遮光性の絶縁膜が形成された部位を示す斜視図である。
上述した第１実施の形態においては、半導体層だけでなくゲート電極上においても遮光性の絶縁膜を形成した。これに対し、本実施の形態は、ゲート電極上以外の半導体層上に遮光性の絶縁膜を形成した点が第１実施の形態と異なる。よって、この相違点のみを説明し、第１実施の形態と同様の構成要素には、同一符号を付して説明を省略する。
図１３に示すように、本実施の形態の液晶装置においては、半導体層（図示せず）上には、遮光性の絶縁膜９１が形成されている。絶縁膜９１は、平面視すると、ゲート電極３ａ上を除き、半導体層１（図５参照）を覆うように構成される。即ち、絶縁膜９１は、図５の絶縁膜７においてゲート電極３ａ上の部分を除去したものである。例えば、ゲート電極３ａ形成後において、ゲート電極３ａ上を除く半導体層１をレジスト等でマスクして絶縁膜をパターン形成することによって、絶縁膜９１を形成することができる。
このように、本実施の形態によれば、チャネル領域１ａに該チャネル領域１ａの上層側から入射しようとする光を、半導体層１の上層に積層された遮光性の絶縁膜９１によって遮光することにより、半導体層１のチャネル領域１ａに光が入射してしまうことを防ぐことができる。
よって、チャネル領域１ａに光が入射してしまうことにより発生するオフリーク電流に起因する表示ムラ、クロストーク、フリッカの発生や、表示におけるコントラストの低下の発生を防止することができる構成を有する液晶装置を提供することができる。
更に、本実施の形態においては、ゲート電極形成部分において遮光性の絶縁膜を形成せず、ゲート電極形成部分以外の半導体層上に遮光性の絶縁膜を形成していることから、遮光性の絶縁膜によってゲート電極形成部分の段差を低減することができる。
（第５実施の形態）
図１４は本発明の第５実施の形態に係る電気光学装置において、遮光性の絶縁膜が形成された部位を示す斜視図である。
上述した第１実施の形態においては、図６においてＬＤＤ領域上にのみ遮光性の絶縁膜を形成する例を示した。これに対し、本実施の形態は、ソース領域におけるＬＤＤ領域を構成する低濃度ソース領域１ｂと、ドレイン領域におけるＬＤＤ領域を構成する低濃度ドレイン領域１ｃのうち画素電極９ａが電気的に接続されるドレイン領域のＬＤＤ領域のみの半導体層上に遮光性の絶縁膜を形成した点が図６の実施の形態と異なる。よって、この相違点のみを説明し、第１実施の形態と同様の構成要素には、同一符号を付して説明を省略する。
図１４に示すように、本実施の形態の液晶装置においては、半導体層１上には、遮光性の絶縁膜９２が形成されている。絶縁膜９２は、平面視すると、画素電極９ａが電気的に接続されるドレイン領域側の低濃度ドレイン領域１ｃ上にのみ形成されて、この部分のＬＤＤ領域を覆うように構成される。即ち、絶縁膜９２は、図６の絶縁膜７において低濃度ソース領域１ｂ上の部分を除去したものであり、絶縁膜９２の側面及びゲート電極３ａの側面同士は接している。例えば、ゲート電極３ａ形成後において、低濃度ドレイン領域１ｃを除く部分をマスクして絶縁膜をパターン形成することによって、絶縁膜９２を形成することができる。
このように、本実施の形態によれば、画素電極に電気的に接続されたドレイン領域側のＬＤＤ領域の上層側から入射しようとする光を、遮光性の絶縁膜９２によって遮光することにより、画素電極側のＬＤＤ領域に光が入射してしまうことを防ぐことができる。
よって、ＬＤＤ領域に光が入射してしまうことにより発生するオフリーク電流に起因する表示ムラ、クロストーク、フリッカの発生や、表示におけるコントラストの低下の発生を防止することができる構成を有する液晶装置を提供することができる。
ところで、半導体層のうち画素電極に電気的に接続されたドレイン領域側の方がソース領域側よりも、光の影響を受けやすい。従って、本実施の形態のように、画素電極に電気的に接続されたドレイン領域側のＬＤＤ領域を遮光性の絶縁膜で覆うことによって、効果的に光リークの影響を回避することが可能である。なお、ドレイン領域・ソース領域の呼称に拘わらず、画素電極が電気的に接続された側のＬＤＤ領域上を覆うように遮光性の絶縁膜を形成すればよい。
また、上述したように、ソース・ドレイン領域との電気的な接続を図るために、ソース領域上及びドレイン領域上にコンタクトホールを開孔する。第１実施の形態においては、遮光性の絶縁膜と層間絶縁膜との選択比を考慮すると、コンタクトホール開孔前に遮光性の絶縁膜を除去しておいた方がよい。これに対し、本実施の形態においては、このコンタクト領域に遮光性の絶縁膜を設けていないので、加工容易であるという利点もある。
また、液晶装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上述した液晶装置は、ＴＦＴ（薄膜トランジスタ）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶表示モジュールを例に挙げて説明したが、これに限らず、ＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶表示モジュールであっても構わない。
さらに、本実施の形態においては、電気光学装置は、液晶装置を例に挙げて説明したが、本発明はこれに限定されず、エレクトロルミネッセンス装置、特に、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）装置、ＳＥＤ(Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ)装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管または液晶シャッター等を用いた小型テレビを用いた装置などの各種の電気光学装置に適用できる。
また、電気光学装置は、半導体基板に素子を形成する表示用デバイス、例えばＬＣＯＳ（Liquid Crystal On Silicon）等であっても構わない。ＬＣＯＳでは、素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には、反射型の画素電極を用い、画素電極の下層に画素の各素子を形成する。
また、電気光学装置は、片側の基板の同一層に、一対の電極が形成される表示用デバイス、例えばＩＰＳ（In-Plane Switching）や、片側の基板において、絶縁膜を介して一対の電極が形成される表示用デバイスＦＦＳ（Fringe Field Switching）等であっても構わない。
さらに、本発明の液晶装置が用いられる電子機器としては、投写型表示装置、具体的には、プロジェクタが挙げられる。図１２は、図１の液晶装置が３つ配設されたプロジェクタの構成を示す図である。
同図に示すように、プロジェクタ１１００に、液晶装置１００は、各々ＲＧＢ用のライトバルブとして、例えば３つ（１００Ｒ，１００Ｇ，１００Ｂ）配設されている。
プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投写光が発せされると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ，１００Ｇ，１００Ｂに各々導かれる。
この際、特にＢ光は、長い光路による光損失を防ぐため、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。
そして、ライトバルブ１００Ｒ，１００Ｇ，１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投写レンズ１１１４を介してスクリーン１１２０にカラー画像として投写される。
本実施の形態を示す液晶装置の平面図。 図１中のＩＩ−ＩＩ線に沿って切断した断面図。 図１のＴＦＴ基板に積層された各層の成膜パターンを示す平面図。 図３中のIV-IV線に沿う位置における一つの画素に着目した図１の液晶装置の模式的断面図。 図４の液晶装置において、遮光性の絶縁膜が形成された部位を拡大して示す部分断面図。 遮光性の絶縁膜を、半導体層のＬＤＤ領域の上層のみに形成する変形例を示す部分断面図。 ＴＦＴ基板の製造工程における第１層を積層する工程から第２層を積層する工程までを示す工程図。 図５の遮光性の絶縁膜がゲート絶縁膜を兼ねている変形例を示す液晶装置の部分断面図。 図８の遮光性の絶縁膜と半導体層との間に、ゲート絶縁膜を形成した変形例を示す液晶装置の部分断面図。 第２実施の形態を示す液晶装置において、遮光性の絶縁膜が形成された部位を拡大して示す部分断面図。 第３実施の形態を示す液晶装置において、遮光性の絶縁膜が形成された部位を拡大して示す部分断面図。 図１の液晶装置が３つ配設されたプロジェクタの構成を示す図。 本発明の第４実施の形態に係る電気光学装置において、遮光性の絶縁膜が形成された部位を示す斜視図。 本発明の第５実施の形態に係る電気光学装置において、遮光性の絶縁膜が形成された部位を示す斜視図。
符号の説明
１…半導体層、１ａ…チャネル領域、１ｂ…低濃度ソース領域、１ｃ…低濃度ドレイン領域、１ｄ…高濃度ソース領域、１ｅ…高濃度ドレイン領域、２…ゲート絶縁膜、３ａ…ゲート電極、７…遮光性の絶縁膜、８…遮光性の絶縁膜、１０…ＴＦＴ基板、３０…ＴＦＴ、１００…液晶装置、１１００…プロジェクタ。

Claims (5)

  1. 基板上に、走査線とデータ線と、前記走査線と前記データ線との交差部に対応して形成された画素電極と、前記画素電極に電気的に接続されたトランジスタを有する電気光学装置であって、
    前記トランジスタは前記基板上に形成された半導体層と、前記半導体層に積層されたゲート絶縁膜と、ゲート電極と、を有し、かつ、前記半導体層に、チャネル領域とソース領域とドレイン領域とを具備するＬＤＤ構造を有しており、
    前記ソース領域及び前記ドレイン領域のうち前記画素電極に電気的に接続された側のＬＤＤ領域のみを覆うよう、前記ゲート絶縁膜に接して島状に遮光性の絶縁膜が形成されており、
    前記ゲート電極は、前記遮光性の絶縁膜の側面のうち、前記データ線の延在方向における前記ゲート電極側の第１側面及び前記第１側面を挟んで対向する第２、第３側面と接していることを特徴とする電気光学装置。
  2. 前記遮光性の絶縁膜は、高誘電率材料から構成されていることを特徴とする請求項１に記載の電気光学装置。
  3. 前記遮光性の絶縁膜は、酸化ハフニウムと酸化ジルコニウムとのいずれかから構成されていることを特徴とする請求項２に記載の電気光学装置。
  4. 前記ゲート絶縁膜は酸化シリコンによって構成され、
    前記遮光性の絶縁膜は、前記酸化シリコンよりも可視光の透過率が低い材料から構成されていることを特徴とする請求項１に記載の電気光学装置。
  5. 請求項１から４のいずれか一項に記載の電気光学装置を備えた電子機器。
JP2007207507A 2006-09-15 2007-08-09 電気光学装置及び電子機器 Expired - Fee Related JP4396744B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007207507A JP4396744B2 (ja) 2006-09-15 2007-08-09 電気光学装置及び電子機器
US11/900,943 US7652293B2 (en) 2006-09-15 2007-09-14 Electro-optical device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006250398 2006-09-15
JP2007207507A JP4396744B2 (ja) 2006-09-15 2007-08-09 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2008096970A JP2008096970A (ja) 2008-04-24
JP4396744B2 true JP4396744B2 (ja) 2010-01-13

Family

ID=39187651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007207507A Expired - Fee Related JP4396744B2 (ja) 2006-09-15 2007-08-09 電気光学装置及び電子機器

Country Status (2)

Country Link
US (1) US7652293B2 (ja)
JP (1) JP4396744B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133604A (ja) * 2009-12-24 2011-07-07 Seiko Epson Corp 電気光学装置、および電子機器
CN201867561U (zh) * 2010-11-09 2011-06-15 北京京东方光电科技有限公司 阵列基板和液晶显示器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69230138T2 (de) * 1991-11-29 2000-04-27 Seiko Epson Corp Flüssigkristall-anzeigevorrichtung und verfahren zu ihrer herstellung
JPH0933944A (ja) 1995-07-14 1997-02-07 Toshiba Corp 液晶表示装置
JPH1020298A (ja) * 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
JP4396599B2 (ja) 1997-10-31 2010-01-13 セイコーエプソン株式会社 液晶装置及び電子機器並びに投射型表示装置
US6197458B1 (en) * 1997-12-12 2001-03-06 Canon Kabushiki Kaisha Color filter, production process thereof, and liquid crystal display panel using the color filter
TW518637B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
JP4637312B2 (ja) 2000-01-28 2011-02-23 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
TWI301915B (ja) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP2002110993A (ja) 2000-09-28 2002-04-12 Seiko Epson Corp 電気光学基板およびその製造方法、電気光学装置及び電子機器
JP3551952B2 (ja) 2001-10-30 2004-08-11 ソニー株式会社 アクティブマトリクス型表示装置
JP3700679B2 (ja) 2002-05-21 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004205974A (ja) 2002-12-26 2004-07-22 Fuji Photo Film Co Ltd ２次元マトリクス素子、２次元マトリクス平面表示素子及びその駆動方法
JP2004336019A (ja) 2003-04-18 2004-11-25 Advanced Lcd Technologies Development Center Co Ltd 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置
JP4442245B2 (ja) 2004-02-13 2010-03-31 セイコーエプソン株式会社 電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP2008096970A (ja) 2008-04-24
US7652293B2 (en) 2010-01-26
US20080067521A1 (en) 2008-03-20

Similar Documents

Publication Publication Date Title
US10120250B2 (en) Electro-optical device, electrical apparatus
KR100746060B1 (ko) 전기광학장치 및 전자기기, 그리고 전기광학장치의제조방법
US20130075799A1 (en) Electro-optical device and electronic apparatus
US9823530B2 (en) Electro-optical apparatus and electronic apparatus
US9082854B2 (en) Electrooptic device substrate for shielding light from switching element, electrooptic device, and electronic apparatus
US10268091B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2008096966A (ja) 電気光学装置、電子機器
JP2004170917A (ja) 電気光学装置及び電子機器
JP6696539B2 (ja) 電気光学装置、電子機器
JP4475238B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
KR100568372B1 (ko) 전기 광학 장치 및 전자 기기
JP4396744B2 (ja) 電気光学装置及び電子機器
JP4941505B2 (ja) 電気光学装置、電子機器
JP4214741B2 (ja) 電気光学装置及び電子機器
JP4449863B2 (ja) 電気光学装置、電子機器
JP4730407B2 (ja) 電気光学装置及び電子機器
JP2016080809A (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2009069247A (ja) 電気光学装置、その製造方法及び電子機器、並びに配線構造
JP2007219351A (ja) 電気光学装置の製造方法、電気光学装置、電子機器
JP6402999B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
US11719988B2 (en) Electro-optical device and electronic apparatus
US20220035208A1 (en) Electro-optical device and electronic apparatus
JP7119564B2 (ja) 電気光学装置、電子機器
JP2010122379A (ja) 液晶表示装置及び有機ｅｌ表示装置
JP2004170916A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees