KR101089259B1 - 액정 표시 장치의 어레이 기판의 제조방법 - Google Patents
액정 표시 장치의 어레이 기판의 제조방법 Download PDFInfo
- Publication number
- KR101089259B1 KR101089259B1 KR1020090091041A KR20090091041A KR101089259B1 KR 101089259 B1 KR101089259 B1 KR 101089259B1 KR 1020090091041 A KR1020090091041 A KR 1020090091041A KR 20090091041 A KR20090091041 A KR 20090091041A KR 101089259 B1 KR101089259 B1 KR 101089259B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- region
- photoresist pattern
- transparent conductive
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 108
- 239000000758 substrate Substances 0.000 title claims abstract description 100
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 93
- 239000002184 metal Substances 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000001039 wet etching Methods 0.000 claims abstract description 31
- 238000004380 ashing Methods 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 238000000206 photolithography Methods 0.000 claims description 29
- 238000002161 passivation Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 15
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 3
- 239000011148 porous material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 207
- 230000009977 dual effect Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
액정 표시 장치의 어레이 기판의 제조방법에서 게이트 라인, 게이트 절연층 및 활성층 패턴이 차례대로 형성되어 있는 기판을 제공하는 공정과, 완성된 상기 기판에 제1 투명 도전층 및 소스 드레인 금속층을 차례대로 퇴적하는 공정과, 상기 소스 드레인 금속층의 상부에 쓰리톤 마스크에 의해 포토레지스트 패턴층을 형성하는 공정과, 상기 포토레지스트 패턴층에 의해 노출된 소스 드레인 금속층 및 제1 투명 도전층에 대해 습식 식각을 하는 공정과, 상기 포토레지스트 패턴층에 대해 제1차 에싱 프로세스를 수행하여 노출된 소스 드레인 금속층, 제1 투명 도전층 및 활성층 패턴에 대해 건식 식각을 하는 공정과, 상기 포토레지스트 패턴층에 대해 제2차 에싱 프로세스를 수행하여 노출된 소스 드레인 금속층에 대해 습식 식각을 하는 공정과, 남겨진 포토레지스트 패턴층을 제거하는 공정을 포함한다. 본 발명에 의하면, TFT 채널이 과식각되는 정도를 낮출 수 있어 액정 표시 장치의 표시 기능을 확보할 수 있다.
액정 표시 장치, 습식, 건식, 쓰리톤 마스크, 두께, 에싱
Description
본 발명은 액정 표시 장치의 어레이 기판의 제조방법에 관한 것으로서, 특히 과식각되는 정도를 저하시킬 수 있는 액정 표시 장치의 어레이 기판의 제조방법에 관한 것이다.
액정 표시 장치의 어레이 기판은 포토리소그래피 프로세스로 제조된다. 포토리소그래피 프로세스에서 제조비용이 매우 비싼 마스크가 사용되어, 액정 표시 장치의 제조 프로세스가 더욱 진행됨에 따라 어떻게 마스크의 사용량을 줄일지가 당업분야에서 비용 절감과 경쟁력을 상승시키는 열쇠가 되고 있다.
종래, 마스크의 사용량을 줄이는 목적을 달성하기 위해 여러가지 방법이 나왔다. 예를 들면, 1개의 듀얼톤 마스크(dual-tone mask)를 이용하여 투명 전극(ITO, IZO 등), 소스 전극, 드레인 전극 및 박막 트랜지스터(TFT) 채널을 형성하는 방법이 공개되었다. 이와 같은 방법은, 트위스트 네마틱 모드(TN모드) 액정 표시 장치 및 횡전계 구동 방식(FFS 모드) 액정 표시 장치 등 어레이 기판의 제조 프로세스에 이용할 수 있다.
종래의 4회의 포토리소그래피 프로세스로 TN모드 액정 표시 장치의 어레이 기판을 제조하는 방법은 하기와 같다.
공정1. 게이트 금속층을 퇴적하고 제1차 포토리소그래피 프로세스에 의해 제1 마스크를 이용하여 게이트 라인을 형성하고 필요에 따라 게이트 라인과 일체가 된 게이트 전극을 돌출시켜 형성할 수 있다.
공정2. 공정1이 완성된 기판에 게이트 절연층, 활성층(반도체층 및 도핑 반도체)를 퇴적하고 제2차 포토리소그래피 프로세스에 의해 제2 마스크를 이용하여 활성층(ACTIVE) 패턴을 형성한다.
공정3. 공정2가 완성된 기판에 투명 도전층 및 소스 드레인 금속층을 차례대로 퇴적하고 제3차 포토리소그래피 프로세스에 의해 제3 마스크(듀얼톤 마스크)를 이용하여 화소 전극, 소스 전극, 드레인 전극 및 TFT 채널을 형성한다.
공정4. 공정3이 완성된 기판에 패시베이션층을 퇴적하고 제4차 포토리소그래피 프로세스에 의해 제4 마스크를 이용하여 패시베이션층 패턴 및 비아홀을 형성한다.
종래의 4회의 포토리소그래피 프로세스로 FFS 모드 액정 표시 장치의 어레이 기판을 제조하는 방법은 하기와 같다.
공정1. 게이트 금속층을 퇴적하고 제1차 포토리소그래피 프로세스에 의해 제1 마스크를 이용하여 게이트 라인을 형성하고 필요에 따라 게이트 라인과 일체가 된 게이트 전극을 돌출시켜 형성할 수 있다.
공정2. 공정1이 완성된 기판에 게이트 절연층, 활성층(반도체층 및 도핑 반 도체)를 퇴적하고 제2차 포토리소그래피 프로세스에 의해 제2 마스크를 이용하여 활성층(ACTIVE) 패턴을 형성한다.
공정3. 공정2가 완성된 기판에 제1 투명 도전층 및 소스 드레인 금속층을 차례대로 퇴적하고 제3차 포토리소그래피 프로세스에 의해 제3 마스크(듀얼톤 마스크)를 이용하여 화소 전극, 소스 전극, 드레인 전극 및 TFT 채널을 형성한다.
공정4. 공정3이 완성된 기판에 패시베이션층 및 제2 투명 도전층을 퇴적하고 제4차 포토리소그래피 프로세스에 의해 제4 마스크를 이용하여 패시베이션층 패턴, 비아홀 및 공통 전극을 형성한다.
상기 2개의 액정 표시 장치의 어레이 기판의 제조방법은, 1회의 포토리소그래피 프로세스에 의해 하나의 듀얼톤 마스크 플레이트만을 이용하여 화소 전극, 소스 전극, 드레인 전극 및 TFT 채널의 패턴을 완성함으로써 비용이 줄어들었으나, 본 발명의 발명자가 실천할 때 이와 같은 종래의 방법에 의해 액정 표시 장치의 표시 기능이 저하된다는 중대한 결함이 발생한다는 것을 발견하였다. 상세하게 말하면,
도 1 및 도 2a∼도 2f를 함께 보면, 도 1은, 종래의 액정 표시 장치의 어레이 기판을 표시하는 구조 모식도이다. 도 2a는, 종래의 게이트 전극, 게이트 절연층, 활성층 패턴이 형성되어 있는 기판에 제1 투명 도전층 및 소스 드레인 금속층을 퇴적한 후의 기판의 단면도이고, 도 2b는, 도 2a의 기판에 듀얼톤 마스크를 이용하여 포토레지스트에 대해 노광과 현상 처리를 하여 포토레지스트 패턴층을 형성한 후의 단면도이고, 도 2c는, 도 2b의 기판에 대해 식각한 후의 단면도이고, 도 2d는, 도 2c의 기판상의 포토레지스트 패턴층에 대해 식각 프로세스를 수행한 후의 단면도이고, 도 2e는, 도 2d의 기판에 대해 식각을 한 후의 단면도이다. 도 2f는, 도 2e의 포토레지스트 패턴층을 제거한 후의 단면도이다.
도 1에 도시한 바와 같이, 액정 표시 장치의 어레이 기판은 화소 영역(101), 비표시 영역 및 TFT 영역(102)으로 구성되고, 상기 비표시 영역에는 화소 영역(101)과의 사이에 위치한 배선 영역 및 다른 영역이 포함되고, 해당 TFT 영역(102)에는 TFT 채널 영역(1021), 소스 전극 영역(1022) 및 드레인 전극 영역(1023)이 포함되어 있다. 해당 배선 영역에는 게이트 라인 영역(103) 및 데이터 라인 영역(104)이 포함되어 있다. 화소 영역(101)은 여러 개의 화소 전극(141)으로 구성된 영역이고, 게이트 라인 영역(103)은 여러 개의 게이트 라인(11)으로 구성된 영역이다. 데이터 라인 영역(104)은 여러 개의 데이터 라인(16)으로 구성된 영역이다.
이하, 도 2a∼도 2f에 의해 종래의 액정 표시 장치의 어레이 기판의 제조방법에 관하여 구체적으로 설명하기로 한다.
공정1. 도 2a에 도시한 바와 같이, 게이트 라인(11) 및 그것과 일체의 게이트 전극(111), 게이트 절연층(12) 및 활성층 패턴(13)이 형성되어 있는 기판(10)에 제1 투명 도전층(14)과 소스 드레인 금속층(15)이 차례대로 퇴적된다.
공정2. 도 2b에 도시한 바와 같이, 1층의 포토레지스트를 도포하여 포토레지스트 패턴층(100)이 듀얼톤 마스크로 노광 처리와 현상 처리를 하여 형성되고, 상기 화소 영역(101)의 포토레지스트 패턴층(100)의 두께는 상기 소스 전극 영 역(1022), 드레인 전극 영역(1023) 및 데이터 라인 영역(104)의 포토레지스트 패턴층(100)의 두께보다 얇다.
공정3. 도 2c에 도시한 바와 같이, 기판(10)의 대면적에 걸쳐 습식 식각을 수행하고 기판(10) 위에 노출된 영역의 소스 드레인 금속층(15), 제1 투명 도전층(14) 및 활성층의 일부에 대해 식각을 하여 소스 전극(151) 및 TFT 채널(131)이 형성된다.
공정4. 도 2d에 도시한 바와 같이, 포토레지스트 패턴층(100)에 대해 에싱 프로세스를 수행하여 화소 영역(101)의 소스 드레인 금속층(15)이 노출된다.
공정5. 도 2e에 도시한 바와 같이, 기판(10)의 대면적에 걸쳐 습식 식각을 수행하고, 기판 위에 노출된 영역의 소스 드레인 금속층(15)에 대해 식각을 수행하여 화소 전극(141) 및 드레인 전극(152)이 형성된다.
공정6. 도 2f에 도시한 바와 같이 남은 포토레지스트 패턴층(100)이 제거된다.
상기 공정3 및 공정5에서 TFT 채널, 소스 전극, 드레인 전극 및 화소 전극을 형성하기 때문에 기판의 전반에 걸쳐 2회의 대면적 식각을 수행할 필요가 있는데, 이와 같은 대면적 식각에 습식 식각만을 이용할 수 있다. 즉, 기판을 식각액에 담가 포토레지스트로 덮히지 않고 또한 해당 식각액에 침식된 부분을 식각한다. 상기 방법으로부터 알 수 있듯이, TFT 채널 영역은 2회 습식 식각되는데 습식 식각의 식각 정도를 제어할 수 없기 때문에 TFT 채널이 과식각(Over Etch)되는 문제를 피할 수 없다.
본 발명은, TFT 채널의 과식각 정도가 저하되어 액정 표시 장치의 표시 기능을 확보할 수 있는 액정 표시 장치의 어레이 기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은,
a) 게이트 라인, 게이트 절연층 및 활성층 패턴이 차례대로 형성되어 있는 기판을 제공하는 공정과,
b) 상기 기판에 제1 투명 도전층 및 소스 드레인 금속층을 차례대로 퇴적하는 공정과,
c) 상기 소스 드레인 금속층의 상부에 쓰리톤 마스크(three tone mask)에 의해 포토레지스트 패턴층을 형성하는 공정과,
d) 상기 포토레지스트 패턴층에 의해 노출된 소스 드레인 금속층 및 제1 투명 도전층에 대해 습식 식각을 하는 공정과,
e) 상기 포토레지스트 패턴층에 대해 제1차 에싱 프로세스를 수행하여, 노출된 소스 드레인 금속층, 제1 투명 도전층 및 활성층 패턴에 대해 건식 식각을 하는 공정과,
f) 상기 포토레지스트 패턴층에 대해 제2차 에싱 프로세스를 수행하여, 노출된 소스 드레인 금속층에 대해 습식 식각을 하는 공정과,
g) 남겨진 포토레지스트 패턴층을 제거하는 공정을 포함하는 것을 특징으로 하는 액정 표시 장치의 어레이 기판의 제조방법을 제공한다.
상기 목적을 달성하기 위해 본 발명은,
aa) TFT의 영역 위에 제1 금속층, 제1 절연층, 반도체층 및 도핑 반도체층을 가진 기판을 제공하고, 또한 해당 기판이 상기 제1 절연층으로 덮히고, 상기 기판은 화소 영역, TFT 영역 및 비표시 영역을 포함시키고, 해당 TFT 영역은 소스 전극 영역, 드레인 전극 영역 및 TFT 채널 영역을 포함시키는 공정과,
bb) 공정 aa)가 완성된 기판에 제1 투명 도전층 및 제2 금속층을 차례대로 퇴적하는 공정과,
cc) 상기 제2 금속층에 포토레지스트 패턴층을 형성하고, 또한 상기 TFT 채널 영역의 포토레지스트 패턴층은 제1 두께를 가지고, 상기 화소 영역의 포토레지스트 패턴층은 제2 두께를 가지고, 상기 소스 전극 영역 및 드레인 전극 영역의 포토레지스트 패턴층은 제3 두께를 가지고, 상기 포토레지스트 패턴층의 제1 두께는 제2 두께보다 얇고, 제2 두께는 제3 두께보다 얇아지는 공정과,
dd) 상기 비표시 영역의 제2 금속층 및 제1 투명 도전층에 대해 식각을 하는 공정과,
ee) 상기 포토레지스트 패턴층에 대해 제1차 에싱 프로세스를 수행하여, 상기 TFT 채널 영역의 제2 금속층을 노출시키는 공정과,
ff) TFT 채널 영역의 제2 금속층, 투명 도전층 및 도핑 반도체층에 대해 식각을 하는 공정과,
gg. 상기 포토레지스트 패턴층에 대해 제2차 에싱 프로세스를 수행하여, 상기 화소 영역의 제2 금속층을 노출시키는 공정과,
hh) 상기 화소 영역의 제2 금속층에 대해 식각을 하는 공정과,
ii) 남겨진 포토레지스트 패턴층을 제거하는 공정을 포함하는 것을 특징으로 하는 액정 표시 장치의 어레이 기판의 제조방법을 제공한다.
본 발명에서 제1차 습식 식각을 수행할 때, TFT 채널 영역이 포토레지스트 패턴층에 의해 보호되도록 쓰리톤 마스크를 이용하여 TFT 채널 영역에도 포토레지스트 패턴층을 형성시키고 또 식각 정도를 고정밀도로 제어할 수 있는 건식 식각을 이용하여 TFT 채널을 식각시켰다. 이와 같이 종래 기술의 TFT 채널이 2회의 습식 식각을 거치는 습식 식각에 비하면, 본 발명의 TFT 채널은 1회의 건식 식각과 1회의 습식 식각을 거치므로 TFT 채널이 습식 식각으로 식각되는 공정수를 줄였기 때문에 과식각되는 정도가 줄어들고, TFT 채널의 폭이 지나치게 넓어 액정 표시 장치의 표시 기능에 영향을 주는 것을 방지할 수 있다.
이하, 본 발명의 기술안에 대해 도면 및 실시예에 따라 더욱 상세하게 설명하기로 한다.
도 3은, 본 발명의 액정 표시 장치의 어레이 기판의 제조방법의 흐름도로서, 본 발명의 액정 표시 장치의 어레이 기판의 제조방법에서,
a). 게이트 라인, 게이트 절연층 및 활성층 패턴이 차례대로 형성되어 있는 기판을 제공하는 공정과,
b). 상기 기판에 제1 투명 도전층 및 소스 드레인 금속층을 차례대로 퇴적하는 공정과,
c). 상기 소스 드레인 금속층의 상부에 쓰리톤 마스크에 의해 포토레지스트 패턴층을 형성하는 공정과,
d). 상기 포토레지스트 패턴층이 노출된 소스 드레인 금속층 및 제1 투명 도전층에 대해 습식 식각을 하는 공정과,
e). 상기 포토레지스트 패턴층에 대해 제1차 에싱 프로세스를 수행하여 노출된 소스 드레인 금속층, 제1 투명 도전층 및 활성층 패턴에 대해 건식 식각을 하는 공정과,
f). 상기 포토레지스트 패턴층에 대해 제2차 에싱 프로세스를 수행하여 노출된 소스 드레인 금속층에 대해 습식 식각을 하는 공정과,
g). 남겨진 포토레지스트 패턴층을 제거하는 공정을 포함한다.
상기 공정 c)에서 사용된 쓰리톤 마스크에는, 투과율이 다른 3 종류의 영역이 있기 때문에 상기 쓰리톤 마스크에 의해 형성된 포토레지스트 패턴은 다른 3종류의 두께를 갖는다. 즉, 상기 공정 e)에서 제1차 에싱을 거쳐 노출된 영역의 두께는, 상기 공정 f)에서 제2차 에싱을 거쳐 노출된 영역의 두께보다 얇고, 또한 상기 공정 f)에서 제2차 에싱을 거쳐 노출된 영역의 두께는 상기 공정 g)에서 남겨진 영역의 두께보다 얇다.
본 발명에서 제1차 습식 식각을 수행할 때, TFT 채널 영역이 포토레지스트 패턴층에 의해 보호되도록 쓰리톤 마스크를 이용하여 TFT 채널 영역에도 포토레지스트 패턴층을 형성시키고, 또 식각 정도를 고정밀도로 제어할 수 있는 건식 식각을 이용하여 TFT 채널을 식각시켰다. 이와 같이 종래 기술의 TFT 채널이 2회의 습식 식각을 거치는 습식 식각에 비하면, 본 발명의 TFT 채널은 1회의 건식 식각과 1회의 습식 식각을 거치므로 TFT 채널이 습식 식각으로 식각되는 공정수를 줄였기 때문에 과식각되는 정도가 줄어들고, TFT 채널의 폭이 지나치게 넓어 액정 표시 장치의 표시 기능에 영향을 주는 것을 방지할 수 있다.
본 발명의 액정 표시 장치의 어레이 기판의 제조방법에서 이하의 공정을 더 포함시킨다.
h). 공정 g)가 완성된 기판에 절연층을 퇴적하고 포토리소그래피 프로세스에 의해 패시베이션층 패턴 및 비아홀을 형성하는 공정. 계속해서 공정 i)도 수행해도 좋다. 즉, 공정 h)가 완성된 기판에 투명 도전층을 퇴적하고 포토리소그래피 프로세스에 의해 공통 전극을 형성한다. 공정 h)와 공정 i)는 박리 프로세스(lift off)에 의해 1회의 포토리소그래피 프로세스를 이용하여 완성할 수 있다. 상세하게 말하면,
j). 공정 g)가 완성된 기판에 절연층을 퇴적하고, 포토리소그래피 프로세스에 의해 패시베이션층 패턴을 형성하고, 포토레지스트를 제거하지 않고 상기 포토레지스트 및 상기 패시베이션층 패턴 상에 제2 투명도전층을 퇴적하고, 패시베이션층 패턴의 상부에 공통 전극을 형성하도록, 박리 프로세스에 의해 상기 포토레지스트 상의 제2 투명도전층을 제거한다.
이하, 본 발명의 액정 표시 장치의 어레이 기판의 제조방법의 최량의 실시예에 관하여 상세히 설명하기로 한다.
도 1에 도시한 바와 같이, 액정 표시 장치의 어레이 기판은 화소 영역(101), 비표시 영역 및 TFT 영역(102)으로 구성되고, 상기 비표시 영역에는 화소 영역(101)과의 사이에 위치한 배선 영역 및 다른 영역이 포함되고, 해당 TFT 영역(102)에는 TFT 채널 영역(1021), 소스 전극 영역(1022) 및 드레인 전극(1023)이 포함되어 있다. 해당 배선 영역에는 게이트 라인 영역(103) 및 데이터 라인 영역(104)이 포함되어 있다. 화소 영역(101)은 여러 개의 화소 전극(141)으로 구성된 영역이고, 게이트 라인 영역(103)은 여러 개의 게이트 라인(11)으로 구성된 영역이다. 데이터 라인 영역(104)은 여러 개의 데이터 라인(16)으로 구성된 영역이다.
도 1 및 도 4a~도 4j를 함께 보면, 도 4a는, 게이트 라인 및 게이트 라인과 일체의 게이트 전극이 형성되어 있는 기판의 단면도이고, 도 4b는, 도 4a의 기판에 게이트 절연층 및 활성층 패턴을 형성한 후의 단면도이고, 도 4c는, 도 4b의 기판에 제1 투명 도전층 및 소스 드레인 금속층을 형성한 후의 단면도이고, 도 4d는, 도 4c의 기판에 포토레지스트 패턴층을 형성한 후의 단면도이고, 도 4e는, 도 4d의 기판에 대해 습식 식각을 한 후의 단면도이고, 도 4f는, 도 4e의 포토레지스트 패턴층에 대해 제1차 에싱 프로세스를 수행한 후의 단면도이고, 도 4g는, 도 4f의 TFT 채널 영역에 대해 건식 식각을 한 후의 단면도이고, 도 4H는, 도 4g의 포토레지스트 패턴층에 대해 제2차 에싱 프로세스를 수행한 후의 단면도이고, 도 4i는, 도 4h의 기판에 대해 습식 식각을 한 후의 단면도이고, 도 4j는, 도 4i에서의 포토 레지스트 패턴층을 제거한 후의 단면도이다.
본 발명의 액정 표시 장치의 어레이 기판의 제조방법에서 이하의 공정을 포함한다.
공정 aa). TFT의 영역(102) 위에 제1 금속층, 제1 절연층, 반도체층 및 도핑 반도체층을 가진 기판(10)을 제공하고 또한 해당 기판(10)이 상기 제1 절연층으로 덮히고, 상기 제1 금속층은 게이트 라인 영역(103)안에도 형성되어 있다. 제1 금속층은 Cr,W,Ti,Ta,Mo,Al 또는 Cu의 단층막이거나 또는 Cr,W,Ti,Ta,Mo,Al 및 Cu의 소정의 조합으로 구성한 복합막으로서, TFT 영역(102)안에 형성된 제1 금속층은 게이트 전극(111)으로 되어 있고, 게이트 라인 영역(103)안에 형성된 제1 금속층은 게이트 라인(11)으로 되어 있다. 제1 절연층은 게이트 절연층(12)으로서, 게이트 라인(11) 및 게이트 전극(111)이 다른 구조와 절연되도록 게이트 라인(11) 및 게이트 전극(111) 위에 덮혀 있다. 구체적으로 도 4a에 도시한 바와 같이 먼저 기판(10) 위에 제1 금속층을 퇴적한 후, 포토리소그래피 프로세스에 의해 TFT 영역(102)안의 제1 금속층을 보류시켜 게이트 전극(111)을 형성하고, 게이트 라인 영역(103)안의 제1 금속층을 보류시켜 게이트 라인(11)을 형성한다(도 1을 참조). 그리고 도 4b에 도시한 바와 같이 게이트 절연층(12) 및 활성층(반도체층 및 도핑 반도체층)을 차례대로 퇴적시키고 포토리소그래피 프로세스에 의해 TFT 영역(102)안의 활성층만을 보류시켜 활성층 패턴(13)을 형성한다.
공정 bb). 공정 aa)가 완성된 기판에 제1 투명 도전층 및 제2 금속층을 차례대로 퇴적한다. 도 4c에 도시한 바와 같이, 상기 제2 금속층은 소스 드레인 금속 층(15)이다. 상기 소스 드레인 금속층은 Cr,W,Ti,Ta,Mo,Al 또는 Cu의 단층막이거나 또는 Cr,W,Ti,Ta,Mo,Al 및 Cu의 소정의 조합에 의해 구성한 복합막이다. 제1 투명 도전층은 ITO 또는 IZO이다.
공정 cc). 쓰리톤 마스크에 의해 상기 제2 금속층에 포토레지스트 패턴층을 형성하고 또한 TFT 채널 영역(1021)의 포토레지스트 패턴층(100)은 제1 두께를 가지고, 상기 화소 영역(101)의 포토레지스트 패턴층(100)은 제2 두께를 가지고, 상기 소스 전극 영역(1022), 드레인 전극 영역(1023) 및 데이터 라인 영역(104)(도 1을 참조)의 포토레지스트 패턴층(100)은 제3 두께를 가진다. 도 4d에 도시한 바와 같이, 포토레지스트 패턴층의 제1 두께가 제2 두께보다 얇고 제2 두께가 제3 두께보다 얇다.
공정 dd). 도 4e에 도시한 바와 같이, 상기 데이터 라인 영역(104)(도 1을 참조) 이외의 비표시 영역의 제2 금속층(소스 드레인 금속층(15)) 및 제1 투명 도전층(14)에 대해 식각을 한다. 기판의 전반에 대해 대면적의 식각을 수행할 필요가 있기 때문에 습식 식각으로 수행할 필요가 있다. 이 경우, TFT 채널 영역(1021)안에 포토레지스트 패턴층(100)이 역시 존재하고 있기 때문에 TFT 채널 영역(1021)은 식각되지 않는다.
공정 ee). 도 4f에 도시한 바와 같이, 상기 포토레지스트 패턴층(100)에 대해 제1차의 에싱 프로세스를 수행하여 TFT 채널 영역(1021)의 제2 금속층(소스 드레인 금속층(15))을 노출시킨다. 이 경우, 식각 프로세스에 의해 제거된 포토레지스트 패턴층(100)의 두께가 제1 두께이므로 TFT 채널 영역(1021)의 포토레지스트 패턴층(100)이 제거되어 소스 드레인 금속층(15)이 노출된다. 그만큼, 남은 부분의 포토레지스트 패턴층(100)도 제1 두께 정도의 두께에 상당하는 두께가 감소된다.
공정 ff). 도 4g에 도시한 바와 같이, TFT 채널 영역(1021)의 제2 금속층(소스 드레인 금속층(15)), 제1 투명 도전층(14) 및 활성층 패턴(13)의 일부에 대해 식각을 한다. 면적이 작은 TFT 채널 영역(1021)에 대해 식각을 하기 때문에 건식 식각에 의해 식각 정도가 고정밀도로 제어될 수 있고, 소스 드레인 금속층(15), 제1 투명 도전층(14) 및 활성층 패턴(13)의 일부(도핑 반도체)가 식각되어 TFT 채널(131) 및 소스 전극(151)이 형성된다.
공정 gg). 도 4h에 도시한 바와 같이, 상기 포토레지스트 패턴층(100)에 대해 제2차의 에싱 프로세스를 수행하여 화소 영역(101)의 제2 금속층(소스 드레인 금속층(15))을 노출시킨다. 이 경우, 제거된 포토레지스트 패턴층(100)의 두께는 제2 두께에서 제1 두께를 뺀 값에 상당하는 정도이므로 화소 영역(101)의 소스 드레인 금속층(15)이 노출된다.
공정 hh). 도 4i에 도시한 바와 같이, 상기 화소 영역(101)의 제2 금속층(소스 드레인 금속층(15))에 대해 식각을 한다. 기판의 전반에 대해 대면적의 식각을 수행할 필요가 있기 때문에 습식 식각으로 수행할 필요가 있다. 화소 영역(101)의 소스 드레인 금속층(15)이 식각되어 드레인 전극(152) 및 화소전극(141)이 형성된다.
공정 ii). 도 4j에 도시한 바와 같이 남은 포토레지스트 패턴층이 제거된다.
또 공정 ii)가 완성된 기판에 제2 절연층을 퇴적하고, 포토리소그래피 프로 세스에 의해 패시베이션층 패턴이 형성된다. 또는 계속해서 제2 투명 도전층을 퇴적하고 포토리소그래피 프로세스에 의해 공통 전극이 형성된다. 또 공정 ii)가 완성된 기판에 제2 절연층을 퇴적하고, 포토리소그래피 프로세스에 의해 패시베이션층 패턴이 형성되고, 포토레지스트를 제거하지 않고 상기 포토레지스트 및 상기 패시베이션층 패턴 상에 제2 투명 도전층을 퇴적하고, 패시베이션층 패턴의 상부에 공통 전극을 형성하도록, 박리 프로세스(lift off)에 의해 상기 포토레지스트 상의 제2 투명 도전층을 제거한다.
본 발명은 TFT 채널 영역 위에 1층의 포토레지스트 패턴층을 보류시킴으로써 제1차 습식 식각을 수행할 때, TFT 채널 영역이 보호된다. 그리고 고정밀도로 식각 정도를 제어할 수 있는 건식 식각을 이용하여 TFT 채널이 식각되었다. 이와 같이 종래 기술의 TFT 채널이 2회의 습식 식각을 거치는 습식 식각보다, 본 발명의 TFT 채널은 1회의 건식 식각과 1회의 습식 식각을 거쳐 TFT 채널이 습식 식각으로 식각되는 공정수를 줄였기 때문에 과식각되는 정도가 줄어들고 TFT 채널의 폭이 지나치게 넓어 액정 표시 장치의 표시 기능에 영향을 주는 것을 피할 수 있다.
당업자는 상기 제조방법을 TN 모드 또는 FFS 모드의 액정 표시 장치의 제조방법에 적용하여, 1회의 포토리소그래피 프로세스에 의해 소스 전극, 드레인 전극, TFT 채널 및 화소 전극 패턴을 형성함과 동시에 TFT 채널이 과식각되는 문제를 해결한다.
상기 실시예는 본 발명의 기술안에 관하여 설명했을 뿐 이들에 한정되지는 않는다. 상기 실시예를 참고하여 본 발명에 관하여 상세하게 설명하였으나, 당업자 는 상기 각 실시예에 기재된 기술안에 대해 변형할 수 있거나 혹은 그 중의 부분 기술 특징에 대해 등가적 교체가 가능하며 이와 같은 변형과 교체는 대응하고 있는 기술안의 실질을 본 발명 각 실시예의 기술안의 정신과 범위에서 벗어나게 하지 않는다는 것으로 이해해야 한다.
도 1은, 종래의 액정 표시 장치의 어레이 기판의 구성 모식도이다.
도 2a는, 종래의 게이트 전극, 게이트 절연층, 활성층 패턴이 형성되어 있는 기판에 제1 투명 도전층 및 소스 드레인 금속층이 퇴적된 후의 기판의 단면도이다.
도 2b는, 도 2a의 기판에 듀얼톤 마스크를 이용하여 포토레지스트에 대해 노광과 현상 처리를 하여 포토레지스트 패턴층을 형성한 후의 단면도이다.
도 2c는, 도 2b의 기판에 대해 식각한 후의 단면도이다.
도 2d는, 도 2c의 기판상의 포토레지스트 패턴층에 대해 식각 프로세스를 수행한 후의 단면도이다.
도 2e는, 도 2d의 기판에 대해 식각을 한 후의 단면도이다.
도 2f는, 도 2e의 포토레지스트 패턴층을 제거한 후의 단면도이다.
도 3은, 본 발명에 관한 액정 표시 장치의 어레이 기판의 제조방법의 흐름도이다.
도 4a는, 게이트 라인 및 게이트 라인과 일체의 게이트 전극이 형성되어 있는 기판의 단면도이다.
도 4b는, 도 4a의 기판에 게이트 절연층 및 활성층 패턴을 형성한 후의 단면도이다.
도 4c는, 도 4b의 기판에 제1 투명 도전층 및 소스 드레인 금속층을 형성한 후의 단면도이다.
도 4d는, 도 4c의 기판에 포토레지스트 패턴층을 형성한 후의 단면도이다.
도 4e는, 도 4d의 기판에 대해 습식 식각을 한 후의 단면도이다.
도 4f는, 도 4e의 포토레지스트 패턴층에 대해 1회의 식각 프로세스를 수행한 후의 단면도이다.
도 4g는, 도 4f의 TFT 채널 영역에 대해 건식 식각을 한 후의 단면도이다.
도 4h는, 도 4g의 포토레지스트 패턴층에 대해 2회의 식각 프로세스를 수행한 후의 단면도이다.
도 4i는, 도 4h의 기판에 대해 습식 식각을 한 후의 단면도이다.
도 4j는, 도 4i에서 포토레지스트 패턴층을 제거한 후의 단면도이다.
* 도면의 부호에 대한 간단한 설명
10 기판 11 게이트 라인
111 게이트 전극 12 게이트 절연층
13 활성층 패턴 14 제1 투명 도전층
141 화소 전극 15 소스 드레인 금속층
151 소스 전극 152 드레인 전극
16 데이터 라인 131 TFT 채널
100 포토레지스트 패턴층 101 화소 영역
102 TFT 영역 103 게이트 라인 영역
104 데이터 라인 영역 1021 TFT 채널 영역
1022 소스 전극 영역 1023 드레인 전극 영역
Claims (10)
- a) 게이트 라인, 게이트 절연층 및 활성층 패턴이 차례대로 형성되어 있는 기판을 제공하는 공정;b) 상기 기판에 제1 투명 도전층 및 소스 드레인 금속층을 차례대로 퇴적하는 공정;c) 상기 소스 드레인 금속층의 상부에, 액정 표시 장치의 TFT 채널 영역이 노출되지 않도록 쓰리톤 마스크에 의해 포토레지스트 패턴층을 형성하는 공정;d) 상기 포토레지스트 패턴층에 의해 노출된 상기 소스 드레인 금속층 및 상기 제1 투명 도전층에 대해 습식 식각을 하는 공정;e) 상기 포토레지스트 패턴층에 대해 제1차 에싱 프로세스를 수행하여, 상기 TFT 채널 영역 내에 노출된 상기 소스 드레인 금속층, 상기 제1 투명 도전층 및 상기 활성층 패턴에 대해 건식 식각을 하는 공정;f) 상기 포토레지스트 패턴층에 대해 제2차 에싱 프로세스를 수행하여, 노출된 상기 소스 드레인 금속층에 대해 습식 식각을 하는 공정; 및g) 남겨진 상기 포토레지스트 패턴층을 제거하는 공정;를 포함하는 것을 특징으로 하는 액정 표시 장치의 어레이 기판의 제조방법.
- 제1항에서, 상기 쓰리톤 마스크에 의해 형성된 상기 포토레지스트 패턴층이 상기 공정 e)에서 제1차 에싱 프로세스를 거쳐 노출된 영역의 두께는, 상기 공정 f)에서 제2차 에싱 프로세스를 거쳐 노출된 영역의 두께보다 얇고, 또한 상기 공정 f)에서 제2차 에싱 프로세스를 거쳐 노출된 영역의 두께는, 상기 공정 g)에서 남겨진 영역의 두께보다 얇은 것을 특징으로 하는 액정 표시 장치의 어레이 기판의 제조방법.
- 제2항에 있어서,h) 상기 공정 g)가 완성된 기판에 절연층을 퇴적하고 포토리소그래피 프로세스에 의해 패시베이션층 패턴 및 비아홀을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정 표시 장치의 어레이 기판의 제조방법.
- 제3항에 있어서,i) 상기 공정 h)가 완성된 기판에 제2 투명 도전층을 퇴적하고 포토리소그래피 프로세스에 의해 공통 전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정 표시 장치의 어레이 기판의 제조방법.
- 제2항에 있어서,j) 상기 공정 g)가 완성된 기판에 절연층을 퇴적하고, 포토레지스트를 이용한 포토리소그래피 프로세스에 의해 패시베이션층 패턴 및 비아홀을 형성하고, 해당 포토레지스트를 제거하지 않고 상기 포토레지스트 및 상기 패시베이션층 패턴 상에 제2 투명도전층을 퇴적하고, 상기 패시베이션층 패턴의 상부에 공통 전극이 형성되도록, 박리 프로세스에 의해 상기 포토레지스트 상의 제2 투명도전층을 제거하는 공정을 더 포함하는 것을 특징으로 하는 액정 표시 장치의 어레이 기판의 제조방법.
- aa) TFT의 영역 위에 제1 금속층, 제1 절연층, 반도체층 및 도핑 반도체층을 가진 기판을 제공하고, 또한 해당 기판이 상기 제1 절연층으로 덮히고, 상기 기판은 화소 영역, TFT 영역 및 비표시 영역을 포함시키고, 해당 TFT 영역은 소스 전극 영역, 드레인 전극 영역 및 TFT 채널 영역을 포함시키는 공정;bb) 상기 공정 aa)가 완성된 기판에 제1 투명 도전층 및 제2 금속층을 차례대로 퇴적하는 공정;cc) 상기 제2 금속층에 포토레지스트 패턴층을 형성하고, 또한 상기 TFT 채널 영역의 상기 포토레지스트 패턴층은 제1 두께를 가지고, 상기 화소 영역의 포토레지스트 패턴층은 제2 두께를 가지고, 상기 소스 전극 영역 및 드레인 전극 영역의 포토레지스트 패턴층은 제3 두께를 가지고, 상기 포토레지스트 패턴층의 제1 두께는 제2 두께보다 얇고, 제2 두께는 제3 두께보다 얇아지는 공정;dd) 상기 비표시 영역의 상기 제2 금속층 및 상기 제1 투명 도전층에 대해 식각을 하는 공정;ee) 상기 포토레지스트 패턴층에 대해 제1차 에싱 프로세스를 수행하여, 상기 TFT 채널 영역의 제2 금속층을 노출시키는 공정;ff) 상기 TFT 채널 영역의 상기 제2 금속층, 상기 투명 도전층 및 상기 도핑 반도체층에 대해 식각을 하는 공정;gg) 상기 포토레지스트 패턴층에 대해 제2차 에싱 프로세스를 수행하여, 상기 화소 영역의 상기 제2 금속층을 노출시키는 공정;hh) 상기 화소 영역의 상기 제2 금속층에 대해 식각을 하는 공정 및ii) 남겨진 상기 포토레지스트 패턴층을 제거하는 공정;를 포함하는 것을 특징으로 하는 액정 표시 장치의 어레이 기판의 제조방법.
- 제6항에 있어서, 상기 공정 dd)에서 습식 식각으로 식각을 하고, 상기 공정 ff)에서 건식 식각으로 식각을 하고, 상기 공정 hh)에서 습식 식각으로 식각을 하는 것을 특징으로 하는 액정 표시 장치의 어레이 기판의 제조방법.
- 제7항에 있어서,jj) 상기 공정 ii)가 완성된 기판에 제2 절연층을 퇴적하고 포토리소그래피 프로세스에 의해 패시베이션층 패턴 및 비아홀을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정 표시 장치의 어레이 기판의 제조방법.
- 제8항에 있어서,kk) 상기 공정 jj)가 완성된 기판에 제2 투명 도전층을 퇴적하고 포토리소그래피 프로세스에 의해 공통 전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정 표시 장치의 어레이 기판의 제조방법.
- 제7항에 있어서,ll) 상기 공정 ii)가 완성된 기판에 제2 절연층을 퇴적하고, 포토레지스트를 이용한 포토리소그래피 프로세스에 의해 패시베이션층 패턴 및 비아홀을 형성하고, 해당 포토레지스트를 제거하지 않고 상기 포토레지스트 및 상기 패시베이션층 패턴 상에 제2 투명도전층을 퇴적하고, 상기 패시베이션층 패턴의 상부에 공통 전극을 형성하도록, 박리 프로세스에 의해 상기 포토레지스트 상의 상기 제2 투명도전층을 제거하는 공정을 더 포함하는 것을 특징으로 하는 액정 표시 장치의 어레이 기판의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102227921A CN101685229B (zh) | 2008-09-25 | 2008-09-25 | 液晶显示器阵列基板的制造方法 |
| CN200810222792.1 | 2008-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100035131A KR20100035131A (ko) | 2010-04-02 |
| KR101089259B1 true KR101089259B1 (ko) | 2011-12-02 |
Family
ID=42038078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090091041A KR101089259B1 (ko) | 2008-09-25 | 2009-09-25 | 액정 표시 장치의 어레이 기판의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8017465B2 (ko) |
| JP (1) | JP5593047B2 (ko) |
| KR (1) | KR101089259B1 (ko) |
| CN (1) | CN101685229B (ko) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237397B (zh) * | 2010-04-22 | 2013-04-17 | 北京京东方光电科技有限公司 | 电极结构及制备方法、阵列基板及制备方法 |
| CN102148259B (zh) * | 2010-10-12 | 2014-04-16 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 |
| CN102456620B (zh) * | 2010-10-22 | 2015-04-15 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
| CN102456619B (zh) * | 2010-10-22 | 2014-01-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
| CN102637648B (zh) * | 2011-07-15 | 2014-03-05 | 京东方科技集团股份有限公司 | 薄膜晶体管液晶显示器、阵列基板及其制造方法 |
| CN102769040B (zh) * | 2012-07-25 | 2015-03-04 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN102799038B (zh) * | 2012-07-25 | 2015-04-01 | 北京京东方光电科技有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
| CN102881598B (zh) | 2012-09-17 | 2015-08-12 | 京东方科技集团股份有限公司 | 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 |
| CN103943636A (zh) * | 2014-04-04 | 2014-07-23 | 深圳莱宝高科技股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| KR20160024081A (ko) | 2014-08-22 | 2016-03-04 | 삼성디스플레이 주식회사 | 금속 패턴의 형성 방법 및 표시 기판의 제조 방법 |
| CN104617112B (zh) * | 2015-02-09 | 2017-10-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104637806A (zh) * | 2015-03-02 | 2015-05-20 | 京东方科技集团股份有限公司 | 一种刻蚀方法 |
| KR102232755B1 (ko) * | 2015-04-07 | 2021-03-26 | 삼성전자주식회사 | 2차원 물질을 이용한 전자소자 및 그 제조 방법 |
| CN105097551A (zh) * | 2015-08-13 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法和阵列基板的制作方法 |
| CN113219749B (zh) * | 2016-02-17 | 2023-01-10 | 群创光电股份有限公司 | 主动元件阵列基板以及显示面板 |
| CN106783737B (zh) * | 2017-04-07 | 2020-02-21 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
| WO2018209599A1 (zh) * | 2017-05-17 | 2018-11-22 | 深圳市柔宇科技有限公司 | 阵列基板及其制造方法 |
| CN108417583B (zh) * | 2018-03-09 | 2021-10-29 | 惠科股份有限公司 | 一种阵列基板的制造方法和阵列基板 |
| CN108470718A (zh) * | 2018-03-23 | 2018-08-31 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
| CN113241323B (zh) * | 2021-03-09 | 2024-05-03 | 滁州惠科光电科技有限公司 | 一种阵列基板的制造方法和显示面板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100619624B1 (ko) * | 2003-10-11 | 2006-09-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333273B1 (ko) * | 1999-08-02 | 2002-04-24 | 구본준, 론 위라하디락사 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
| JP4920140B2 (ja) * | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
| KR100476366B1 (ko) * | 2002-04-17 | 2005-03-16 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100499371B1 (ko) * | 2002-04-17 | 2005-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100971955B1 (ko) * | 2002-11-11 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP4651929B2 (ja) * | 2002-11-15 | 2011-03-16 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
| TWI382452B (zh) * | 2004-03-19 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
| KR101125254B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 |
| KR101107270B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법 |
| CN100462825C (zh) * | 2005-12-23 | 2009-02-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法 |
| KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
| JP2007189120A (ja) * | 2006-01-16 | 2007-07-26 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板及びその製造方法 |
| US7952099B2 (en) * | 2006-04-21 | 2011-05-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor liquid crystal display array substrate |
| JP5063936B2 (ja) * | 2006-06-08 | 2012-10-31 | 三菱電機株式会社 | Ｔｆｔアレイ基板の製造方法 |
| CN100442132C (zh) | 2006-11-17 | 2008-12-10 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| CN100461433C (zh) | 2007-01-04 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| JP5090745B2 (ja) * | 2007-01-17 | 2012-12-05 | 株式会社ジャパンディスプレイイースト | 表示装置および表示装置の製造方法 |
-
2008
- 2008-09-25 CN CN2008102227921A patent/CN101685229B/zh not_active Expired - Fee Related
-
2009
- 2009-09-24 US US12/565,953 patent/US8017465B2/en not_active Expired - Fee Related
- 2009-09-25 KR KR1020090091041A patent/KR101089259B1/ko active IP Right Grant
- 2009-09-25 JP JP2009221180A patent/JP5593047B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100619624B1 (ko) * | 2003-10-11 | 2006-09-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5593047B2 (ja) | 2014-09-17 |
| KR20100035131A (ko) | 2010-04-02 |
| US20100075450A1 (en) | 2010-03-25 |
| CN101685229A (zh) | 2010-03-31 |
| CN101685229B (zh) | 2012-02-29 |
| JP2010079302A (ja) | 2010-04-08 |
| US8017465B2 (en) | 2011-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101089259B1 (ko) | 액정 표시 장치의 어레이 기판의 제조방법 | |
| KR101322885B1 (ko) | 어레이 기판과 액정 디스플레이 | |
| US8497966B2 (en) | FFS type TFT-LCD array substrate and manufacturing method thereof | |
| KR100865451B1 (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| US8493541B2 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| EP3054483B1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
| JP4594292B2 (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| US8017423B2 (en) | Method for manufacturing a thin film structure | |
| KR101241129B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20120023145A (ko) | Ｆｆｓ형 ｔｆｔ－ｌｃｄ 어레이기판의 제조방법 | |
| WO2014124568A1 (zh) | 薄膜晶体管、阵列基板及其制作方法及显示装置 | |
| KR20080002582A (ko) | 액정표시소자의 제조방법 | |
| EP2731127B1 (en) | Tft array substrate, method of fabricating same, and display device | |
| KR20110054156A (ko) | 어레이 기판 및 그의 제조방법 | |
| KR20110061773A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US8178374B2 (en) | Thin film patterning method and method for manufacturing a liquid crystal display device | |
| US9431436B2 (en) | Array substrate and manufacturing method thereof | |
| KR20070045751A (ko) | 포토 마스크 | |
| KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| KR101180273B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20070072182A (ko) | 액정표시소자 제조방법 | |
| KR101006474B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조 방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| KR20020027731A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100891070B1 (ko) | 액정표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141107 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151102 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171030 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181119 Year of fee payment: 8 |