CN113241323B - 一种阵列基板的制造方法和显示面板 - Google Patents

一种阵列基板的制造方法和显示面板 Download PDF

Info

Publication number
CN113241323B
CN113241323B CN202110254434.4A CN202110254434A CN113241323B CN 113241323 B CN113241323 B CN 113241323B CN 202110254434 A CN202110254434 A CN 202110254434A CN 113241323 B CN113241323 B CN 113241323B
Authority
CN
China
Prior art keywords
photoresist
material layer
etching
ashing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110254434.4A
Other languages
English (en)
Other versions
CN113241323A (zh
Inventor
雍万飞
卓恩宗
夏玉明
余思慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chuzhou HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202110254434.4A priority Critical patent/CN113241323B/zh
Publication of CN113241323A publication Critical patent/CN113241323A/zh
Priority to PCT/CN2021/142901 priority patent/WO2022188519A1/zh
Priority to US18/008,430 priority patent/US20230230984A1/en
Application granted granted Critical
Publication of CN113241323B publication Critical patent/CN113241323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请公开了一种阵列基板的制造方法和显示面板，所述制造方法包括步骤：提供一第一基板；提供第一光罩，在第一基板上设置主动开关的各膜层材料；提供第二光罩，在主动开关上设置光刻胶；提供第三光罩，在主动开关上设置保护层；以及提供第四光罩，在保护层上设置像素电极层；其中，所述提供第二光罩，在主动开关上设置光刻胶，基于光刻胶蚀刻各膜层材料形成主动开关的步骤包括：对主动开关进行第一次湿法蚀刻；对主动开关进行第一次干法蚀刻和两次灰化处理；对主动开关进行第二次湿法蚀刻；对主动开关进行第二次干法蚀刻；以及剥离光刻胶。本发明可以改善光刻胶残留的问题。

Description

一种阵列基板的制造方法和显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板的制造方法和显示面板。
背景技术
薄膜晶体管液晶显示(TFT-LCD)是微电子技术与液晶显示器技术巧妙结合的一种技术，其中TFT作为像素的开关，控制着液晶的偏转而呈现不同的色彩。TFT的制作是各层薄膜的沉积，主要包括栅金属、栅绝缘层、有源层、欧姆接触层、源漏金属、钝化层和像素电极，各层的薄膜的制程工艺为：薄膜沉积(PVD或CVD)、黄光(光刻胶的涂布、曝光和显影)、蚀刻等，其中黄光工艺是影响最后制备的各层薄膜的尺寸的最重要工艺。
目前主流的TFT(Thin Film Transistor)制程是采用4MASK工艺，通过连续沉积膜层后，采用半色调光罩技术形成光刻胶，并采用2W2D蚀刻工艺(两次湿蚀刻工艺和两次干湿蚀刻工艺的简称)对各个膜层进行刻蚀形成TFT。其中半色调光罩技术的曝光工艺，使得TFT沟道区的光刻胶厚度不易控制，如果光刻胶厚度过薄，造成在后续进行刻蚀时产生欧姆接触层的残留，而如果光刻胶厚度过厚，造成后续的2W2D蚀刻工艺无法蚀刻完全，出现光刻胶残留，造成沟道区各尺寸异常，严重时无法形成沟道区，严重影响显示性能。
发明内容
本申请的目的是提供一种阵列基板的制造方法和显示面板，以改善光刻胶残留问题。
本申请公开了一种阵列基板的制造方法，包括步骤：
提供一第一基板；提供第一光罩，在第一基板上设置主动开关的多个膜层材料；提供第二光罩，在主动开关上设置光刻胶，基于光刻胶蚀刻各膜层材料形成主动开关；提供第三光罩，在主动开关上设置保护层；以及提供第四光罩，在保护层上设置像素电极层；
其中，所述提供第二光罩，在主动开关上设置光刻胶，基于光刻胶蚀刻各膜层材料形成主动开关的步骤包括：主动开关进行第一次湿法蚀刻，对主动开关进行第一次干法蚀刻和两次灰化处理，对主动开关进行第二次湿法蚀刻，对主动开关进行第二次干法蚀刻，以及剥离光刻胶。
相对于采用2W2D导致沟道区光刻胶残留的技术方案，本申请在第一次干蚀刻之前采用第一次灰化处理对光刻胶进行处理，可以将光刻胶削薄，而且有利于改善光刻胶沟道区不够平整的问题；并且，在第一次干蚀刻之后，再进行第二次灰化处理，使得光刻胶沟道区蚀刻完全，解决沟道区光刻胶残留的问题；如此，可以保证后续制程不会受到光刻胶残留的影响，提高良率，提高显示效果。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本申请一种阵列基板的制造过程流程图；
图2是本申请一种阵列基板的一次改进的制造过程流程图；
图3a是本申请实施例一的一种阵列基板的制造方法的流程图；
图3b是本申请图3a中步骤S33的细化流程图；
图4a是本申请实施例二的一种阵列基板的制造方法的流程图；
图4b是本申请图4a中步骤S44的细化流程图；
图5是图4a和图4b的流程图对应的制造过程流程图；
图6a是本申请实施例三的一种阵列基板的制造方法的流程图；
图6b是本申请图6a中步骤S54的细化流程图；
图7a是本申请实施例四的一种阵列基板的制造方法的流程图；
图7b是本申请图7a中步骤S64的细化流程图；
图8是本申请一显示面板的示意图。
其中，10、第一基板；20、栅极20；30、栅极绝缘材料层；40、有源材料层；50、欧姆接触材料层；50、第二金属材料层；60、光刻胶材料层；70、半色调光罩；100、缺陷处；200、光刻胶残留；300、阵列基板；400、彩膜基板；500、显示面板。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
图1为本申请一种阵列基板的制造过程流程图，图2是本申请一种阵列基板的一次改进的制造过程流程图。如图1所示，该未公开的技术方案具体的包括步骤：S11、提供第一基板，提供第一光罩，并在第一基板上形成栅极；S12、在栅极上依次形成栅极绝缘材料层、有源材料层、欧姆接触材料层、第二金属材料层和光刻胶材料层；S13、提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度大于对应沟道区位置厚度的光刻胶；S14、对第二金属材料层进行第一次湿法蚀刻，将第二金属材料层未被光刻胶覆盖的位置蚀刻掉；S15、对有源材料层进行第一次干法蚀刻，将有源材料层未被光刻胶覆盖的位置蚀刻掉，并将光刻胶对应沟道区位置蚀刻掉，露出沟道区的第二金属材料层；S16、对第二金属材料层进行第二次湿法蚀刻，形成隔着沟道区相对设置的源极和漏极；S17、进行第二次干法蚀刻，蚀刻欧姆接触材料层和有源材料层以形成欧姆接触层和有源层，并在欧姆接触层对应沟道区位置蚀刻出凹槽，并剥离光刻胶；S18、提供第三光罩，在主动开关上设置保护层；以及S19、提供第四光罩，在保护层上设置像素电极层。(其中，步骤S13至S17采用了两次干蚀刻工艺和两次湿蚀刻工艺，统称为2W2D蚀刻工艺)
更具体的，为了保证后续制程的效果，在步骤S15处，除了干蚀刻半导体层外，还需要保证光刻胶的沟道区位置被蚀刻掉以露出沟道区处的第二金属材料层；而光靠现有的干蚀刻工艺，很难达到优良的效果，因而，发明人在第一次干蚀刻之后，增加了一次灰化处理，来增强对光刻胶的蚀刻效果，效果很显著，哪怕光刻胶比之前厚一些，依然可能达到蚀刻以露出沟道区处的第二金属材料层的效果。
如图2所示，发明人主要对上述制程中的步骤S15进行了改进：S151、对有源材料层进行第一次干法蚀刻，将有源材料层未被光刻胶覆盖的位置蚀刻掉；S152、通过灰化处理将光刻胶对应沟道区位置蚀刻掉，露出沟道区的第二金属材料层。虽然在2W2D工艺中，在第一次干蚀刻之后增加一次灰化处理，提高了光刻胶沟道区的蚀刻效果，单色仍然存在光刻胶残留200(PR residue)的问题，影响了后续制程，使得制造得到的TFT的沟道性能较差，良品率较低。
而经过发明人的研究发现：
TFT制程中，黄光制程是影响最后制备的器件的各膜层膜厚的重要操作。黄光是通过对涂覆在玻璃表面的光敏性物质(又称为光刻胶或光阻)，经曝光、显影后留下的部分对底层起保护作用，然后进行蚀刻脱膜并最终获得永久性图形的过程。其中曝光是工艺就是紫外光照射到掩膜版上，并通过掩膜版上的透光区照射到光阻上，光阻受紫外光照射发生化学反应的过程。其中光刻机的制程能力主要考量的是解析度和聚焦深度，解析度(R，Resolution)是光学系统能够分辨出两个物体的最小间距，解析度越小越好，解析度的公式：
其中，焦深(DOF，Depth Of Focus)-沿着光通路，可以保持图形最佳焦面的移动距离：其中λ-波长，NA-数值孔径，k1-工艺因子1，K2-工艺因子2。上述解析度和焦深的公式为示例性技术，非本发明的发明点，不予赘述。
由上面两个公式可以看出，R与DOF是成正比的，对量产而言，总是希望得到得到比较大的焦深，这样就会导致解析度的增大，解析度的增大会导致曝光机的分辨率的减小，分辨率的减小，从而导致光照的圆光斑变大，圆光斑变大之后，圆光斑的重心能量较为充足，而周边的能力较弱，这使得光照对光刻胶的曝光程度不均匀，随后的显影和蚀刻工艺会导致剩余光刻胶(PR remain)存在厚度不均匀的缺陷处100，而这所述导致后续制程中出现光刻胶残留200(PR residue)的原因。而这是仅仅通过增加灰化处理的时间所无法解决的问题，因而，若是增长时间以保证PR残留被蚀刻完全的话，对应源极和漏极上方的光刻胶将被蚀刻太薄而无法完成后续制程，而且，沟道区处的第二金属材料层也会受到蚀刻而影响沟道区的特性。
发明人基于上述改进方案，再次进行改进得到如下方案：
下面参考附图和可选的实施例对本申请作详细说明。
图3a是本申请实施例的一种阵列基板的制造方法的流程图，图3b是本申请图3a中步骤S33的细化流程图，如图3a和3b所示，本申请公开了一种阵列基板的制造方法，包括步骤：
S31:提供一第一基板；
S32:提供第一光罩，在第一基板上设置主动开关的多个膜层材料；
S33:提供第二光罩，在主动开关上设置光刻胶，基于光刻胶蚀刻各膜层材料形成主动开关，
S34:提供第三光罩，在主动开关上设置保护层；以及
S35:提供第四光罩，在保护层上设置像素电极层；
其中，所述提供第二光罩，在主动开关上设置光刻胶，基于光刻胶蚀刻各膜层材料形成主动开关的步骤S33包括流程：
S331:主动开关进行第一次湿法蚀刻；
S332:对主动开关进行第一次干法蚀刻和两次灰化处理；
S333:对主动开关进行第二次湿法蚀刻；
S334:对主动开关进行第二次干法蚀刻；以及
S335:剥离光刻胶。
相对于采用2W2D导致光刻胶残留，而影响后续制程良率的技术方案，本申请在第一次干蚀刻之前采用第一次灰化处理对光刻胶进行处理，可以将光刻胶削薄，并且，在第一次干蚀刻之后，再进行第二次灰化处理，使得光刻胶蚀刻完全，解决光刻胶残留的问题，仅保留需要的光刻胶；如此，可以保证后续制程不会受到光刻胶残留的影响，提高良率，提高显示效果。其中，第一次湿法蚀刻和第二次湿法蚀刻的蚀刻液的成分主要为磷酸或正磷酸(化学式H3PO4)；乙酸(化学式CH3COOH)；以及硝酸(化学式为HNO3)的混合液体；第一次干法蚀刻的蚀刻气体为氯气(化学式为CL2)和六氟化硫(化学式为SF6)的混合气体；第二次干法蚀刻的蚀刻气体为六氟化硫(化学式为SF6)，氧气(化学式为O2)和氦气(化学式为He)的混合气体。
本申请的制造方法可以应用在顶栅结构的主动开关，也可以应用在底栅结构的主动开关，适用即可，以下以底栅结构为例，对制造方法进行进一步说明：
图4a是本申请实施例二的一种阵列基板的制造方法的流程图，图4b是本申请图4a中步骤S44的细化流程图，图5是图4a和图4b的流程图对应的制造过程流程图。如图4a和图4b所示：更具体的，本实施例对图3a和3b所示实施例的各个步骤进行了进一步改进，该步骤S42和S43是对步骤S32的改进，该步骤S44是对步骤S33的改进，该步骤S441是对步骤S331的改进，该步骤S442-S444是步骤S332的改进，该步骤S445是对步骤S33的改进，该步骤S446是对步骤S334的改进，具体的，该阵列基板的制造方法，包括步骤：
S41:提供一第一基板；
S42:提供第一光罩，在第一基板上形成栅极；
S43:在栅极上依次形成栅极绝缘材料层、有源材料层、欧姆接触材料层、第二金属材料层和光刻胶材料层；
S44:提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度大于对应沟道区位置厚度的光刻胶，基于光刻胶蚀刻有源材料层、欧姆接触材料层和第二金属材料层形成主动开关，
S45:提供第三光罩，在主动开关上设置保护层；以及
S46:提供第四光罩，在保护层上设置像素电极层；
其中，所述提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度大于对应沟道区位置厚度的光刻胶，基于光刻胶蚀刻有源材料层、欧姆接触材料层和第二金属材料层形成主动开关的步骤S44包括流程：
S441:对第二金属材料层进行第一次湿法蚀刻，将第二金属材料层未被光刻胶覆盖的位置蚀刻掉；
S442:对光刻胶进行第一次灰化处理，以平整沟道区的光刻胶；
S443:对有源材料层进行第一次干法蚀刻，将有源材料层未被光刻胶覆盖的位置蚀刻掉；
S444:对光刻胶进行第二次灰化处理，将光刻胶对应沟道区位置蚀刻掉，露出沟道区的第二金属材料层；
S445:对第二金属材料层进行第二次湿法蚀刻，形成隔着沟道区相对设置的源极和漏极；
S446:进行第二次干法蚀刻，蚀刻欧姆接触材料层和有源材料层以形成欧姆接触层和有源层；以及S447:剥离光刻胶。
如图5所示，图中的步骤S41’、S42’、S43’、S44’、S45’和S46’分别对应展现了图4a中的步骤S41至S46中的主动开关各个膜层的变化过程；图中的步骤S440’、S441’、S442’、S443’、S444’、S445’和S446’至S447’分别展现了图4b中的步骤S441’至S447中的主动开关各个膜层的变化过程。其中，各个膜层指的是第一基板10上方的栅极20、栅极绝缘材料层30、有源材料层40、欧姆接触材料层50、第二金属材料层60和光刻胶材料层70。该光刻胶材料层80在第一次干法蚀刻工艺之前通过半色调光罩80曝光显影，形成对应源极和漏极位置的厚度大于沟道区位置的光刻胶90；本实施例的两次灰化处理，解决了通过半色调光罩80曝光显影后剩余光刻胶(PR remain)存在的厚度不均匀的缺陷处100的问题，从而改善了后续的光刻胶残留问题，进而改善了沟道区的性能，提高产品的良率。
相对于采用2W2D导致沟道区光刻胶残留的技术方案，本申请在第一次干蚀刻之前采用第一次灰化处理对光刻胶进行处理，可以将光刻胶削薄，以改善剩余光刻胶(PRremain)的均匀性，特别是剩余光刻胶的沟道区不够平整的问题；并且，在第一次干蚀刻之后，再进行第二次灰化处理，光刻胶较好的均匀性，使得光刻胶沟道区蚀刻完全，解决沟道区光刻胶残留(PR residue)的问题；如此，可以保证后续制程不会受到沟道区光刻胶残留的影响，提高良率，提高显示效果。而且，即使光刻胶的材料或者工艺达不到足够薄且均匀的程度，也可以通过调节两次灰化处理达到要求的光刻胶厚度和光刻胶均匀度，以使得光刻胶能够适用于不同光刻胶厚度和光刻胶均匀度要求的显示面板的制程。
图6a是本申请实施例三一种阵列基板的制造方法的流程图，图6b是本申请图6a中步骤S54的细化流程图。如图6a和图6b所示，当然，也可以采用如下的阵列基板的制造方法，本实施例也是基于图3a和3b所示方案的进一步改进，该步骤S52和S53是对步骤S32的改进，该步骤S54是对步骤S33的改进，该步骤S541是对步骤S331的改进，该步骤S542-S544是步骤S332的改进，该步骤S545是对步骤S33的改进，该步骤S546是对步骤S334的改进，具体的，该阵列基板的制造方法，包括步骤：
包括步骤：
S51:提供一第一基板；
S52:提供第一光罩，在第一基板上形成栅极；
S53:在栅极上依次形成栅极绝缘材料层、有源材料层、欧姆接触材料层、第二金属材料层和光刻胶材料层；
S54:提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度大于对应沟道区位置厚度的光刻胶，基于光刻胶蚀刻有源材料层、欧姆接触材料层和第二金属材料层形成主动开关，
S55:提供第三光罩，在主动开关上设置保护层；以及
S56:提供第四光罩，在保护层上设置像素电极层；
其中，所述提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度大于对应沟道区位置厚度的光刻胶，基于光刻胶蚀刻有源材料层、欧姆接触材料层和第二金属材料层形成主动开关的步骤S54包括流程：
S541:对第二金属材料层进行第一次湿法蚀刻，将第二金属材料层未被光刻胶覆盖的位置蚀刻掉；
S542:对有源材料层进行第一次干法蚀刻，将有源材料层未被光刻胶覆盖的位置蚀刻掉；
S543:对光刻胶进行第一次灰化处理，以平整沟道区的光刻胶；
S544:对光刻胶进行第二次灰化处理，将光刻胶对应沟道区位置蚀刻掉，露出沟道区的第二金属材料层；
S545:对第二金属材料层进行第二次湿法蚀刻，形成隔着沟道区相对设置的源极和漏极；
S546:进行第二次干法蚀刻，蚀刻欧姆接触材料层和有源材料层以形成欧姆接触层和有源层；以及S547:剥离光刻胶。
同理，相对于采用2W2D导致沟道区光刻胶残留的技术方案，本申请在第一次干蚀刻之后，先采用第一次灰化处理对光刻胶进行处理，可以将光刻胶削薄，以改善剩余光刻胶(PR remain)的均匀性，特别是剩余光刻胶的沟道区不够平整的问题；这样，在进行第二次灰化处理时，光刻胶较好的均匀性，可以使得光刻胶沟道区蚀刻完全，解决沟道区光刻胶残留(PR residue)的问题；如此，可以保证后续制程不会受到沟道区光刻胶残留的影响，提高良率，提高显示效果。
其中，该第一次灰化处理和第二次灰化处理，可以在5000W-15000W的功率，以及25℃-60℃的范围内进行，具体根据现实面板和光刻胶的情况进行调整。由于不是本发明最主要的发明点，因而不再赘述。本实施例可选的，所述第一次灰化处理和第二次灰化处理采用的灰化气体均为氧气。均采用氧气作为灰化处理，灰化效果好，避免出现光刻胶残留的问题；两次灰化处理可以采用不同的流量速度，例如第一次灰化处理的流量速率可以小于第二次灰化处理的流量速度。
本实施例可选的，所述第一次灰化处理的流量速度为7000Scc/min-9000Scc/min，持续时间为15s-25s；所述第二次灰化处理的流量速度为7000Scc/min-9000Scc/min，持续时间为35s-45s。
本实施例中，选择氧气作为灰化气体，灰化速度适中，灰化效果充分，配合合理的流量速度和灰化时间，可以很好的控制第一次灰化处理的削薄效果，保证剩余光刻胶，特别是剩余光刻胶的沟道区的均匀性；并且可以很好的控制第二次灰化处理的削薄效果，保证光刻胶的沟道区被蚀刻完全。
其中，第一次灰化处理的流量和持续时间可以根据光刻胶的实际厚度进行调整，若是光刻胶太厚，则流量和持续时间可以增加，若是光刻胶较薄，则流量和持续时间可以减小；但是第一次灰化处理中，流量和持续时间不能露出沟道区的第二金属材料层，更不能影响后续的制程；第二次灰化处理则需要在保证解决光刻胶残留的同时，不能够过度灰化，损伤第二金属材料层的功能。
更具体的，所述第一次灰化处理的流量速度为8000Scc/min，持续时间为20s；所述第一次灰化处理的流量速度为8000Scc/min，持续时间为40s。
本实施例可选的，所述第一次灰化处理采用的灰化气体为氧气，所述第二次灰化处理采用的灰化气体为氧气和六氟化硫的混合气体，所述第一次灰化处理的步骤中，通入氧气的流量速度为7000Scc/min-9000Scc/min；所述第二次灰化处理的步骤中，通入氧气的流量速度为6000Scc/min-12000Scc/min，通入六氟化硫的流量速度为100Scc/min-500Scc/min；
所述第一次灰化处理的持续时间为15-25s，所述第二次灰化处理的持续时间为10-20s。本实施例中，在第一次灰化处理时，仅采用氧气作为灰化处理，灰化速率较慢而全面，如此，可以更好的改善剩余光刻胶的沟道区位置的光刻胶均匀性，为后续制程带来良好的影响；同时，在第二次灰化处理时，则采用氧气和六氟化硫的混合气体作为灰化气体，加快灰化速度，保证解决光刻胶残留问题。
本实施例可选的，所述提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度大于对应沟道区位置厚度的光刻胶的步骤包括：提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度为1.4um-1.6um，对应沟道区位置厚度为0.4um-0.6um的凹字形的光刻胶；
所述对光刻胶进行第一次灰化处理的步骤包括：对光刻胶进行第一次灰化处理，以将光刻胶整体削薄0.15um-0.25um；
所述对光刻胶进行第二次灰化处理的步骤包括：对光刻胶进行第二次灰化处理,以将光刻胶整体削薄0.25um-0.35um，从而将光刻胶对应沟道区位置完全蚀刻掉，以露出沟道。
其中，第一次灰化处理的削薄厚度可以根据光刻胶的实际厚度进行调整，若是光刻胶太厚，削薄的程度可以增加，若是光刻胶较薄，则削薄的程度可以减小；但是第一次灰化处理的最大削薄的程度不能露出沟道区的第二金属材料层，更不能影响后续的制程；第二次灰化处理则需要在保证解决光刻胶残留的同时，不能够过度灰化，损伤第二金属材料层的功能。例如，第二次灰化处理的时间可以适当增加，以将光刻胶对应源极和漏极位置削薄0.35um以上，0.45um以下，进一步保证沟道区的光刻胶被完全蚀刻，但又不至于过度蚀刻而损伤第二金属材料层。
本实施例可选的，所述第一次灰化处理和第二次灰化处理的灰化气体均为氧气和六氟化硫的混合气体，所述氧气和六氟化硫的流量比为8000:100；氧气中掺杂有六氟化硫，可以加快灰化速度，本实施例的流量比使得灰化速度加快，又不会出现灰化过度的问题。
当然，两次灰化处理中，氧气和六氟化硫的流量比也可以不同。
例如，所述第一次灰化处理和第二次灰化处理的灰化气体均为氧气和六氟化硫的混合气体，所述第一次灰化处理的步骤中，通入氧气的流量速度为6000Scc/min-12000Scc/min，通入六氟化硫的流量速度为0Scc/min-50Scc/min；所述第二次灰化处理的步骤中，通入氧气的流量速度为6000Scc/min-12000Scc/min，通入六氟化硫的流量速度为100Scc/min-500Scc/min；
所述第一次灰化处理的持续时间为5-10s，所述第二次灰化处理的持续时间为10-20s。第一次灰化处理时，氧气和六氟化硫的混合气体中，六氟化硫的流量比较小，在提升灰化速率的同时，保证剩余光刻胶的沟道区位置能够达到很好的光刻胶均匀性；而第二次灰化处理时，六氟化硫的流量比较大，提高灰化速率，从而提高生产效率。
具体的，所述第一次灰化处理的持续时间为5-10s，所述第二次灰化处理的持续时间为10-20s。本实施例中，在主体为氧气的灰化处理中，掺杂六氧化氟，可以提高灰化速度，提高生产效率。
本实施例可选的，所述第二金属材料层为三层结构，最下面一层为钼金属层，中间一层为铝金属层，最上面一层为氮化钼金属层。两次灰化处理分别可以改善剩余光刻胶不均匀，特别是沟道区光刻胶不均匀的问题，以及沟道区位置光刻胶残留的问题，但是第二次灰化处理时，存在过度灰化的可能；本实施方案中，将第二金属材料层的最上层换成氮化钼，氮化钼抗灰化和抗蚀刻的能力较强，减小蚀刻速度，对第二金属材料层起到保护作用，避免第二金属材料层的厚度发生变化，影响形成的源极和漏极的功能。
本实施可选的，可以在第一次灰化处理时，选择氧气作为灰化气体进行较为缓慢的灰化，而在第二次灰化处理时，则选择氧气和六氟化硫的混合气体作为灰化气体，提高生产效率。
图7a是本申请实施例四一种阵列基板的制造方法的流程图，图7b是本申请图7a中步骤S64的细化流程图。如图7a和图7b所示，本申请还公开了一种阵列基板的制造方法，包括步骤：
S61:提供一第一基板；
S62:提供第一光罩，在第一基板上形成栅极；
S63:在栅极上依次形成栅极绝缘材料层、有源材料层、欧姆接触材料层、第二金属材料层和光刻胶材料层；
S64:提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度为1.4um-1.6um，对应沟道区位置厚度为0.4um-0.6um的凹字形的光刻胶，基于光刻胶蚀刻有源材料层、欧姆接触材料层和第二金属材料层形成主动开关：
S65:提供第三光罩，在主动开关上设置保护层；以及
S66:提供第四光罩，在保护层上设置像素电极层；
其中，所述提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度为1.4um-1.6um，对应沟道区位置厚度为0.4um-0.6um的凹字形的光刻胶，基于光刻胶蚀刻有源材料层、欧姆接触材料层和第二金属材料层形成主动开关的步骤包括：
S641:对第二金属材料层进行第一次湿法蚀刻，将第二金属材料层未被光刻胶覆盖的位置蚀刻掉；
S642:对光刻胶进行第一次灰化处理，其中，采用氧气作为灰化气体，以8000Scc/min的流量速度通入氧气，进行持续20s的灰化处理以将光刻胶削薄0.15um-0.25um，以使得光刻胶沟道处平整化；
S643:对有源材料层进行第一次干法蚀刻，将有源材料层未被光刻胶覆盖的位置蚀刻掉；
S644:对光刻胶进行第二次灰化处理，其中，采用氧气和六氟化硫的混合气体作为灰化气体，以8000Scc/min的流量速度通入氧气，以100Scc/min的流量速度通入六氟化硫，进行持续15s的灰化处理以将光刻胶整体削薄0.25um-0.35um，把光刻胶对应沟道区位置蚀刻掉，露出沟道区的第二金属材料层；
S645:对第二金属材料层进行第二次湿法蚀刻，形成隔着沟道区相对设置的源极和漏极；
S646:对有源材料层、欧姆接触材料层进行第二次干法蚀刻，将欧姆接触材料层对应沟道区位置蚀刻掉形成欧姆接触层，同时将有源材料层对应沟道位置蚀刻出凹槽以形成有源层；以及
S647:剥离光刻胶；
其中，所述第二金属材料层为三层结构，最下面一层为钼金属层，中间一层为铝金属层，最上面一层为氮化钼金属层。
具体的，举例说明：所述提供第二光罩，在第二金属材料层上形成凹字形的光刻胶的步骤中，可以先平铺大概2.2um厚度的光刻胶材料，然后使用灰色调掩膜形成凹字形的光刻胶，凹字形的光刻胶对应源极和漏极的厚度在1.5um左右，对应沟道区位置的厚度为0.5um左右时，优选的，第一次灰化处理的时间为20s以削薄大概0.2um，从而让剩余光刻胶的沟道区得到很好的平整处理，提高剩余光刻胶的均匀性，第二次灰化处理的持续时间为15s，以将光刻胶沟道区位置剩余的0.3um完全蚀刻干净。
另外，在两次灰化处理中，除了削薄光刻胶的厚度以外，光刻胶大小也会缩小，第一次灰化处理中光刻胶的边缘内缩大约0.1-0.2um；第二次灰化处理中光刻胶的边缘内缩大约0.2-0.4um；两次灰化处理后，光刻胶沟道区位置蚀刻完全，而光刻胶对应源漏极位置的厚度在0.6um左右。其中，该有源层为非晶硅层(amorphous silicon，a-Si)，该欧姆接触层为N型高浓度掺杂层(N+)。
最后，本申请的中，该第一灰化处理和第二灰化处理可以是在灰化设备中，对阵列基板进行灰化处理，该灰化设备的工作功率为5000W-15000W，工作温度在25-60摄氏度，工作气压在10-40Pa。
其中，第一次灰化处理中，可以采用工作功率为5000W，工作温度25摄氏度，以及工作气压10Pa，在尽可能温和的环境内，较为缓慢的灰化，以达到较好的平整度，为提高良好带来好处，在必要时，灰化视觉可以超过20s，例如25s。
图8是本申请一显示面板的示意图，如图8所示，本申请还公开了一种显示面板500，所述显示面板500包括本申请公开的阵列基板的制造方法制造得到的阵列基板300，以及与所述阵列基板相对设置的彩膜基板400。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围；并且，本申请的各个实施例的技术方案中，除了相互冲突的技术特征以外，其他技术特征可以结合应用。
本申请的技术方案可以广泛用于各种显示面板的阵列基板的制造方法，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(Vertical Alignment，垂直配向型)显示面板、MVA(Multi-Domain VerticalAlignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，均可适用上述方案。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (9)

1.一种阵列基板的制造方法，其特征在于，包括步骤：
提供一第一基板；
提供第一光罩，在第一基板上设置主动开关的多个膜层材料；
提供第二光罩，在主动开关上设置光刻胶，基于光刻胶蚀刻各膜层材料形成主动开关；
提供第三光罩，在主动开关上设置保护层；以及
提供第四光罩，在保护层上设置像素电极层；
其中，所述提供第二光罩，在主动开关上设置光刻胶，基于光刻胶蚀刻各膜层材料形成主动开关的步骤包括：
对主动开关进行第一次湿法蚀刻；
对主动开关进行第一次干法蚀刻和两次灰化处理；
对主动开关进行第二次湿法蚀刻；
对主动开关进行第二次干法蚀刻；以及
剥离光刻胶；
所述提供第一光罩，在第一基板上设置主动开关的多个膜层材料的步骤包括：
提供第一光罩，在第一基板上形成栅极；
在栅极上依次形成栅极绝缘材料层、有源材料层、欧姆接触材料层、第二金属材料层和光刻胶材料层；
所述提供第二光罩，在主动开关上设置光刻胶，基于光刻胶蚀刻各膜层材料形成主动开关的步骤包括：
提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度大于对应沟道区位置厚度的光刻胶，基于光刻胶蚀刻有源材料层、欧姆接触材料层和第二金属材料层形成主动开关；
所述对主动开关进行第一次湿法蚀刻的步骤包括：
对第二金属材料层进行第一次湿法蚀刻，将第二金属材料层未被光刻胶覆盖的位置蚀刻掉；
所述对主动开关进行第一次干法蚀刻和两次灰化处理的步骤包括：
对光刻胶进行第一次灰化处理，以平整沟道区的光刻胶；
对有源材料层进行第一次干法蚀刻，将有源材料层未被光刻胶覆盖的位置蚀刻掉；
对光刻胶进行第二次灰化处理，将光刻胶对应沟道区位置蚀刻掉，露出沟道区的第二金属材料层；
所述对主动开关进行第二次湿法蚀刻的步骤包括：
对第二金属材料层进行第二次湿法蚀刻，形成隔着沟道区相对设置的源极和漏极；
所述对主动开关进行第二次干法蚀刻的步骤包括：
进行第二次干法蚀刻，蚀刻欧姆接触材料层和有源材料层以形成欧姆接触层和有源层。
2.如权利要求1所述的一种阵列基板的制造方法，其特征在于，所述提供第一光罩，在第一基板上设置主动开关的多个膜层材料的步骤包括：
提供第一光罩，在第一基板上形成栅极；
在栅极上依次形成栅极绝缘材料层、有源材料层、欧姆接触材料层、第二金属材料层和光刻胶材料层；
所述提供第二光罩，在主动开关上设置光刻胶，基于光刻胶蚀刻各膜层材料形成主动开关的步骤包括：
提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度大于对应沟道区位置厚度的光刻胶，基于光刻胶蚀刻有源材料层、欧姆接触材料层和第二金属材料层形成主动开关；
所述对主动开关进行第一次湿法蚀刻的步骤包括：
对第二金属材料层进行第一次湿法蚀刻，将第二金属材料层未被光刻胶覆盖的位置蚀刻掉；
所述对主动开关进行第一次干法蚀刻和两次灰化处理的步骤包括：
对有源材料层进行第一次干法蚀刻，将有源材料层未被光刻胶覆盖的位置蚀刻掉；
对光刻胶进行第一次灰化处理，以平整沟道区的光刻胶；
对光刻胶进行第二次灰化处理，将光刻胶对应沟道区位置蚀刻掉，露出沟道区的第二金属材料层；
所述对主动开关进行第二次湿法蚀刻的步骤包括：
对第二金属材料层进行第二次湿法蚀刻，形成隔着沟道区相对设置的源极和漏极；
所述对主动开关进行第二次干法蚀刻的步骤包括：
进行第二次干法蚀刻，蚀刻欧姆接触材料层和有源材料层以形成欧姆接触层和有源层。
3.如权利要求1或2所述的一种阵列基板的制造方法，其特征在于，所述第一次灰化处理和第二次灰化处理采用的灰化气体均为氧气。
4.权利要求3所述的一种阵列基板的制造方法，其特征在于，所述第一次灰化处理的流量速度为7000Scc/min-9000Scc/min，持续时间为15s-25s；所述第二次灰化处理的流量速度为7000Scc/min-9000Scc/min，持续时间为35s-45s。
5.如权利要求1或2所述的一种阵列基板的制造方法，其特征在于，所述第一次灰化处理采用的灰化气体为氧气，所述第二次灰化处理采用的灰化气体为氧气和六氟化硫的混合气体，所述第一次灰化处理的步骤中，通入氧气的流量速度为7000Scc/min-9000Scc/min；所述第二次灰化处理的步骤中，通入氧气的流量速度为6000Scc/min-12000Scc/min，通入六氟化硫的流量速度为100Scc/min-500Scc/min；
所述第一次灰化处理的持续时间为15-25s，所述第二次灰化处理的持续时间为10-20s。
6.如权利要求1或2所述的一种阵列基板的制造方法，其特征在于，所述提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度大于对应沟道区位置厚度的光刻胶的步骤包括：
提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度为1.4um-1.6um，对应沟道区位置厚度为0.4um-0.6um的凹字形的光刻胶；
所述对光刻胶进行第一次灰化处理的步骤包括：
对光刻胶进行第一次灰化处理，以将光刻胶整体削薄0.15um-0.25um；
所述对光刻胶进行第二次灰化处理的步骤包括：
对光刻胶进行第二次灰化处理，以将光刻胶整体削薄0.25um-0.35um，从而将光刻胶对应沟道区位置完全蚀刻掉，以露出沟道。
7.如权利要求1或2所述的一种阵列基板的制造方法，其特征在于，所述第一次灰化处理和第二次灰化处理的灰化气体均为氧气和六氟化硫的混合气体；
所述第一次灰化处理的步骤中，通入氧气的流量速度为6000Scc/min-12000Scc/min，通入六氟化硫的流量速度为0Scc/min-50Scc/min；所述第二次灰化处理的步骤中，通入氧气的流量速度为6000Scc/min-12000Scc/min，通入六氟化硫的流量速度为100Scc/min-500Scc/min；
所述第一次灰化处理的持续时间为5-10s，所述第二次灰化处理的持续时间为10-20s。
8.一种阵列基板的制造方法，其特征在于，包括步骤：
提供一第一基板；
提供第一光罩，在第一基板上形成栅极；
在栅极上依次形成栅极绝缘材料层、有源材料层、欧姆接触材料层、第二金属材料层和光刻胶材料层；
提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度为1.4um-1.6um，对应沟道区位置厚度为0.4um-0.6um的凹字形的光刻胶，基于光刻胶蚀刻有源材料层、欧姆接触材料层和第二金属材料层形成主动开关；
提供第三光罩，在主动开关上设置保护层；以及
提供第四光罩，在保护层上设置像素电极层；
其中，所述提供第二光罩，在第二金属材料层上形成对应源极和漏极位置厚度为1.4um-1.6um，对应沟道区位置厚度为0.4um-0.6um的凹字形的光刻胶，基于光刻胶蚀刻有源材料层、欧姆接触材料层和第二金属材料层形成主动开关的步骤包括：
对第二金属材料层进行第一次湿法蚀刻，将第二金属材料层未被光刻胶覆盖的位置蚀刻掉；
对光刻胶进行第一次灰化处理，其中，采用氧气作为灰化气体，以8000Scc/min的流量速度通入氧气，进行持续20s的灰化处理以将光刻胶削薄0.15um-0.25um，以使得光刻胶沟道处平整化；
对有源材料层进行第一次干法蚀刻，将有源材料层未被光刻胶覆盖的位置蚀刻掉；
对光刻胶进行第二次灰化处理，其中，采用氧气和六氟化硫的混合气体作为灰化气体，以8000Scc/min的流量速度通入氧气，以100Scc/min的流量速度通入六氟化硫，进行持续15s的灰化处理以将光刻胶整体削薄0.25um-0.35um，把光刻胶对应沟道区位置蚀刻掉，露出沟道区的第二金属材料层；
对第二金属材料层进行第二次湿法蚀刻，形成隔着沟道区相对设置的源极和漏极；
对有源材料层、欧姆接触材料层进行第二次干法蚀刻，将欧姆接触材料层对应沟道区位置蚀刻掉形成欧姆接触层，同时将有源材料层对应沟道位置蚀刻出凹槽以形成有源层；以及
剥离光刻胶；
其中，所述第二金属材料层为三层结构，最下面一层为钼金属层，中间一层为铝金属层，最上面一层为氮化钼金属层。
9.一种显示面板，其特征在于，所述显示面板包括如权利要求1-8任意一项所述的阵列基板的制造方法制造得到的阵列基板，以及与所述阵列基板相对设置的彩膜基板。
CN202110254434.4A 2021-03-09 2021-03-09 一种阵列基板的制造方法和显示面板 Active CN113241323B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110254434.4A CN113241323B (zh) 2021-03-09 2021-03-09 一种阵列基板的制造方法和显示面板
PCT/CN2021/142901 WO2022188519A1 (zh) 2021-03-09 2021-12-30 阵列基板的制造方法和显示面板
US18/008,430 US20230230984A1 (en) 2021-03-09 2021-12-30 Manufacturing method of array substrate, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110254434.4A CN113241323B (zh) 2021-03-09 2021-03-09 一种阵列基板的制造方法和显示面板

Publications (2)

Publication Number Publication Date
CN113241323A CN113241323A (zh) 2021-08-10
CN113241323B true CN113241323B (zh) 2024-05-03

Family

ID=77130325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110254434.4A Active CN113241323B (zh) 2021-03-09 2021-03-09 一种阵列基板的制造方法和显示面板

Country Status (3)

Country Link
US (1) US20230230984A1 (zh)
CN (1) CN113241323B (zh)
WO (1) WO2022188519A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241323B (zh) * 2021-03-09 2024-05-03 滁州惠科光电科技有限公司 一种阵列基板的制造方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684037A (zh) * 2017-03-22 2017-05-17 深圳市华星光电技术有限公司 优化4m制程的tft阵列制备方法
CN107591416A (zh) * 2017-08-29 2018-01-16 惠科股份有限公司 一种阵列基板的制造方法
CN107591415A (zh) * 2017-08-29 2018-01-16 惠科股份有限公司 一种阵列基板及其制造方法
CN110854068A (zh) * 2019-10-28 2020-02-28 深圳市华星光电技术有限公司 Tft阵列基板的制备方法及tft阵列基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
KR101266273B1 (ko) * 2006-06-30 2013-05-22 엘지디스플레이 주식회사 액정표시소자의 제조방법
CN101685229B (zh) * 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
CN106847742A (zh) * 2017-01-22 2017-06-13 信利（惠州）智能显示有限公司 阵列基板的制作方法及阵列基板
CN110335871B (zh) * 2019-06-11 2021-11-30 惠科股份有限公司 阵列基板的制备方法、阵列基板及显示面板
CN110854134B (zh) * 2019-10-29 2022-04-26 Tcl华星光电技术有限公司 阵列基板的制作方法、阵列基板及显示装置
CN113241323B (zh) * 2021-03-09 2024-05-03 滁州惠科光电科技有限公司 一种阵列基板的制造方法和显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684037A (zh) * 2017-03-22 2017-05-17 深圳市华星光电技术有限公司 优化4m制程的tft阵列制备方法
CN107591416A (zh) * 2017-08-29 2018-01-16 惠科股份有限公司 一种阵列基板的制造方法
CN107591415A (zh) * 2017-08-29 2018-01-16 惠科股份有限公司 一种阵列基板及其制造方法
CN110854068A (zh) * 2019-10-28 2020-02-28 深圳市华星光电技术有限公司 Tft阵列基板的制备方法及tft阵列基板

Also Published As

Publication number Publication date
US20230230984A1 (en) 2023-07-20
WO2022188519A1 (zh) 2022-09-15
CN113241323A (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
US6537843B2 (en) Thin film transistor and method of manufacturing the same
US5773848A (en) Thin film transistor with light antireflection layer
US7910928B2 (en) TFT array substrate and method for fabricating the same
US7755739B2 (en) Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole
US10727256B2 (en) Method for fabricating array substrate, array substrate and display
KR100616708B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
WO2020082501A1 (zh) 阵列基板的制作方法、阵列基板及显示装置
US7379136B2 (en) Transflective type liquid crystal display device and method for fabricating the same
US10241371B2 (en) Thin film transistor, method for manufacturing the same, array substrate and display device
CN113241323B (zh) 一种阵列基板的制造方法和显示面板
WO2019200834A1 (zh) Tft阵列基板的制作方法及tft阵列基板
US20030092224A1 (en) Semiconductor doping method and liquid crystal display device fabricating method using the same
JP2008042218A (ja) 薄膜トランジスタパネルの製造方法
JP3904646B2 (ja) 液晶表示装置の作製方法
KR100336881B1 (ko) 박막트랜지스터액정표시소자의제조방법
CN115172446A (zh) 薄膜晶体管、阵列基板及显示面板
US20070264597A1 (en) Method for manufacturing transflective liquid crystal display
KR100663294B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
JPH05152325A (ja) 薄膜トランジスタの製造方法
US7079217B2 (en) Method of fabricating a liquid crystal display panel
KR19980041087A (ko) 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
KR100290919B1 (ko) 박막트랜지스터제조방법
WO2019010757A1 (zh) 阵列基板及其制造方法、液晶显示面板
JPH01115162A (ja) 薄膜トランジスタ及びその製造方法
KR101022806B1 (ko) 고개구율 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant