CN110854134B - 阵列基板的制作方法、阵列基板及显示装置 - Google Patents
阵列基板的制作方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN110854134B CN110854134B CN201911036456.2A CN201911036456A CN110854134B CN 110854134 B CN110854134 B CN 110854134B CN 201911036456 A CN201911036456 A CN 201911036456A CN 110854134 B CN110854134 B CN 110854134B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- array substrate
- metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims description 83
- 239000002184 metal Substances 0.000 claims description 83
- 239000004065 semiconductor Substances 0.000 claims description 29
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 14
- 239000011787 zinc oxide Substances 0.000 claims description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- 229910000611 Zinc aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 6
- 238000004380 ashing Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种阵列基板的制作方法、阵列基板及显示装置，所述方法利用湿法刻蚀的各向同性、光阻的分段灰化和剥离、以及利用电极层作为刻蚀的掩膜，从而制得了具有超短沟道的TFT器件的阵列基板。本发明通过湿法刻蚀以及光阻的灰化和剥离技术的结合，并使用电极层作为刻蚀的掩膜，从而制得了具有超短沟道的TFT器件，增大了开态电流和充电率，且本发明仅需四道光罩工艺，无需新增光罩数量，节省了工艺制程和制作成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法、阵列基板以及具有该阵列基板的显示装置。
背景技术
在TFT-LCD中，TFT器件的功能相当于一个开关管，常用的TFT器件是三端器件，一般在玻璃基板上制备半导体层，在其两端有与之相连的源极和漏极，利用施加在栅极上的电压来控制源、漏电极间的电流。
TFT器件工作在线性区，沟道相当于一个电阻，电流和沟道宽长比(W/L)呈正比，为了提升大尺寸面板的充电率，需要电阻够小才能够满足一定的开态电流和一定的充电率，但是由于像素开口率的限制，W不能过大，所以为了增大开态电流，将L缩小成为设计大尺寸面板的趋势。
传统方法由于曝光精度限制及其他因素会影响良率，所以无法实现大尺寸面板的超短沟道TFT器件。
发明内容
本发明提供一种阵列基板的制作方法、阵列基板及显示装置，能够制得具有超短沟道的TFT器件，以解决现有的阵列基板中，由于曝光精度以及其他因素的影响，导致TFT器件的沟道长度无法进步一地减小，无法得到较大的开态电流和充电率，进而影响显示的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种阵列基板的制作方法，所述方法包括以下步骤：
S10、提供基板，依次制备第一金属层、绝缘层、半导体层、导通层、以及第二金属层于所述基板上；
S20、形成光阻层于所述第二金属层上，并且覆盖部分所述第二金属层，其中，所述光阻层具有凸起部对应所述第一金属层；
S30、依次去除未被所述光阻层覆盖的所述第二金属层、所述导通层、所述半导体层与所述绝缘层，以及去除所述凸起部以外的所述光阻层以暴露出部分所述第二金属层的上表面；
S40、去除未被所述凸起部覆盖的部分所述第二金属层以及对应的所述导通层，且剩余的所述第二金属层形成漏极；
S50、去除部分未被所述凸起部覆盖的所述半导体层，以暴露部分所述绝缘层，且剩余的所述半导体层形成有源层；
S60、去除部分所述凸起部，且所述有源层对所述基板的投影范围大于并完全涵盖剩余所述凸起部对所述基板的投影范围；
S70、制备电极层于剩余的所述凸起部、所述有源层的侧壁和部分上表面、以及所述绝缘层上；
S80、去除所述凸起部，并对所述有源层进行图案化，以形成沟道；以及
S90、对所述电极层进行图案化，以形成源极和像素电极，并制备钝化层覆盖所述有源层、所述源极、所述漏极以及所述像素电极，以形成所述阵列基板。
根据本发明一优选实施例，在所述步骤S10中，所述第一金属层具有图案，且所述绝缘层、所述半导体层、所述导通层、以及所述第二金属层依次保形地形成于所述基板上。
根据本发明一优选实施例，所述步骤S40还包括去除所述凸起部下方的部分所述第二金属层以及对应的所述导通层。
根据本发明一优选实施例，在所述步骤S60中，所述有源层对所述基板的投影范围大于并完全涵盖所述漏极或剩余的所述导通层对所述基板的投影范围。
根据本发明一优选实施例，所述方法包括四道光罩工艺，其中包括：
在所述步骤S10中，使用第一道光罩于所述第一金属层上，以形成栅极以及金属走线；
在所述步骤S20、S30、S40以及S50中，使用第二道光罩依次去除所述第二金属层、所述导通层、所述半导体层，以形成所述漏极以及所述有源层；
在所述步骤S60、S70以及S80中，使用第三道光罩于所述有源层上，以形成所述沟道；以及
在所述步骤S90中，使用第四道光罩于所述电极层上，以形成所述源极以及所述像素电极。
根据本发明一优选实施例，所述导通层以及所述电极层的材料各自独立地包括：氧化铟锡、氧化铟锌、氧化铟镓锌或铝掺杂的氧化锌材料。
根据本发明的上述目的，提供一种阵列基板，所述阵列基板包括：
基板；
第一金属层，设置于所述基板上，且所述第一金属层包括栅极以及金属走线；
绝缘层，设置于所述第一金属层上，并包覆所述栅极，其中所述绝缘层对应所述金属走线的区域设置有过孔；
有源层，设置于所述绝缘层上，且所述有源层上设置有沟道；
源极、漏极以及像素电极，其中所述源极与所述漏极设置于所述沟道两侧，且所述漏极位于所述有源层上，所述漏极与所述有源层之间设置有导通层，所述像素电极设置于所述绝缘层上，并通过所述过孔与所述金属走线搭接；以及
钝化层，设置于所述绝缘层上，并覆盖所述有源层、所述源极、所述漏极以及所述像素电极。
根据本发明一优选实施例，所述导通层、所述源极以及所述像素电极的材料各自独立地包括：氧化铟锡、氧化铟锌、氧化铟镓锌或铝掺杂的氧化锌材料。
根据本发明一优选实施例，所述沟道的长度小于2微米。
根据本发明的上述目的，提供一种显示装置，所述显示装置包括所述阵列基板。
本发明的有益效果为：本发明通过湿法刻蚀以及光阻的灰化和剥离技术的结合，并使用电极层作为刻蚀的掩膜，从而制得了具有超短沟道的TFT器件，增大了开态电流和充电率，且电极层均采用透明电极材料，提高了开口率，本发明仅需四道光罩工艺，无需新增光罩数量，节省了工艺制程和制作成本。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板结构示意图。
图2为本发明实施例提供的阵列基板制作方法流程图。
图3为本发明实施例提供的阵列基板制作流程结构示意图。
图4为本发明实施例提供的阵列基板制作流程结构示意图。
图5为本发明实施例提供的阵列基板制作流程结构示意图。
图6为本发明实施例提供的阵列基板制作流程结构示意图。
图7为本发明实施例提供的阵列基板制作流程结构示意图。
图8为本发明实施例提供的阵列基板制作流程结构示意图。
图9为本发明实施例提供的阵列基板制作流程结构示意图。
图10为本发明实施例提供的阵列基板制作流程结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的阵列基板的制作方法、阵列基板及显示装置，由于曝光精度以及其他因素的影响，导致TFT器件的沟道长度无法进步一地减小，无法得到较大的开态电流和充电率，进而影响显示的技术问题，本实施例能够解决该缺陷。
为解决上述技术问题，本发明实施例提供一种阵列基板的制作方法，如图2所示，所述方法包括以下步骤：
S10、提供基板，依次制备第一金属层、绝缘层、半导体层、导通层、以及第二金属层于所述基板上；
S20、形成光阻层于所述第二金属层上，并且覆盖部分所述第二金属层，其中，所述光阻层具有凸起部对应所述第一金属层；
S30、依次去除未被所述光阻层覆盖的所述第二金属层、所述导通层、所述半导体层与所述绝缘层，以及去除所述凸起部以外的所述光阻层以暴露出部分所述第二金属层的上表面；
S40、去除未被所述凸起部覆盖的部分所述第二金属层以及对应的所述导通层，且剩余的所述第二金属层形成漏极；
S50、去除部分未被所述凸起部覆盖的所述半导体层，以暴露部分所述绝缘层，且剩余的所述半导体层形成有源层；
S60、去除部分所述凸起部，且所述有源层对所述基板的投影范围大于并完全涵盖剩余所述凸起部对所述基板的投影范围；
S70、制备电极层于剩余的所述凸起部、所述有源层的侧壁和部分上表面、以及所述绝缘层上；
S80、去除所述凸起部，并对所述有源层进行图案化，以形成沟道；以及
S90、对所述电极层进行图案化，以形成源极和像素电极，并制备钝化层覆盖所述有源层、所述源极、所述漏极以及所述像素电极，以形成所述阵列基板。
在实施应用过程中，TFT器件的沟道相当于一个电阻，电流和沟道宽长比(W/L)呈正比，为了提升大尺寸面板的充电率，需要电阻够小才能够满足一定的开态电流和一定的充电率，但是由于像素开口率的限制，W不能过大，所以为了增大开态电流，将L缩小成为设计大尺寸面板的趋势，而本实施例提供的阵列基板的制作方法采用湿法刻蚀以及光阻灰化和剥离技术的结合，并使用电极层作为干法刻蚀的掩膜，从而制得了具有超短沟道TFT器件，且源极和像素电极均采用透明电极材料制得，提高了开口率，其中沟道的长度可小于2微米。
进一步地，请参照图3所示，在所述步骤S 10中，所述第一金属层具有图案，且所述绝缘层109、所述半导体层114、所述导通层115、以及所述第二金属层116依次保形地形成于所述基板108上。
其中，所述第一金属层具有图案，即所述第一金属层包括栅极104以及金属走线107。
请参照图6所示，所述步骤S40还包括去除所述凸起部112下方的部分所述第二金属层116以及对应的所述导通层115，以暴露出部分所述半导体层114，并形成后续制程中所述有源层101(请参照图7所示)两侧可制备沟道的区域。
其中，所述步骤S40中去除所述第二金属层116以及所述导通层115的方法包括湿法刻蚀。
所述步骤S50中去除所述半导体层114的方法包括干法刻蚀。
请参照图8、图9所示，在所述步骤S60中，所述有源层101对所述基板108的投影范围大于并完全涵盖所述漏极102或剩余的所述导通层115对所述基板108的投影范围，则制备所述电极层111于所述基板108上时，可覆盖所述有源层101的部分上表面，以便于后续TFT器件的制备。
另外，所述导通层115以及所述电极层111的材料各自独立地包括：氧化铟锡、氧化铟锌、氧化铟镓锌或铝掺杂的氧化锌材料。
且在所述阵列基板的制作方法中，一共采用四道光罩工艺。
具体地，请参照图3所示，在所述步骤S10中，使用第一道光罩于所述第一金属层上，以形成所述栅极104以及所述金属走线107。
请参照图4至7所示，在所述步骤S20、S30、S40以及S50中，使用第二道光罩依次去除所述第二金属层116、所述导通层115、所述半导体层114，以形成所述漏极102以及所述有源层101。
请参照图8至10所示，在所述步骤S60、S70以及S80中，使用第三道光罩于所述有源层101上，以形成所述沟道110。
请参照图1所示，在所述步骤S90中，使用第四道光罩于所述电极层111上，以形成所述源极103以及所述像素电极106。
本实施例提供的阵列基板的制作方法相比于现有技术，无需增加光罩数量，即可制得超短沟道的TFT器件，节省了工艺工序，节省了制作成本。
下面，结合具体步骤详述本实施例提供的阵列基板的制作方法。
首先，请参照图3所示，在基板上按照常规的4Mask制程，采用第一道光罩，在所述基板108上制备栅极104和金属走线107，并以此在所述基板108上制备所述绝缘层109、所述半导体层114、所述导通层115以及所述第二金属层116，其中，所述半导体层114包括a-Si层和n+a-Si层。
其中，所述第一金属层由于所述栅极104和所述金属走线107而具有凹凸不平的结构，且所述绝缘层109包覆所述栅极104以及所述金属走线107，则所述绝缘层109、所述半导体层114、所述导通层115、以及所述第二金属层116依次保形地形成于所述基板108上。
接着，请参照图4所示，在所述第二金属层116上制备一层光阻层105，且所述光阻层105具有厚薄不一的结构，且覆盖于部分所述第二金属层116的上表面。
其中，所述光阻层105对应所述栅极104的区域设置有一凸起部112，且所述光阻层105位于所述凸起部112的区域厚度最大。
请参照图5所示，依次采用湿法刻蚀去除未被所述光阻层105覆盖的所述第二金属层116以及对应的所述导通层115，采用干法刻蚀去除对应的所述半导体层114、所述绝缘层109，并暴露出部分所述金属走线107的上表面，以形成所述第二金属层116与所述第一金属层的接触孔113。
以及对所述光阻层105进行第一次灰化处理，去除部分所述光阻层112，以暴露部分所述第二金属层116的上表面，即去除所述凸起部112之外的所述光阻层105。
其中，去除的部分为所述光阻层112厚度较薄的部分。
然后请参照图6所示，在第二道光罩工艺中，采用湿法刻蚀去除未被所述凸起部112覆盖的所述第二金属层116以及对应的所述导通层115，由于湿法刻蚀具有各向同性，即在沿膜层厚度方向刻蚀的同时存在着严重的侧向刻蚀，则在进行湿法刻蚀的同时还会去除所述凸起部112下方的部分所述第二金属层116以及对应的所述导通层115，则剩余的所述第二金属层116形成所述漏极102。
请参照图7所示，再采用干法刻蚀去除未被所述凸起部112覆盖的所述半导体层114，且剩余的所述半导体层114形成所述有源层101。
由于湿法刻蚀的各向同性，导致所述有源层101的部分上表面未被所述导通层115与所述漏极102所覆盖。
请参照图8所示，对所述凸起部112进行第二次灰化处理，去除部分所述凸起部112，以暴露出部分所述有源层101，且所述有源层101对所述基板108的投影范围大于并完全涵盖剩余所述凸起部112对所述基板108的投影范围。
请参照图9所示，继续制备所述电极层111于剩余的所述凸起部112、所述有源层101的侧壁和部分上表面、以及所述绝缘层109上。
且所述电极层111、所述导通层115的材料各自独立地包括：氧化铟锡、氧化铟锌、氧化铟镓锌或铝掺杂的氧化锌材料。
请参照图10所示，将剩余的所述凸起部112剥离，并暴露出所述漏极102，以及未被所述电极层111所覆盖的部分所述有源层101，其中，使用第三道光罩于未被所述电极层111所覆盖的所述有源层101上，采用干法刻蚀以形成所述沟道110。
其中，刻蚀所述有源层101去除的部分为n+a-Si层，即掺杂区。
请参照图1所示，采用第四道光罩于所述电极层111上，以对所述电极层111进行图案化处理，以形成所述源极103以及所述像素电极106，其中，所述源极103的一侧与所述有源层101相接触，且位于所述沟道110的一侧，所述漏极102位于所述沟道110的另一侧，并位于所述有源层101上，所述漏极102与所述有源层101之间还设置有所述导通层105，且所述像素电极106通过所述接触孔113与所述金属走线107搭接。
且制备所述钝化层117覆盖所述有源层101、所述漏极102、所述源极103以及所述像素电极106，以保护各TFT器件，最终得到如图1所述的阵列基板。
综上所述，本实施例提供的阵列基板的制作方法中，通过利用湿法刻蚀的各向同性以及对光阻层的分段灰化、剥离，还有采用电极层作为沟道刻蚀的掩膜，制得了具有超短沟道的TFT器件，且本实施例提供的方法中仅需四道光罩工艺，无需新增光罩数量，节省了工艺工序，节省了制作成本，另外，本实施例中的源极、像素电极均采用透明电极材料制作，增加了开口率。
另外，本实施例还提供一种阵列基板，请参照图1所示，所述阵列基板包括：基板108；第一金属层，设置于所述基板108上，且所述第一金属层包括栅极104以及金属走线107；绝缘层109，设置于所述第一金属层上，并包覆所述栅极104，其中所述绝缘层109对应所述金属走线107的区域设置有过孔113；有源层101，设置于所述绝缘层109上，且所述有源层101上设置有沟道110；源极103、漏极102以及像素电极106，其中所述源极103与所述漏极102设置于所述沟道110两侧，其中，所述漏极102位于所述有源层101上，且所述漏极102与所述有源层101之间设置有导通层115，所述漏极102通过所述导通层115与所述有源层101相导通，所述像素电极106设置于所述绝缘层109上，并通过所述过孔113与所述金属走线107搭接；以及钝化层117，设置于所述绝缘层109上，并覆盖所述有源层101、所述源极103、所述漏极102以及所述像素电极106。
且所述导通层115、所述源极103以及所述像素电极106的材料各自独立地包括：氧化铟锡、氧化铟锌、氧化铟镓锌或铝掺杂的氧化锌材料。
本发明实施例所提供的阵列基板采用上述制作方法制作而成，具有超短沟道的TFT器件，其中，所述沟道110的长度小于2微米。
需要说明的是，本实施例中提供的阵列基板结构示意图仅显示了阵列基板的部分结构，其余结构可按照常规制程进行制作，在此不作赘述。
且本实施例还提供一种显示装置，所述显示装置包括上述阵列基板，是一种具有超短沟道TFT器件和高像素开口率的显示装置。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，所述方法包括以下步骤：
S10、提供基板，依次制备第一金属层、绝缘层、半导体层、导通层、以及第二金属层于所述基板上；
S20、形成光阻层于所述第二金属层上，并且覆盖部分所述第二金属层，其中，所述光阻层具有凸起部对应所述第一金属层；
S30、依次去除未被所述光阻层覆盖的所述第二金属层、所述导通层、所述半导体层与所述绝缘层，以及去除所述凸起部以外的所述光阻层以暴露出部分所述第二金属层的上表面；
S40、去除未被所述凸起部覆盖的部分所述第二金属层以及对应的所述导通层，且剩余的所述第二金属层形成漏极；
S50、去除部分未被所述凸起部覆盖的所述半导体层，以暴露部分所述绝缘层，且剩余的所述半导体层形成有源层；
S60、去除部分所述凸起部，且所述有源层对所述基板的投影范围大于并完全涵盖剩余所述凸起部对所述基板的投影范围；
S70、制备电极层于剩余的所述凸起部、所述有源层的侧壁和部分上表面、以及所述绝缘层上；
S80、去除所述凸起部，并对所述有源层进行图案化，以形成沟道；以及
S90、对所述电极层进行图案化，以形成源极和像素电极，并制备钝化层覆盖所述有源层、所述源极、所述漏极以及所述像素电极，以形成所述阵列基板。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述步骤S10中，所述第一金属层具有图案，且所述绝缘层、所述半导体层、所述导通层、以及所述第二金属层依次保形地形成于所述基板上。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S40还包括去除所述凸起部下方的部分所述第二金属层以及对应的所述导通层。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述步骤S60中，所述有源层对所述基板的投影范围大于并完全涵盖所述漏极或剩余的所述导通层对所述基板的投影范围。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述方法包括四道光罩工艺，其中包括：
在所述步骤S10中，使用第一道光罩于所述第一金属层上，以形成栅极以及金属走线；
在所述步骤S20、S30、S40以及S50中，使用第二道光罩依次去除所述第二金属层、所述导通层、所述半导体层，以形成所述漏极以及所述有源层；
在所述步骤S60、S70以及S80中，使用第三道光罩于所述有源层上，以形成所述沟道；以及
在所述步骤S90中，使用第四道光罩于所述电极层上，以形成所述源极以及所述像素电极。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述导通层以及所述电极层的材料各自独立地包括：氧化铟锡、氧化铟锌、氧化铟镓锌或铝掺杂的氧化锌材料。
7.一种阵列基板，其特征在于，所述阵列基板包括：
基板；
第一金属层，设置于所述基板上，且所述第一金属层包括栅极以及金属走线；
绝缘层，设置于所述第一金属层上，并包覆所述栅极，其中所述绝缘层对应所述金属走线的区域设置有过孔；
有源层，设置于所述绝缘层上，且所述有源层上设置有沟道；
导通层，设于所述有源层上且覆盖所述沟道一侧的部分所述有源层；
第二金属层，包括漏极，所述漏极设于所述导通层上且覆盖所述导通层；
电极层，包括源极和像素电极，所述源极覆盖所述沟道另一侧的所述有源层和部分所述绝缘层，所述像素电极覆盖部分所述绝缘层且通过所述过孔与所述金属走线搭接；以及
钝化层，覆盖所述有源层、所述源极、所述漏极以及所述像素电极。
8.根据权利要求7所述的阵列基板，其特征在于，所述导通层、所述源极以及所述像素电极的材料各自独立地包括：氧化铟锡、氧化铟锌、氧化铟镓锌或铝掺杂的氧化锌材料。
9.根据权利要求7所述的阵列基板，其特征在于，所述沟道的长度小于2微米。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求7至9任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911036456.2A CN110854134B (zh) | 2019-10-29 | 2019-10-29 | 阵列基板的制作方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911036456.2A CN110854134B (zh) | 2019-10-29 | 2019-10-29 | 阵列基板的制作方法、阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110854134A CN110854134A (zh) | 2020-02-28 |
| CN110854134B true CN110854134B (zh) | 2022-04-26 |
Family
ID=69598133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911036456.2A Active CN110854134B (zh) | 2019-10-29 | 2019-10-29 | 阵列基板的制作方法、阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110854134B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113241323B (zh) * | 2021-03-09 | 2024-05-03 | 滁州惠科光电科技有限公司 | 一种阵列基板的制造方法和显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538860A (zh) * | 2018-04-27 | 2018-09-14 | 武汉华星光电技术有限公司 | 顶栅型非晶硅tft基板的制作方法 |
| CN108573928A (zh) * | 2018-04-13 | 2018-09-25 | 深圳市华星光电技术有限公司 | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 |
| CN109494257A (zh) * | 2018-10-26 | 2019-03-19 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 |
-
2019
- 2019-10-29 CN CN201911036456.2A patent/CN110854134B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108573928A (zh) * | 2018-04-13 | 2018-09-25 | 深圳市华星光电技术有限公司 | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 |
| CN108538860A (zh) * | 2018-04-27 | 2018-09-14 | 武汉华星光电技术有限公司 | 顶栅型非晶硅tft基板的制作方法 |
| CN109494257A (zh) * | 2018-10-26 | 2019-03-19 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110854134A (zh) | 2020-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926235A (en) | Active matrix liquid crystal display and method of making | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN108649016B (zh) | 阵列基板的制作方法 | |
| US6911669B2 (en) | Thin film transistor array panel | |
| US20190181161A1 (en) | Array substrate and preparation method therefor, and display device | |
| TWI418903B (zh) | 陣列基板及其製造方法 | |
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| KR20120046555A (ko) | 어레이 기판의 제조방법 | |
| US6274400B1 (en) | Tri-layer process for forming TFT matrix of LCD with reduced masking steps | |
| US6406928B1 (en) | Back-channel-etch process for forming TFT matrix of LCD with reduced masking steps | |
| US20210408062A1 (en) | Tft array substrate and manufacturing method thereof | |
| CN113948533A (zh) | 阵列基板及其制作方法 | |
| CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
| KR20160101211A (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조 방법 | |
| KR20170047690A (ko) | 표시 장치 및 그 제조방법 | |
| CN110854134B (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| CN113948532A (zh) | 阵列基板及其制作方法和显示面板 | |
| CN111446264B (zh) | 阵列基板及其制造方法 | |
| JP3771456B2 (ja) | 液晶表示装置及び薄膜トランジスタの製造方法 | |
| CN111029344A (zh) | 一种阵列基板及其制备方法 | |
| CN115810636A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 | |
| WO2023272503A1 (zh) | 薄膜晶体管及其制备方法、显示基板、显示装置 | |
| CN111129037B (zh) | Tft阵列基板及其制作方法 | |
| CN106298951B (zh) | 薄膜晶体管的制作方法 | |
| US20190305134A1 (en) | Thin film transistor and method for manufacturing the same, array substrate and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |